JP2660172B2 - 二重化電源装置のソフトスタート回路 - Google Patents
二重化電源装置のソフトスタート回路Info
- Publication number
- JP2660172B2 JP2660172B2 JP13542389A JP13542389A JP2660172B2 JP 2660172 B2 JP2660172 B2 JP 2660172B2 JP 13542389 A JP13542389 A JP 13542389A JP 13542389 A JP13542389 A JP 13542389A JP 2660172 B2 JP2660172 B2 JP 2660172B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- circuit
- output voltage
- output
- load
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Dc-Dc Converters (AREA)
Description
【発明の詳細な説明】 ＜産業上の利用分野＞ 本発明はロードシェア方式の二重化電源装置に係り、
特に出力電圧立上り特性（例えばオンラインメンテナン
ス時に発生する）の改善に関する。
特に出力電圧立上り特性（例えばオンラインメンテナン
ス時に発生する）の改善に関する。
＜従来の技術＞ 電源装置は、例えば『計測と制御』第27巻第６号（昭
和63年６月）第44頁に記載されている。第４図は従来の
二重化電源装置の構成ブロック図である。ここでは同一
構成の電源PS I,IIが並列に接続されており、直流入力
電圧Vinがそれぞれ印加され直流出力電圧Voutが負荷に
供給されている。電源PSIは入力電圧Vinを入力して所定
電圧E1の直流を出力するDC/DCコンバータ部10と、この
直流出力E1と他方の電源PS IIの直流出力E2を突合わせ
るダイオードＤ（突合わせ回路）と、出力電圧Voutを安
定化する出力安定化回路20を備えている。出力安定化回
路20は、例えば、出力電圧Voutを所定の基準電圧Vrefと
比較して誤差信号を得る回路と、この誤差信号を小さく
する方向に制御信号を送るパルス幅制御回路PWMCTLとを
有している。
和63年６月）第44頁に記載されている。第４図は従来の
二重化電源装置の構成ブロック図である。ここでは同一
構成の電源PS I,IIが並列に接続されており、直流入力
電圧Vinがそれぞれ印加され直流出力電圧Voutが負荷に
供給されている。電源PSIは入力電圧Vinを入力して所定
電圧E1の直流を出力するDC/DCコンバータ部10と、この
直流出力E1と他方の電源PS IIの直流出力E2を突合わせ
るダイオードＤ（突合わせ回路）と、出力電圧Voutを安
定化する出力安定化回路20を備えている。出力安定化回
路20は、例えば、出力電圧Voutを所定の基準電圧Vrefと
比較して誤差信号を得る回路と、この誤差信号を小さく
する方向に制御信号を送るパルス幅制御回路PWMCTLとを
有している。
また他方の電源との協調をとる関係で、直流出力E1を
検出して電源PS IIに送る出力電圧検出回路30と、この
送られた電圧を元にパルス幅制御回路PWMCTLにロード制
御信号を送るロードシェア回路40を有している。このロ
ードシェアは出力電圧制御型と呼ばれるもので、二台の
うち出力電圧が高いほうの電源PSに低いほうの電源PSの
出力電圧を追従させて、これにより二台の電源から負荷
電力を供給するものである。
検出して電源PS IIに送る出力電圧検出回路30と、この
送られた電圧を元にパルス幅制御回路PWMCTLにロード制
御信号を送るロードシェア回路40を有している。このロ
ードシェアは出力電圧制御型と呼ばれるもので、二台の
うち出力電圧が高いほうの電源PSに低いほうの電源PSの
出力電圧を追従させて、これにより二台の電源から負荷
電力を供給するものである。
＜発明が解決しようとする課題＞ この様な装置において、オンラインのメンテナンス作
業時に一方の電源をオフ状態からオン状態にすることが
ある（図中スイッチSWをオンするのに相当する）。第５
図は最初電源PS Iが動作していて、その後スイッチSWが
オンして、電源PS IIが動作開始する過渡状態を示して
いる。この場合、スイッチSWがオンする以前に電源PS I
Iのロードシェア回路が動作しているので、オンした瞬
間に直流出力E2が立上がり、出力電圧に過電圧（オーバ
シュート）の発生することである。すると過電圧保護回
路が動作して、DC/DCコンバータ回路が誤って停止する
虞があると言う課題があった。
業時に一方の電源をオフ状態からオン状態にすることが
ある（図中スイッチSWをオンするのに相当する）。第５
図は最初電源PS Iが動作していて、その後スイッチSWが
オンして、電源PS IIが動作開始する過渡状態を示して
いる。この場合、スイッチSWがオンする以前に電源PS I
Iのロードシェア回路が動作しているので、オンした瞬
間に直流出力E2が立上がり、出力電圧に過電圧（オーバ
シュート）の発生することである。すると過電圧保護回
路が動作して、DC/DCコンバータ回路が誤って停止する
虞があると言う課題があった。
本発明はこのような課題を解決したもので、二重化電
源装置の片電源立上げ時の出力電圧のオーバシュートを
防止した二重化電源装置を提供することを目的とする。
源装置の片電源立上げ時の出力電圧のオーバシュートを
防止した二重化電源装置を提供することを目的とする。
＜課題を解決するための手段＞ 第１図は上記目的を達成する本発明を説明する構成ブ
ロック図である。図において、二台の直流電源PSは、そ
れぞれ直流電力を入力し直流電流を出力するDC/DCコン
バータ部10と、このDC/DCコンバータ部10の出力電圧が
所定電圧と一致する方向に制御信号を当該DC/DCコンバ
ータ部10に供給する出力安定化回路20を有している。そ
して、各直流電源の出力電圧を突合わせて負荷に供給す
る突合わせ手段と、一方の直流電源のオンする時期を他
方の直流電源と独立して定めるスイッチ手段SWとを備え
て二重化電源装置にしている。
ロック図である。図において、二台の直流電源PSは、そ
れぞれ直流電力を入力し直流電流を出力するDC/DCコン
バータ部10と、このDC/DCコンバータ部10の出力電圧が
所定電圧と一致する方向に制御信号を当該DC/DCコンバ
ータ部10に供給する出力安定化回路20を有している。そ
して、各直流電源の出力電圧を突合わせて負荷に供給す
る突合わせ手段と、一方の直流電源のオンする時期を他
方の直流電源と独立して定めるスイッチ手段SWとを備え
て二重化電源装置にしている。
本発明に特有の構成として、当該直流電源の出力電圧
を検出する手段30と、他方電源の出力電圧検出手段が出
力する信号を入力し、他方電源の出力電圧に均衡させる
ロードシェア信号を自電源に出力するロードシェア回路
40と、このロードシェア信号を出力安定化回路に送る際
に、当該DC/DCコンバータ部10の立上がり時間に比べて
遅延させるソフトスタート回路50とを具備することを特
徴としている。
を検出する手段30と、他方電源の出力電圧検出手段が出
力する信号を入力し、他方電源の出力電圧に均衡させる
ロードシェア信号を自電源に出力するロードシェア回路
40と、このロードシェア信号を出力安定化回路に送る際
に、当該DC/DCコンバータ部10の立上がり時間に比べて
遅延させるソフトスタート回路50とを具備することを特
徴としている。
＜作 用＞ 本発明の各構成要素はつぎの作用をする。スイッチ手
段はオンラインメンテナンス際などに、一方の電源が動
作中に他方の電源を立ち上げる。ロードシェア回路は両
電源が動作中に両者が負担する電流の均衡を取るもの
で、両電源が時差をもって立上がったときは遅く立上が
った側にオーバシュートが発生する。そこで、ソフトス
タート回路により遅く立上がった側の電源が定常状態に
入るまで独立して運転させ、その後ロードシェア回路の
介入を許して協調運転させる。
段はオンラインメンテナンス際などに、一方の電源が動
作中に他方の電源を立ち上げる。ロードシェア回路は両
電源が動作中に両者が負担する電流の均衡を取るもの
で、両電源が時差をもって立上がったときは遅く立上が
った側にオーバシュートが発生する。そこで、ソフトス
タート回路により遅く立上がった側の電源が定常状態に
入るまで独立して運転させ、その後ロードシェア回路の
介入を許して協調運転させる。
＜実施例＞ 以下図面を用いて、本発明を説明する。
第２図は本発明の一実施例を示す回路図である。尚第
２図において、前記第１図と同一作用をするものには同
一符号をつけ説明を省略する。図において、DCコンバー
タ部10は一般的なスイッチング電源で、トランスの一次
巻線n1に直流電圧Vinを印加して、トランジスタなどの
スイッチング素子Ｑによりオンオフしている。すると、
トランスの二次巻線n2にスイッチング信号が誘起される
ので、ダイオードD1,D2により整流し、チョークコイルL
1で高周波数成分を除去して、コンデンサC1により平滑
化して出力電圧E2を得ている。出力安定化回路20は、こ
こでは誤差増幅回路21、パルス幅制御回路22、スタート
／ストップ制御回路23及びスイッチング素子Ｑに制御信
号を送るドライブ回路24よりなっている。出力電圧検出
手段30はここでは抵抗R1,R2で、ダイオードD3を会して
各直流電源PSの出力電圧Voutを分圧しているが、ダイオ
ードD3を介さないで出力電圧E2を分圧しても良い。
２図において、前記第１図と同一作用をするものには同
一符号をつけ説明を省略する。図において、DCコンバー
タ部10は一般的なスイッチング電源で、トランスの一次
巻線n1に直流電圧Vinを印加して、トランジスタなどの
スイッチング素子Ｑによりオンオフしている。すると、
トランスの二次巻線n2にスイッチング信号が誘起される
ので、ダイオードD1,D2により整流し、チョークコイルL
1で高周波数成分を除去して、コンデンサC1により平滑
化して出力電圧E2を得ている。出力安定化回路20は、こ
こでは誤差増幅回路21、パルス幅制御回路22、スタート
／ストップ制御回路23及びスイッチング素子Ｑに制御信
号を送るドライブ回路24よりなっている。出力電圧検出
手段30はここでは抵抗R1,R2で、ダイオードD3を会して
各直流電源PSの出力電圧Voutを分圧しているが、ダイオ
ードD3を介さないで出力電圧E2を分圧しても良い。
ロードシェア回路40はコンパレータU2を有し、プラス
端子には抵抗R7を介して他方の直流電源PS Iの出力電圧
E1が供給され、マイナス端子には自電源PS IIの出力電
圧E2が供給されている。マイナス端子とプラス端子との
間は、抵抗R6で接続されていて、抵抗R7に相当してい
る。そして、出力電圧E2が出力電圧E1に比べて低いとき
は、コンパレータU2の出力はＨになっている。ソフトス
タート回路50はCR時定数回路と、この時定数回路の出力
信号E3に基づいてスタート／ストップ制御回路23の状態
を変化させるトランジスタQ1とよりなる。CR時定数回路
は、コンパレータU2の出力端子に接続された抵抗R5と、
この抵抗R5に一端が接続され他端が接地されたコンデン
サC2とよりなり、この時定数はDC/DCコンバータ部10の
コンデンサC1に必要な電圧が蓄電されるまでの立上がり
時間よりも少し大きくしてある。トランジスタQ1はエミ
ッタ端子に抵抗R5の他端が接続され、コレクタ端子が接
地され、ベース端子はダイオードD4を介してスタート／
ストップ制御回路23（通常ゲート回路よりなる）に接続
されている。
端子には抵抗R7を介して他方の直流電源PS Iの出力電圧
E1が供給され、マイナス端子には自電源PS IIの出力電
圧E2が供給されている。マイナス端子とプラス端子との
間は、抵抗R6で接続されていて、抵抗R7に相当してい
る。そして、出力電圧E2が出力電圧E1に比べて低いとき
は、コンパレータU2の出力はＨになっている。ソフトス
タート回路50はCR時定数回路と、この時定数回路の出力
信号E3に基づいてスタート／ストップ制御回路23の状態
を変化させるトランジスタQ1とよりなる。CR時定数回路
は、コンパレータU2の出力端子に接続された抵抗R5と、
この抵抗R5に一端が接続され他端が接地されたコンデン
サC2とよりなり、この時定数はDC/DCコンバータ部10の
コンデンサC1に必要な電圧が蓄電されるまでの立上がり
時間よりも少し大きくしてある。トランジスタQ1はエミ
ッタ端子に抵抗R5の他端が接続され、コレクタ端子が接
地され、ベース端子はダイオードD4を介してスタート／
ストップ制御回路23（通常ゲート回路よりなる）に接続
されている。
ソフトスタート回路50の制御信号E3はダイオードD5を
介して誤差増幅回路21のアンプU1のプラス端子に接続さ
れている。アンプU1のプラス端子には、さらに、他端が
接地された抵抗R4と、抵抗R4及び定電圧源Vrefが直列接
続された回路とが並列接続されている。アンプU1のマイ
ナス端子には、出力電圧検出手段30で分圧した出力電圧
Voutが接続されている。誤差増幅回路１の出力する誤差
信号は、パルス幅制御回路22に送られ、この誤差信号を
小さくする方向に制御信号が出力される。ドライブ回路
24は例えばゲート回路で、スタート／ストップ制御回路
23が動作を許容している場合に限ってパルス幅制御回路
22の制御信号をスイッチング素子Ｑに送っている。
介して誤差増幅回路21のアンプU1のプラス端子に接続さ
れている。アンプU1のプラス端子には、さらに、他端が
接地された抵抗R4と、抵抗R4及び定電圧源Vrefが直列接
続された回路とが並列接続されている。アンプU1のマイ
ナス端子には、出力電圧検出手段30で分圧した出力電圧
Voutが接続されている。誤差増幅回路１の出力する誤差
信号は、パルス幅制御回路22に送られ、この誤差信号を
小さくする方向に制御信号が出力される。ドライブ回路
24は例えばゲート回路で、スタート／ストップ制御回路
23が動作を許容している場合に限ってパルス幅制御回路
22の制御信号をスイッチング素子Ｑに送っている。
このように構成された装置の動作を次に説明する。第
３図は第２図の装置の動作開始時を説明する波形図で、
電圧E1,2,3、スイッチSWのオンオフ及びスタート／スト
ップ制御回路23の出力信号を示している。まず直流電源
PS Iが立上がる。次にスイッチSWがオンし、僅かに遅れ
てスタート／ストップ制御回路23の制御信号がスタート
モードになって、直流電源PS IIのDC/DCコンバータ部10
が動作を開始し、出力電圧E2が徐々に増大する。ソフト
スタート回路50がロードシェア回路40の動作を抑止して
いるので、誤差増幅回路21は直流電源PS II単体での設
定電圧で出力電圧E2の定常状態に入る。その後ソフトス
タート回路50が動作を開始するが、これはダイオードD5
が導通するだけ時定数回路の電圧E3が増大したためであ
る。これによって、ロードシェア回路40が出力電圧E1に
見合った電圧に出力電圧E2が増大するように動作し、オ
ーバシュートを伴なうことがない。
３図は第２図の装置の動作開始時を説明する波形図で、
電圧E1,2,3、スイッチSWのオンオフ及びスタート／スト
ップ制御回路23の出力信号を示している。まず直流電源
PS Iが立上がる。次にスイッチSWがオンし、僅かに遅れ
てスタート／ストップ制御回路23の制御信号がスタート
モードになって、直流電源PS IIのDC/DCコンバータ部10
が動作を開始し、出力電圧E2が徐々に増大する。ソフト
スタート回路50がロードシェア回路40の動作を抑止して
いるので、誤差増幅回路21は直流電源PS II単体での設
定電圧で出力電圧E2の定常状態に入る。その後ソフトス
タート回路50が動作を開始するが、これはダイオードD5
が導通するだけ時定数回路の電圧E3が増大したためであ
る。これによって、ロードシェア回路40が出力電圧E1に
見合った電圧に出力電圧E2が増大するように動作し、オ
ーバシュートを伴なうことがない。
尚、上記実施例においてはソフトスタート回路50とし
てCR時定数回路を示したが、本発明はこれに限定される
ものではなく、タイマ等の他の装置でも良い。又、ソフ
トスタート回路50は双方の電源装置に設けてもよく、片
方だけでも差支えない。
てCR時定数回路を示したが、本発明はこれに限定される
ものではなく、タイマ等の他の装置でも良い。又、ソフ
トスタート回路50は双方の電源装置に設けてもよく、片
方だけでも差支えない。
＜発明の効果＞ 以上説明したように、本発明によればロードシェア回
路40にソフトスタート回路50を設けたので、オンライン
メンテナンス時などに発生する片電源の動作中に他方の
電源を立上げる際にオーバーシュートが発生せず、動作
が安定する。
路40にソフトスタート回路50を設けたので、オンライン
メンテナンス時などに発生する片電源の動作中に他方の
電源を立上げる際にオーバーシュートが発生せず、動作
が安定する。
第１図は本発明の一実施例を示す構成ブロック図、第２
図は具体的な回路図、第３図は第２図の回路の動作を説
明する波形図、第４図は従来装置の構成ブロック図、第
５図は従来装置の問題点の説明図である。 10……DC/DCコンバータ部、20……出力安定化回路、30
……出力電圧検出手段、40……ロードシェア回路、50…
…ソフトスタート回路。
図は具体的な回路図、第３図は第２図の回路の動作を説
明する波形図、第４図は従来装置の構成ブロック図、第
５図は従来装置の問題点の説明図である。 10……DC/DCコンバータ部、20……出力安定化回路、30
……出力電圧検出手段、40……ロードシェア回路、50…
…ソフトスタート回路。
フロントページの続き (56)参考文献 特開 昭57−3525（ＪＰ，Ａ) 特開 平１−133570（ＪＰ，Ａ) 特開 平１−148063（ＪＰ，Ａ) 特開 平３−7064（ＪＰ，Ａ) 実開 昭63−44695（ＪＰ，Ｕ) 実開 昭55−29904（ＪＰ，Ｕ) 実開 昭63−137534（ＪＰ，Ｕ)
Claims (1)
- 【請求項１】直流電力を入力し直流電流を出力するDC/D
Cコンバータ部と、このDC/DCコンバータ部の出力電圧が
所定電圧と一致する方向に制御信号を当該DC/DCコンバ
ータ部を供給する出力安定化回路を有する直流電源を二
台備えると共に、各直流電源の出力電圧を突合わせて負
荷に供給する突合わせ手段と、一方の直流電源のオンす
る時期を他方の直流電源と独立して定めるスイッチ手段
とを備えた二重化電源装置において、 当該直流電源の出力電圧を検出する手段と、 他方電源の出力電圧検出手段が出力する信号を入力し、
他方電源の出力電圧に均衡させるロードシェア信号を自
電源に出力するロードシェア回路と、 このロードシェア信号を出力安定化回路に送る際に、当
該DC/DCコンバータ部の立上がり時間に比べて遅延させ
るソフトスタート回路と、 を具備することを特徴とする二重化電源装置のソフトス
タート回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13542389A JP2660172B2 (ja) | 1989-05-29 | 1989-05-29 | 二重化電源装置のソフトスタート回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13542389A JP2660172B2 (ja) | 1989-05-29 | 1989-05-29 | 二重化電源装置のソフトスタート回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH033662A JPH033662A (ja) | 1991-01-09 |
| JP2660172B2 true JP2660172B2 (ja) | 1997-10-08 |
Family
ID=15151388
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13542389A Expired - Fee Related JP2660172B2 (ja) | 1989-05-29 | 1989-05-29 | 二重化電源装置のソフトスタート回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2660172B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0702276B1 (en) | 1994-09-14 | 1999-11-17 | Konica Corporation | Sheet sorting apparatus |
| JP6384780B2 (ja) * | 2014-06-13 | 2018-09-05 | パナソニックＩｐマネジメント株式会社 | 非接触給電システム |
-
1989
- 1989-05-29 JP JP13542389A patent/JP2660172B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH033662A (ja) | 1991-01-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0254027B2 (ja) | ||
| US4004214A (en) | Phase-controlled voltage regulator | |
| JP2660172B2 (ja) | 二重化電源装置のソフトスタート回路 | |
| JP3178972B2 (ja) | 自励式フライバックコンバータ | |
| JPS6024669B2 (ja) | 断続型トランジスタ直流変換器 | |
| US3560837A (en) | Shunt regulated power supply with limited over-voltage and short-circuit current | |
| JP2660173B2 (ja) | 二重化電源装置の過電圧追従防止回路 | |
| JP2803151B2 (ja) | 電源装置 | |
| JP2859022B2 (ja) | 電源制御システム | |
| JP2846679B2 (ja) | 電源ユニットの並列冗長運転方式 | |
| JPH03253260A (ja) | 過電流垂下点制御方式 | |
| JPH1032982A (ja) | 突入電流防止回路 | |
| JP3107518B2 (ja) | 自励式スイッチング電源装置 | |
| JP2592523B2 (ja) | 電源装置の制御装置 | |
| JPH0549247A (ja) | スイツチング電源装置 | |
| JPH0591741A (ja) | 多出力スイツチング電源 | |
| JPS5930032B2 (ja) | 定電圧制御方式 | |
| JPS62178171A (ja) | 高圧電源装置 | |
| JPH06311741A (ja) | スイッチングレギュレータの制御装置 | |
| JPH10301641A (ja) | 電源装置 | |
| JP2003143845A (ja) | 高圧電源装置 | |
| JPH0880058A (ja) | 放電ランプ用安定化電源装置 | |
| JPS60226769A (ja) | スイツチングレギユレ−タ駆動回路 | |
| JPH0511794U (ja) | スイツチングレギユレ−タ直流電源装置 | |
| JPS6139864A (ja) | 多出力スイツチングレギユレ−タ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |