JP2659973B2 - Information signal processing circuit - Google Patents
Information signal processing circuitInfo
- Publication number
- JP2659973B2 JP2659973B2 JP62286820A JP28682087A JP2659973B2 JP 2659973 B2 JP2659973 B2 JP 2659973B2 JP 62286820 A JP62286820 A JP 62286820A JP 28682087 A JP28682087 A JP 28682087A JP 2659973 B2 JP2659973 B2 JP 2659973B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- supplied
- output
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Television Signal Processing For Recording (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は垂直ブランキング期間を含む同期信号を有す
る映像情報信号を処理する情報信号処理装置に関するも
のである。Description: TECHNICAL FIELD The present invention relates to an information signal processing device for processing a video information signal having a synchronization signal including a vertical blanking period.
情報信号を記録する装置として、最近では静止画像信
号を磁気ヘツド等により円盤状磁気記録媒体に記録し、
これを再生するスチルビデオ記録再生装置というものが
登場し始めている。As a device for recording an information signal, recently, a still image signal is recorded on a disk-shaped magnetic recording medium by a magnetic head or the like,
A still video recording / reproducing apparatus for reproducing this is beginning to appear.
第２図はスチルビデオ記録再生装置の一構成例を示し
た図である。FIG. 2 is a diagram showing a configuration example of a still video recording / reproducing apparatus.
第２図において、記録時には不図示のシステムコント
ローラの指示によりスイツチ６が図中のＲ側に接続さ
れ、磁気シート８はモータによりフイールド周期にて回
転されると共に磁気ヘツド７は不図示のヘツド移動機構
により、システムコントローラにより指定された磁気シ
ート８上の位置に移動される。In FIG. 2, during recording, a switch 6 is connected to the R side in the figure by an instruction of a system controller (not shown), the magnetic sheet 8 is rotated at a field cycle by a motor, and the magnetic head 7 is moved by a head (not shown). The mechanism is moved to a position on the magnetic sheet 8 specified by the system controller.
そして、入力端子１より入力された１フイールド分の
静止画像信号はクランプ回路２により、例えばシンクチ
ツプレベルにてクランプされ、エンフアシス回路３にお
いて所定のエンフアシスが施こされ、高域周波数分布が
強調された後、FM変調器４にてFM変調され、記録増幅器
５において増幅し、前述の様に図中のＲ側に接続されて
いるスチツチ６を介して磁気ヘツド７に供給され、磁気
シート８に記録される。Then, the still image signal for one field inputted from the input terminal 1 is clamped by the clamp circuit 2 at, for example, a sync tip level, a predetermined emphasis is performed in the emphasis circuit 3, and the high frequency distribution is emphasized. After that, the signal is FM-modulated by the FM modulator 4, amplified by the recording amplifier 5, supplied to the magnetic head 7 via the switch 6 connected to the R side in FIG. Be recorded.
尚、前述の様に磁気シート８はモータ９によりフイー
ルド周期にて回転し、また、磁気ヘツド７は不図示のヘ
ツド移動機構により磁気シート８の半径方向に移動可能
となっている為、磁気シート８には上述の記録動作によ
り、例えば１枚当り１フイールド分の静止画像信号を50
フイールド分記録出来る様になっている。As described above, the magnetic sheet 8 is rotated at a field cycle by the motor 9, and the magnetic head 7 is movable in the radial direction of the magnetic sheet 8 by a head moving mechanism (not shown). In FIG. 8, a still image signal corresponding to, for example, one field per sheet is recorded by the recording operation described above.
Fields can be recorded.
次に、再生時には不図示のシステムコントローラの指
示によりスイツチ６が図中のＰ側に接続され、磁気シー
ト８はモータ９によりフイールド周期にて回転されると
共に、磁気ヘツド７は不図示のヘツド移動機構により、
システムコントローラにより指定された磁気シート８上
の位置に移動される。Next, at the time of reproduction, the switch 6 is connected to the P side in the figure by an instruction of a system controller (not shown), the magnetic sheet 8 is rotated at a field cycle by a motor 9, and the magnetic head 7 is moved by a head (not shown). By mechanism
It is moved to a position on the magnetic sheet 8 designated by the system controller.
次に、磁気ヘツド７により再生された再生信号は、上
述の様に図中のＰ側に接続されているスイツチ６を介し
て再生増幅器10に供給され、ここで増幅された後、FM復
調器11にて復調され、デイエンフアシス回路12におい
て、記録時のエンフアシスとは逆の特性を有するデイエ
ンフアシスが施こされ、同期信号分離回路13、画像信号
分離回路14に供給される。Next, the reproduction signal reproduced by the magnetic head 7 is supplied to the reproduction amplifier 10 via the switch 6 connected to the P side in the figure as described above, and after being amplified there, the FM demodulator The signal is demodulated at 11 and is subjected to de-emphasis having characteristics opposite to those at the time of recording in the de-emphasis circuit 12, and is supplied to a synchronization signal separation circuit 13 and an image signal separation circuit 14.
そして、同期信号分離回路13ではデイエンフアシス回
路により出力された信号より水平及び垂直同期信号を分
離し、画像信号分離回路14ではデイエンフアシス回路12
により出力された信号より画像信号を分離し、水平及び
垂直同期信号は出力端子16より、画像信号は出力端子15
より出力される。The synchronizing signal separating circuit 13 separates the horizontal and vertical synchronizing signals from the signal output by the de-emphasis circuit.
The horizontal and vertical synchronizing signals are output from an output terminal 16 and the image signals are output from an output terminal 15.
Output.
また、上記スチルビデオ記録再生装置より再生された
静止画像信号をプリンタ装置を用いてプリントアウトし
たり、電話回線等を利用して電送したりする用途がある
が、その際には再生された静止画像信号を一旦メモリ回
路等の記憶手段に蓄積する必要がある。In addition, there are applications such as printing out a still image signal reproduced from the still video recording / reproducing device using a printer device and transmitting the image using a telephone line or the like. It is necessary to temporarily store the image signal in storage means such as a memory circuit.
第３図は上述の様な場合に用いられる静止画像信号蓄
積装置の概略構成を示した図である。FIG. 3 is a diagram showing a schematic configuration of a still image signal storage device used in the above case.
第３図において、前記第２図に示した出力端子15より
出力される水平及び垂直同期信号は第３図の入力端子17
に供給され、また、第２図の出力端子16より出力される
画像信号は第３図の入力端子18に供給される。In FIG. 3, the horizontal and vertical synchronizing signals output from the output terminal 15 shown in FIG.
The image signal output from the output terminal 16 shown in FIG. 2 is supplied to the input terminal 18 shown in FIG.
また、入力端子35には不図示のシステムコントローラ
より、フリーズ指示信号が供給されている。尚、該フリ
ーズ指示信号はメモリへの画像信号の書き込み時にはハ
イ（Ｈ）レベル、メモリからの画像信号の読み出し時に
はロー（Ｌ）レベルとなっている。Further, a freeze instruction signal is supplied to the input terminal 35 from a system controller (not shown). The freeze instruction signal is at a high (H) level when an image signal is written to the memory, and is at a low (L) level when the image signal is read from the memory.
入力端子17よりスイツチ32を介して入力される同期信
号はクランプ回路29、モノマルチバイブレータ22、1/2H
キラー回路20、垂直同期信号分離回路に供給される。The synchronization signal input from the input terminal 17 via the switch 32 is a clamp circuit 29, a monomultivibrator 22, a 1 / 2H
The killer circuit 20 is supplied to the vertical synchronization signal separation circuit.
モノマルバイブレータ22はNANDゲート23、遅延回路24
と共にゲーテツドオシレータ回路を構成しており、該モ
ノマルチバイブレータ22に供給される同期信号の水平同
期パルスの前エツジに同期したサンプリングパルスをNA
NDゲート23より出力し、アナログ・デイジタル（A/D）
変換回路30、列アドレスカウンタ25、行アドレスカウン
タ26、メモリコントロール回路28、デイジタル・アナロ
グ（D/A）変換回路34に供給する。The mono vibrator 22 includes a NAND gate 23 and a delay circuit 24.
And a gated oscillator circuit, and a sampling pulse synchronized with an edge before a horizontal synchronizing pulse of a synchronizing signal supplied to the monomultivibrator 22.
Output from ND gate 23, analog digital (A / D)
The data is supplied to a conversion circuit 30, a column address counter 25, a row address counter 26, a memory control circuit 28, and a digital / analog (D / A) conversion circuit 34.
また、1/2Hキラー回路20により供給される同期信号よ
り水平同期信号を分離し、列アドレスカウンタ25、行ア
ドレスカウンタ26、メモリコントロール回路28に供給
し、垂直同期信号分離回路21により供給される同期信号
から分離された垂直同期信号は行アドレスカウンタ26、
メモリコントロール回路28に供給される。Further, the horizontal synchronization signal is separated from the synchronization signal supplied by the 1 / 2H killer circuit 20, supplied to the column address counter 25, the row address counter 26, the memory control circuit 28, and supplied by the vertical synchronization signal separation circuit 21. The vertical synchronization signal separated from the synchronization signal is supplied to the row address counter 26,
It is supplied to the memory control circuit 28.
以下、第３図に示した静止画像信号蓄積装置における
画像信号の書き込み時の動作について説明する。The operation of the still image signal storage device shown in FIG. 3 when writing an image signal will be described below.
画像信号の書き込み時には前述の様に不図示のシステ
ムコントローラからＨレベルのフリーズ指示信号が入力
端子35を介して、スイツチ32、メモリコントロール回路
28に供給され、スイツチ32を図中のＨ側に接続させ、入
力端子17に供給されている同期信号より、前述のように
して形成される各種信号は夫々の回路に供給される。When writing an image signal, an H level freeze instruction signal is output from the system controller (not shown) via the input terminal 35 to the switch 32 and the memory control circuit as described above.
28, the switch 32 is connected to the H side in the drawing, and various signals formed as described above are supplied to respective circuits from the synchronization signal supplied to the input terminal 17.
一方、入力端子18より入力された画像信号はクランプ
回路29において供給されている同期信号に同期したタイ
ミングで、例えばシングチツプ部分が所定の直流レベル
にクランプされた後、A/D変換回路30に入力された前
記、ゲーテツドオシレータ回路により形成されたサンプ
リングパルスに同期して、画像信号をサンプリングし、
１サンプル当り例えば８ビツトのデイジタルデータに変
換し、メモリ31に供給する。On the other hand, the image signal input from the input terminal 18 is input to the A / D conversion circuit 30 at a timing synchronized with the synchronization signal supplied in the clamp circuit 29, for example, after the sing chip portion is clamped to a predetermined DC level. The image signal is sampled in synchronization with the sampling pulse formed by the gated oscillator circuit,
One sample is converted into, for example, 8-bit digital data and supplied to the memory 31.
一方、列アドレスカウンタ25には、前記ゲーテツドオ
シレータ回路らのサンプリングパルス、1/2Hキラー回路
20から水平同期信号が供給されており、供給されている
水平同期信号の前エツジにてリセツトされ、供給されて
いるサンプリングパルスのパルスが入力される毎にその
パルス数をカウントし、そのカウント値を列アドレスデ
ータとして切換回路27に出力する。On the other hand, the column address counter 25 has a sampling pulse from the gated oscillator circuit and a 1 / 2H killer circuit.
The horizontal synchronization signal is supplied from 20, and the number of pulses is reset each time a pulse of the supplied sampling pulse is input and reset at a previous edge of the supplied horizontal synchronization signal. Is output to the switching circuit 27 as column address data.
また、行アドレスカウンタ26には前記1/2Hキラー回路
20から水平同期信号、垂直同期信号分離回路21から垂直
同期信号が供給されており、供給されている垂直同期信
号にてリセツトされ、供給されている水平同期信号の同
期パルスが入力される毎にそのパルス数をカウントし、
そのカウント値を行アドレスデータとして切換回路27に
出力する。Also, the row address counter 26 has the 1 / 2H killer circuit.
A horizontal synchronization signal is supplied from 20 and a vertical synchronization signal is supplied from a vertical synchronization signal separation circuit 21. Each time a reset pulse is reset by the supplied vertical synchronization signal and a synchronization pulse of the supplied horizontal synchronization signal is inputted, Count the number of pulses,
The count value is output to the switching circuit 27 as row address data.
また、メモリコントロール回路28には前述の様にフリ
ーズ指示信号、水平同期信号、垂直同期信号、サンプリ
ングパルスが供給されており、供給されているフリーズ
指示信号がＨレベルである為、メモリコントロール回路
28は供給されている垂直同期信号に同期して１フイール
ド期間Ｈレベルの書き込み許可信号WEをメモリ31に出力
し、該メモリ31をデータ書き込み可能状態にする。As described above, the freeze control signal, the horizontal synchronization signal, the vertical synchronization signal, and the sampling pulse are supplied to the memory control circuit 28. Since the supplied freeze control signal is at the H level,
Reference numeral 28 outputs an H level write enable signal WE to the memory 31 for one field period in synchronism with the supplied vertical synchronizing signal, and puts the memory 31 in a data writable state.
そして、メモリコントロール回路28はＨレベルの書き
込み許可信号WEが出力されている期間中供給されている
水平同期信号、サンプリングパルスに同期したタイミン
グで切換回路27の切換制御信号SC、行アドレスセツト信
号RAS、列アドレスセツト信号CASを切換回路27あるいは
メモリ31に出力して、メモリ31上の書き込みアドレスを
指定し、前述の様にしてA/D変換回路30よりメモリ31に
供給される１フイールド分の画像データをメモリ31に書
き込む。The memory control circuit 28 outputs a horizontal synchronizing signal supplied during the period in which the H-level write enable signal WE is being output, a switching control signal SC of the switching circuit 27 and a row address set signal RAS at a timing synchronized with the sampling pulse. , A column address set signal CAS is output to the switching circuit 27 or the memory 31 to designate a write address on the memory 31, and the A / D conversion circuit 30 supplies one field supplied to the memory 31 as described above. The image data is written into the memory 31.
すなわち、メモリコントロール回路28は水平同期パル
スが入力されるタイミングにて、メモリ31にRASを出力
すると共に、行アドレスカウンタ26より出力される行ア
ドレスデータがメモリ31に出力される様に切換回路27を
SCにより制御し、メモリ31上の書き込み行アドレスを指
定する。またメモリコントロール回路28はサンプリング
パルスが入力されるタイミングにて、メモリ31にCASを
出力すると共に、列アドレスカウンタ25より出力され
る、列アドレスデータがメモリ31に出力される様に切換
回路27をSCにより制御し、メモリ31上の書き込み列アド
レスを指定する。That is, the memory control circuit 28 outputs the RAS to the memory 31 at the timing when the horizontal synchronization pulse is input, and switches the switching circuit 27 so that the row address data output from the row address counter 26 is output to the memory 31. To
Control is performed by the SC, and a write row address on the memory 31 is specified. Further, the memory control circuit 28 outputs CAS to the memory 31 at the timing when the sampling pulse is input, and controls the switching circuit 27 so that the column address data output from the column address counter 25 is output to the memory 31. Control is performed by the SC, and a write column address on the memory 31 is specified.
次に第３図に示した静止画像信号蓄積装置における画
像信号の読み出し動作について説明する。Next, an operation of reading an image signal in the still image signal storage device shown in FIG. 3 will be described.
画像信号の読み出し時には前述の様にシステムコント
ローラからＬレベルのフリーズ指示信号が入力端子35を
介して、スイツチ32、メモリンコントロール回路28に供
給され、スイツチ32を図中のＬ側に接続させ、同期信号
発生回路33よりスイツチ32を介して同期信号を出力し、
同期信号より前述の様にして形成される各種信号は夫々
の回路に供給される。At the time of reading the image signal, an L level freeze instruction signal is supplied from the system controller to the switch 32 and the memory control circuit 28 via the input terminal 35 as described above, and the switch 32 is connected to the L side in the figure. A synchronization signal is output from the synchronization signal generation circuit 33 through the switch 32,
Various signals formed as described above from the synchronization signal are supplied to the respective circuits.
そして、メモリコントロール回路28にはフリーズ指示
信号、水平同期信号、垂直同期信号、サンプリングパル
スが供給されており、供給されているフリーズ指示信号
がＬレベルである為、メモリコントロール回路28はＬレ
ベルの書き込み許可信号WEをメモリ31に出力し、該メモ
リ31をデータ読み出し可能状態にする。The freeze control signal, the horizontal synchronization signal, the vertical synchronization signal, and the sampling pulse are supplied to the memory control circuit 28, and the supplied freeze control signal is at the L level. A write enable signal WE is output to the memory 31, and the memory 31 is set to a data readable state.
そして、メモリコントロール回路28はＬレベルの書き
込み許可信号WEが出力されている期間中、供給されてい
る水平同期信号、サンプリングパルスに同期したタイミ
ングで切換回路27の切換制御信号SC、行アドレスセツト
信号RAS、列アドレスセツト信号CASを切換回路27あるい
はメモリ31に出力して、メモリ31上の読み出しアドレス
を指定し、メモリ31に蓄積されている画像データを読み
出し、D/A変換回路34に供給する。During the period in which the write enable signal WE at the L level is being output, the memory control circuit 28 controls the switching control signal SC and the row address set signal of the switching circuit 27 at the timing synchronized with the supplied horizontal synchronizing signal and sampling pulse. The RAS and the column address set signal CAS are output to the switching circuit 27 or the memory 31 to designate a read address on the memory 31, read out the image data stored in the memory 31, and supply it to the D / A conversion circuit 34 .
尚、D/A変換回路34には前記サンプリングパルスが供
給されており、このサンプリングパルスに同期して、供
給される画像データをD/A変換し、アナログの画像信号
に変換し、出力端子36より出力する。The sampling pulse is supplied to the D / A conversion circuit 34.In synchronization with the sampling pulse, the supplied image data is D / A converted and converted into an analog image signal. Output more.
〔発明が解決しょうとする問題点〕 ところで、第２図に示したスチルビデオ記録再生装置
において、再生時デイエンフアシス回路により出力され
る再生画像信号の波形は第４図ａ）に示す様になる。
尚、ここでは説明の簡単にする為、再生画像信号は輝度
信号成分のみにより構成されているものとする。[Problems to be Solved by the Invention] In the still video recording / reproducing apparatus shown in FIG. 2, the waveform of the reproduced image signal output by the de-emphasis circuit at the time of reproduction is as shown in FIG. 4 (a).
Here, for simplicity of description, it is assumed that the reproduced image signal is composed of only the luminance signal component.
第４図ａ）に示す様に再生画像信号はランダムノイズ
を含んでおり、特に水平同期信号部分では第４図b1）,b
2）に示すＡの部分を比較してみるとわかる様に各水平
走査期間毎に異なる歪みが発生している。第４図b1）は
ｎ番目の水平走査期間における水平同期信号部の波形、
第４図b2）はｎ＋３番目の水平走査期間における水平同
期信号の波形である。Figure 4 reproduced image signal as shown in a) includes a random noise, Figure 4 b 1, especially in the horizontal synchronizing signal portion), b
As can be seen by comparing the portion A shown in 2 ), different distortions occur in each horizontal scanning period. FIG. 4 b 1 ) shows the waveform of the horizontal synchronizing signal section during the n-th horizontal scanning period,
FIG. 4 b 2 ) shows the waveform of the horizontal synchronizing signal in the (n + 3) th horizontal scanning period.
上述の様な再生時に発生する歪みはS/N改善の為、記
録時にFM変調を行う前に施こされたエンフアシスにより
水平同期信号部の波形は第５図に示す様になり、このエ
ンフアシスが施こされた画像信号をFM変調すると水平同
期信号の前エツジに相当する部分で過変調が発生し、再
生時に上述の様に波形歪みが発生する事になる。The distortion generated during reproduction as described above improves the S / N, and the waveform of the horizontal synchronizing signal section becomes as shown in FIG. 5 due to the emphasis performed before performing FM modulation during recording. When the applied image signal is FM-modulated, overmodulation occurs in a portion corresponding to the front edge of the horizontal synchronizing signal, and the waveform distortion occurs during reproduction as described above.
また、記録時のFM変調に用いるキヤリア信号には通
常、画像信号の水平同期信号と位相同期させていない
為、再生時の上記歪みの発生部分は各水平走査期間毎に
異なった位置に発生する様になる。Also, since the carrier signal used for FM modulation during recording is not normally synchronized with the horizontal synchronization signal of the image signal, the above-mentioned distortion occurs at the time of reproduction at different positions in each horizontal scanning period. Looks like
上述の様に各水平走査期間毎に異なった歪みが発生し
ている再生画像信号より第２図の同期信号分離回路13に
て同期信号を分離する際に、例えば第４図b1）,b2）に
示すV1をスレツシユホールドレベルとし、同期信号の分
離を行ったとすると、分離された同期信号の前エツジの
位置が図中の△ｔで表わす期間だけずれてしまう。As described above, when the synchronizing signal is separated by the synchronizing signal separating circuit 13 in FIG. 2 from the reproduced image signal in which different distortions occur in each horizontal scanning period, for example, FIG. 4 b 1 ), b the V 1 shown in 2) and Threading Shiyu hold level, when subjected to separation of the synchronization signal, the position of the front edge of the separated sync signal is deviated by a period represented by △ t in FIG.
また、第３図に示す様な静止画像信号蓄積装置におい
ては、上述の様に第２図の同期信号分離回路13により分
離された同期信号の前エツジに同期して、水平及び垂直
同期信号あるいはサンプリングパルスを形成し、形成さ
れた各種信号に同期してメモリ31に画像データの書き込
みを行っており、前述の様に同期信号の前エツジが本来
の位置よりずれてしまうと、画像データのメモリ31への
書き込みタイミングがずれてしまい、メモリ31より正確
な同期信号に同期して読み出された画像データにはデー
タの書き込み時に発生した書き込みタイミングずれによ
り画質劣化が生じてしまう。In the still image signal storage device as shown in FIG. 3, the horizontal and vertical synchronizing signals or the horizontal and vertical synchronizing signals are synchronized with the edge of the synchronizing signal separated by the synchronizing signal separating circuit 13 in FIG. Sampling pulses are formed, and image data is written to the memory 31 in synchronization with the various signals formed. If the previous edge of the synchronization signal is shifted from its original position as described above, the image data memory The write timing to the memory 31 is shifted, and the image data read from the memory 31 in synchronization with the accurate synchronization signal is degraded in image quality due to the write timing shift generated when writing the data.
本発明の目的は上述の問題点を解決する処にあり、同
期信号の劣化を抑えることが出来る情報信号処理装置を
提供する処にある。An object of the present invention is to solve the above-mentioned problems, and to provide an information signal processing device capable of suppressing deterioration of a synchronization signal.
本発明の情報信号処理回路は、垂直ブランキング期間
を含む同期信号を有する映像情報信号を扱う装置であっ
て、前記映像情報信号を入力し、入力された映像情報信
号の垂直ブランキング期間以外の期間の信号は直列に接
続された複数の加算型クシ型フィルタを通過させて出力
し、前記垂直ブランキング期間の信号は前記複数の加算
型クシ型フィルタを通過させずに出力する補正手段と、
前記補正手段より出力される情報信号から同期信号を分
離する同期信号分離手段とを具備したものである。The information signal processing circuit of the present invention is a device that handles a video information signal having a synchronization signal including a vertical blanking period, receives the video information signal, and outputs the input video information signal except for the vertical blanking period. Correction means for outputting the signal of the period through a plurality of series-connected comb filters, and outputting the signal of the vertical blanking period without passing through the plurality of comb filters;
A synchronizing signal separating unit for separating a synchronizing signal from the information signal output from the correcting unit.
上述の構成により、入力される映像情報信号の垂直ブ
ランキング期間以外の信号は複数の加算型クシ型フィル
タを通過させ、該垂直ブランキング期間の信号は前記複
数の加算型クシ型フィルタを通過させずに出力する事に
より、時間的な相関性が強い同期信号を正確に分離する
事が出来る様になる。With the above-described configuration, a signal other than the vertical blanking period of the input video information signal passes through a plurality of additive comb filters, and the signal in the vertical blanking period passes through the plurality of additive comb filters. By outputting the synchronization signal without synchronization, a synchronization signal having a strong temporal correlation can be accurately separated.
以下、本発明を本発明の実施例を用いて説明する。 Hereinafter, the present invention will be described using examples of the present invention.
第１図は本発明を適用した静止画像信号記録再生装置
の概略構成を示した図である。尚、第１図において、前
記第２図に示した静止画像信号記録再生装置と同様のも
のには同じ符番を符し詳細な説明は省略する。FIG. 1 is a diagram showing a schematic configuration of a still image signal recording / reproducing apparatus to which the present invention is applied. In FIG. 1, the same components as those of the still image signal recording / reproducing device shown in FIG. 2 are denoted by the same reference numerals, and detailed description is omitted.
第１図において、磁気ヘツド７により再生された再生
信号は再生増幅器16により増幅された後、FM復調器11に
て画像信号に復調され、デイエンフアシス回路12におい
て記録時のエンヘアシスとは逆の特性を有するデイエン
フアシスが施こされ、画像信号分離回路14、補正回路37
に供給される。In FIG. 1, a reproduction signal reproduced by a magnetic head 7 is amplified by a reproduction amplifier 16 and then demodulated into an image signal by an FM demodulator 11, and a de-emphasis circuit 12 has a characteristic opposite to that of the emphasis at the time of recording. Image signal separation circuit 14, correction circuit 37
Supplied to
補正回路37の具体的な構成を第６図に示す。第６図に
おいて、入力端子37dより入力される第１図のデイエン
フアシス回路12の出力は２系統に分岐され、一方はその
まま、切換スイツチ37cのＨ端子に供給され、もう一方
は１水平走査期間遅延回路（1HDL）37a1〜37anと加算器
37b1〜37bnにより夫々構成されているｎ個の加算型クシ
形フイルタが直列に接続され構成されている回路に供給
され、該回路を通過させた後、切換スイツチ37cのＬ端
子に供給される。FIG. 6 shows a specific configuration of the correction circuit 37. In FIG. 6, the output of the de-emphasis circuit 12 shown in FIG. 1 inputted from an input terminal 37d is branched into two systems, one of which is supplied as it is to the H terminal of the switching switch 37c, and the other is delayed by one horizontal scanning period. circuit (1HDL) 37a 1 ~37an an adder
N number of the addition-type comb filter which are respectively constituted by 37b 1 ~37bn is supplied to a circuit that is configured are connected in series, after passing through the said circuit, is supplied to the L terminal of the changeover switch 37c .
第７図に第６図に示した補正回路の効果の説明図を示
す。FIG. 7 is an explanatory diagram of the effect of the correction circuit shown in FIG.
第７において、ｎ〜ｎ＋７は夫々画面の走査線番号を
表わし、ａ〜ｄは夫々画面上における水平同期信号の前
エツジの位置を示したもので、図番ａ〜ｃは第６図中の
信号線ａ〜ｃ上の信号の状態を表わしている。In the seventh, n to n + 7 indicate the scanning line numbers of the screen, a to d indicate the positions of the front edge of the horizontal synchronizing signal on the screen, respectively, and figure numbers a to c in FIG. This shows the state of the signals on the signal lines a to c.
尚、第７図ａはｎ＋３ライン目の水平同期信号の位置
が突発的に△ｔだけずれた事を表わしており、第６図の
加算型クシ形フイルタを１個通過する毎に第７図b,c,d
の順にずれが分散されていく。FIG. 7A shows that the position of the horizontal synchronizing signal on the (n + 3) th line is suddenly shifted by .DELTA.t, and each time one of the addition type comb filters shown in FIG. b, c, d
Are disperse | distributed in the order of.
しかしながら、上述の補正処理は垂直ブランキング期
間は行わない様にする為、切換スイツチ37cを垂直ブラ
ンキング期間中は図中のＨ側にし、それ以外の期間はＬ
側に接続する。However, in order to prevent the above-described correction processing from being performed during the vertical blanking period, the switching switch 37c is set to the H side in the figure during the vertical blanking period, and is set to the L side during the other periods.
To the side.
尚、上述の様な切換スイツチ37cの切換制御は第１図
の補正制御回路39により出力される制御信号ｃにより制
御される。The switching control of the switching switch 37c as described above is controlled by a control signal c output from the correction control circuit 39 shown in FIG.
補正制御回路39は、例えばモノマルマルチバイブレー
タにより構成され、PGコイル38により磁気シート８の不
図示のコア上に設けられたPGピンを検出し、該磁気シー
ト８の回転周期に周期して出力されるPG検出パルスを入
力し、該PGパルスが入力されてから所定期間Ｈレベルと
なる制御信号ｃを形成し補正回路37の入力端子37eに供
給する。The correction control circuit 39 is constituted by, for example, a monaural multivibrator, detects a PG pin provided on a core (not shown) of the magnetic sheet 8 by the PG coil 38, and outputs the PG pin periodically in a rotation cycle of the magnetic sheet 8. The PG detection pulse is inputted, and a control signal c which becomes H level for a predetermined period after the PG pulse is inputted is formed and supplied to the input terminal 37e of the correction circuit 37.
以上の様にしてデイエンフアシス回路12より出力され
る再生画像信号は垂直ブランキング期間中はそのまま切
換スイツチ37cを介して出力端子37fより同期信号分離回
路13に出力され、該垂直ブランキング期間以外は加算型
クシ形フィルタにより同期信号の時間軸のずれが分散さ
れ、切換スイツチ37cを介して出力端子37fにより同期信
号分離回路13に出力される為、同期信号分離回路13にお
いて各水平走査期間毎に分離される水平同期信号の時間
的なずれ量を減少させる事が出来る様になる。As described above, the reproduced image signal output from the de-emphasis circuit 12 is output as it is from the output terminal 37f to the synchronizing signal separating circuit 13 via the switching switch 37c during the vertical blanking period, and is added except during the vertical blanking period. The deviation of the time axis of the synchronization signal is dispersed by the comb filter and output to the synchronization signal separation circuit 13 by the output terminal 37f via the switching switch 37c, so that the synchronization signal separation circuit 13 separates each horizontal scanning period. This makes it possible to reduce the amount of time shift of the horizontal synchronizing signal.
以上、説明して来た様に本発明によれば、同期信号の
劣化を抑える事が出来る情報信号処理装置を提供する事
が出来る様になる。As described above, according to the present invention, it is possible to provide an information signal processing device capable of suppressing deterioration of a synchronization signal.
第１図は本発明を適用した静止画像信号記録再生装置の
概略構成図である。 第２図は従来の静止画像信号記録再生装置の概略構成図
である。 第３図は従来の静止画像信号蓄積装置の概略構成図であ
る。 第４図は第２図における再生画像信号の波形図である。 第５図は第２図におけるエンフアシス処理による水平同
期信号の波形変化を示した図である。 第６図は第１図の補正回路の構成例を示した図である。 第７図は第６図に示した補正回路の効果の説明である。 13……同期信号分離回路 37……補正回路 38……PGコイル 39……補正制御回路FIG. 1 is a schematic configuration diagram of a still image signal recording / reproducing apparatus to which the present invention is applied. FIG. 2 is a schematic configuration diagram of a conventional still image signal recording / reproducing apparatus. FIG. 3 is a schematic configuration diagram of a conventional still image signal storage device. FIG. 4 is a waveform diagram of the reproduced image signal in FIG. FIG. 5 is a diagram showing a waveform change of the horizontal synchronizing signal by the emphasis processing in FIG. FIG. 6 is a diagram showing a configuration example of the correction circuit of FIG. FIG. 7 is an explanation of the effect of the correction circuit shown in FIG. 13: Synchronous signal separation circuit 37: Correction circuit 38: PG coil 39: Correction control circuit
Claims (1)
する映像情報信号を扱う装置であって、 前記映像情報信号を入力し、入力された映像情報信号の
垂直ブランキング期間以外の期間の信号は直列に接続さ
れた複数の加算型クシ型フィルタを通過させて出力し、
前記垂直ブランキング期間の信号は前記複数の加算型ク
シ型フィルタを通過させずに出力する補正手段と、 前記補正手段より出力される情報信号から同期信号を分
離する同期信号分離手段とを具備した事を特徴とする情
報信号処理回路。An apparatus for handling a video information signal having a synchronization signal including a vertical blanking period, wherein the video information signal is input, and a signal of the input video information signal in a period other than the vertical blanking period is Output by passing through a plurality of additive comb filters connected in series,
The vertical blanking period signal includes a correction unit that outputs the signal without passing through the plurality of additive comb filters, and a synchronization signal separation unit that separates a synchronization signal from an information signal output from the correction unit. An information signal processing circuit characterized by the following.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62286820A JP2659973B2 (en) | 1987-11-13 | 1987-11-13 | Information signal processing circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62286820A JP2659973B2 (en) | 1987-11-13 | 1987-11-13 | Information signal processing circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01128681A JPH01128681A (en) | 1989-05-22 |
| JP2659973B2 true JP2659973B2 (en) | 1997-09-30 |
Family
ID=17709463
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62286820A Expired - Fee Related JP2659973B2 (en) | 1987-11-13 | 1987-11-13 | Information signal processing circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2659973B2 (en) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61124171U (en) * | 1985-01-19 | 1986-08-05 |
-
1987
- 1987-11-13 JP JP62286820A patent/JP2659973B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01128681A (en) | 1989-05-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB2037530A (en) | Processing reproduced pal colour television signals | |
| EP0151538A2 (en) | Video tape recorder | |
| US4222078A (en) | Method and apparatus for recording of wide band signals, particularly video signals | |
| US4549224A (en) | Digital video tape recorder that can be used with different television systems | |
| JPS6358690A (en) | Reproducing device for picture signal | |
| US3716663A (en) | Color television recorder-reproducer system | |
| EP0430211A2 (en) | Time base correcting apparatus | |
| JP2659973B2 (en) | Information signal processing circuit | |
| KR910003282B1 (en) | Recording and reproducing apparatus of digital composite video signal | |
| US4878131A (en) | Reproducing apparatus | |
| US5400148A (en) | Video signal processing apparatus having series connected timing control circuits | |
| US5130858A (en) | Apparatus having a field memory for reproducing video signals | |
| EP0393203B1 (en) | Apparatus for recording and reproducing digital pal signals | |
| US5084766A (en) | Video signal reproducing apparatus having page rolling prevention | |
| JPS60160276A (en) | Video signal processing unit | |
| JPH0773361B2 (en) | Information playback device | |
| JPS60217773A (en) | Skew distortion removing device | |
| KR900001590B1 (en) | Vcr's automatic mode switching circuit | |
| JPS61283289A (en) | Recording and reproducing device for video signal | |
| JPS6339284A (en) | Magnetic recording and reproducing device | |
| JPH0546756B2 (en) | ||
| JPS59167801A (en) | Device for recording or recording and reproducing video signal | |
| JPS61127286A (en) | Video reproducing system | |
| JPS647719B2 (en) | ||
| JPS62245785A (en) | Scew correcting circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |