JP2655638B2 - Thin film active element substrate - Google Patents

Thin film active element substrate

Info

Publication number
JP2655638B2
JP2655638B2 JP60161248A JP16124885A JP2655638B2 JP 2655638 B2 JP2655638 B2 JP 2655638B2 JP 60161248 A JP60161248 A JP 60161248A JP 16124885 A JP16124885 A JP 16124885A JP 2655638 B2 JP2655638 B2 JP 2655638B2
Authority
JP
Japan
Prior art keywords
thin film
line
film transistor
auxiliary wiring
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP60161248A
Other languages
Japanese (ja)
Other versions
JPS6222455A (en
Inventor
信彦 今城
隆二郎 武藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AGC Inc
Original Assignee
Asahi Glass Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Asahi Glass Co Ltd filed Critical Asahi Glass Co Ltd
Priority to JP60161248A priority Critical patent/JP2655638B2/en
Publication of JPS6222455A publication Critical patent/JPS6222455A/en
Application granted granted Critical
Publication of JP2655638B2 publication Critical patent/JP2655638B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/1306—Details
    • G02F1/1309—Repairing; Testing
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13624—Active matrix addressed cells having more than one switching element per pixel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136259—Repairing; Defects
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136259—Repairing; Defects
    • G02F1/136263—Line defects
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136259—Repairing; Defects
    • G02F1/136268—Switch defects

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Liquid Crystal (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は多数の薄膜能動素子を行列電極の交差点近傍
に配置した薄膜能動素子基板に関する。Description: BACKGROUND OF THE INVENTION The present invention relates to a thin-film active element substrate in which a large number of thin-film active elements are arranged near intersections of matrix electrodes.

［従来の技術］ 最近OA機器端末やポータブルテレビ等への要求から薄
形表示装置の開発が盛んに行われている。その中でも大
容量グラフィック表示に対応するために行列状に電極を
配置し、その電極交差点部に能動素子を配して駆動を行
うアクティブマトリックス方式の表示装置が研究されて
いる。[Related Art] In recent years, thin display devices have been actively developed in response to demands for OA equipment terminals and portable televisions. Among them, an active matrix type display device in which electrodes are arranged in a matrix to support large-capacity graphic display and active elements are arranged at the intersections of the electrodes and driven is studied.

第２図に薄膜能動素子として薄膜トランジスタを用い
た液晶表示装置の概念図を示す。（21）が液晶層であ
り、（22）が前記液晶層を駆動するためのスイッチング
用の薄膜トランジスタである。（23）は液晶を駆動する
ために必要な電圧を印加するためのデータ線であり、
（24）は薄膜トランジスタ（22）のゲートを制御する選
択信号線である。（25）及び（26）は、透明電極であ
る。FIG. 2 shows a conceptual diagram of a liquid crystal display device using thin film transistors as thin film active elements. (21) is a liquid crystal layer, and (22) is a switching thin film transistor for driving the liquid crystal layer. (23) is a data line for applying a voltage required to drive the liquid crystal,
(24) is a selection signal line for controlling the gate of the thin film transistor (22). (25) and (26) are transparent electrodes.

第３図に、従来より知られているコープレナ構造を有
する薄膜トランジスタの平面図を示す。第３図の切断線
ａ−ａにおける一部断面図を第６図に示す。第３図と第
６図において、（１）は、アモルファスシリコン等から
なる半導体層を、（２）はソースラインを、（３）は各
薄膜トランジスタのソース電極を示す。これらは、アル
ミニウム等の金属により形成されている。FIG. 3 is a plan view of a conventionally known thin film transistor having a coplanar structure. FIG. 6 is a partial cross-sectional view taken along a cutting line aa in FIG. 3 and 6, (1) shows a semiconductor layer made of amorphous silicon or the like, (2) shows a source line, and (3) shows a source electrode of each thin film transistor. These are formed of a metal such as aluminum.

（５）はドレイン電極でソース電極と同様にアルミニ
ウム等の金属により形成されている。（７）はゲートラ
インで、ソース電極と同様にアルミニウム等の金属によ
り形成されている。（８）はコンタクトホールでソース
電極（３）とゲートライン（７）を絶縁するための絶縁
膜にあけられており、ドレイン電極（５）と表示画素電
極（10）とを接続するためのものである。（10）は表示
画素電極で、ITO,SnO2等の透明導電膜により形成され
る。(5) is a drain electrode formed of a metal such as aluminum similarly to the source electrode. (7) is a gate line, which is formed of a metal such as aluminum similarly to the source electrode. (8) is a contact hole formed in an insulating film for insulating the source electrode (3) and the gate line (7), and for connecting the drain electrode (5) and the display pixel electrode (10). It is. (10) in the display pixel electrodes, ITO, is formed by a transparent conductive film of SnO 2 or the like.

また、各表示画素電極に２以上の薄膜能動素子を形成
して用いることもあり、例えばエレクトロクロミック表
示素子（ECD）では、その駆動に液晶表示素子（LCD）に
比して大電流を要するため、１画素に２個の薄膜トラン
ジスタを用いたりする。In addition, two or more thin film active elements may be formed and used for each display pixel electrode. For example, in an electrochromic display element (ECD), a large current is required to drive it compared to a liquid crystal display element (LCD). For example, two thin film transistors are used for one pixel.

［発明の解決しようとする問題点］ 上記のように、薄膜能動素子を用いることで視認性の
良い高密度情報表示が可能となるが、１画素に少なくと
も１個の割合で薄膜能動素子が必要なため数多くの薄膜
能動素子を無欠陥で作ることが非常に困難となる。[Problems to be Solved by the Invention] As described above, high-density information display with good visibility can be performed by using a thin film active element, but at least one thin film active element is required for one pixel. Therefore, it is very difficult to manufacture many thin film active elements without defects.

薄膜能動素子に起因する欠陥としては、電極間相互の
短絡、各電極の断線といった構造的欠陥や、薄膜能動素
子特性の不良といった欠陥等がある。Defects caused by the thin-film active element include structural defects such as short-circuit between electrodes and disconnection of each electrode, and defects such as poor characteristics of the thin-film active element.

電極間相互は短絡は、電極間絶縁膜中の塵等の原因に
より発生するが、短絡がある場合には、一方の電極の信
号が短絡点を通じて逃げてしまうために線欠陥等の表示
欠陥の原因となってしまう。Short-circuiting between the electrodes occurs due to dust or the like in the inter-electrode insulating film, but if there is a short-circuit, the signal of one electrode escapes through the short-circuit point, causing a display defect such as a line defect. Cause it.

また薄膜能動素子の電気的特性が不良の場合には、信
号電圧が印加されても薄膜能動素子が充分な動作をしな
いために選択時に非点灯欠陥となる。If the electrical characteristics of the thin-film active element are defective, the thin-film active element does not operate sufficiently even when a signal voltage is applied.

以上のような欠陥の数は、製造プロセスの管理状態に
より異なるが、表示品位として要求されるレベルでは、
線欠陥は１本も許されず、点欠陥としても、全画素の0.
01％以下にする必要があるが、現状としては、200本以
上のラインを持つ基板中では、０〜数本の線欠陥や数個
の点欠陥が含まれることが多く、セル歩留りが低く、薄
膜能動素子を用いた情報表示装置の実用化を妨げる主な
問題点となっていた。The number of defects as described above depends on the management status of the manufacturing process, but at the level required for display quality,
No line defect is allowed, and even a point defect is 0.
However, at present, a substrate having 200 or more lines often contains 0 to several line defects or several point defects, resulting in low cell yield, This has been a major problem that hinders the practical use of information display devices using thin-film active elements.

このような基板の欠陥の修復方法としては欠陥部位の
切断及び接続の２工程が必要となる。切断方法として
は、レーザトリマ、超音波カッタ等による方法がある。
また接続方法としては、焦点イオンビームによる蒸着、
レーザCVD法を用いた方法等があげられる。切断方法に
関しては比較的容易にできるが、接続方法に関しては、
装置が大掛かりになり、また真空引きとかガス導入とい
ったプロセスを必要とするため基板処理能力の点で問題
となっていた。As a method for repairing such a defect of the substrate, two steps of cutting and connecting a defective portion are required. As a cutting method, there is a method using a laser trimmer, an ultrasonic cutter, or the like.
In addition, as a connection method, deposition by a focused ion beam
Examples include a method using a laser CVD method. The disconnection method is relatively easy, but the connection method is
This requires a large-scale apparatus and requires processes such as vacuuming and gas introduction, which has been a problem in terms of substrate processing capability.

本発明の目的は薄膜能動素子基板において、あらかじ
め補助配線を設けこれを用いて線欠陥および点欠陥の修
復を行えるようにすることである。SUMMARY OF THE INVENTION It is an object of the present invention to provide an auxiliary wiring in a thin film active element substrate in advance so that a line defect and a point defect can be repaired using the auxiliary wiring.

［問題点を解決するための手段］ 本発明は、絶縁性基板上に行列状にソースラインとゲ
ートラインとが配置され、ソースラインとゲートライン
の交差点に対応して表示画素電極が設けられ、該交差点
近傍に一画素あたりに第１の薄膜トランジスタと第２の
薄膜トランジスタとが備えられてなる薄膜能動素子基板
において、第１の薄膜トランジスタと第２の薄膜トラン
ジスタはゲートラインの方向に沿って併設され、ゲート
ライン自体がゲート電極として用いられ、ソースライン
と第２の薄膜トランジスタのソース電極の両方に重なる
ように第１の補助配線が絶縁膜を介して配置され、第２
の薄膜トランジスタのソース電極と絶縁膜と第１の補助
配線、および、ソースラインと絶縁膜と第１の補助配線
から構成された第１の三層構造が設けられ、第１の補助
配線はゲートラインと同時に形成され、表示画素電極と
第２の薄膜トランジスタのドレイン電極とそれらの間の
絶縁膜とから構成された第２の三層構造が設けられ、第
１の薄膜トランジスタに欠陥のあった場合には第１の薄
膜トランジスタのソース電極とソースラインとの接続、
および第１の薄膜トランジスタのドレイン電極と表示画
素電極との接続が、ゲートラインとほぼ平行方向にレー
ザ照射により切断され、第１の三層構造にレーザ照射が
行われて上下方向の導通がとられ、ソースラインと第２
の薄膜トランジスタのソース電極とが第１の補助配線を
介して導通せしめられ、かつ、第２の三層構造にレーザ
照射が行われて上下方向の導通がとられ、該表示画素電
極を駆動する第２の薄膜トランジスタが設けられたこと
を特徴とする薄膜能動素子基板である。[Means for Solving the Problems] According to the present invention, a source line and a gate line are arranged in a matrix on an insulating substrate, and a display pixel electrode is provided corresponding to an intersection of the source line and the gate line. In a thin-film active element substrate provided with a first thin film transistor and a second thin film transistor per pixel near the intersection, the first thin film transistor and the second thin film transistor are provided side by side along a gate line direction, and The line itself is used as a gate electrode, and a first auxiliary wiring is arranged via an insulating film so as to overlap both the source line and the source electrode of the second thin film transistor.
And a first three-layer structure including a source line, an insulating film, and a first auxiliary wiring, and a first three-layer structure including a source line, an insulating film, and a first auxiliary wiring. A second three-layer structure formed simultaneously with the display pixel electrode, the drain electrode of the second thin film transistor, and the insulating film between them is provided, and when the first thin film transistor has a defect, Connection between a source electrode and a source line of the first thin film transistor,
In addition, the connection between the drain electrode of the first thin film transistor and the display pixel electrode is cut by laser irradiation in a direction substantially parallel to the gate line, and the first three-layer structure is irradiated with laser to establish vertical conduction. , Source line and second
And the source electrode of the thin film transistor of the first embodiment is made conductive through the first auxiliary wiring, and laser irradiation is performed on the second three-layer structure to establish conduction in the vertical direction, thereby driving the display pixel electrode. A thin film active element substrate provided with two thin film transistors.

本発明は、電気的に絶縁された補助配線を形成してお
くか、また意図的に電気的接触を取らずにおく部分を作
り、それらの部分でレーザ照射により上下方向の導通を
とることによって、電気的に接続することを特徴として
いる。According to the present invention, an auxiliary wiring which is electrically insulated is formed, or a part which intentionally makes no electrical contact is formed, and a vertical conduction is made by irradiating a laser at those parts. , And electrically connected.

ここで本発明におけるレーザ照射による上下方向の導
通に関しての簡単な説明を加える。三層構造部分の断面
図を第４図（ａ）に示す。（41）はガラス基板を、（4
2），（44）は導電性薄膜を、（43）は絶縁性薄膜を示
す。この構造の基板に対し上方からレーザを照射する
と、（ｂ）に示すような形状になる。この時上部もしく
は、下部の導電性材料が絶縁膜露出面を覆い、上下の導
電性薄膜の導通がとれるようになる。このような状態の
物は洗浄工程、通電試験等にも何ら変化を示さなかっ
た。Here, a brief description of vertical conduction by laser irradiation in the present invention will be added. FIG. 4A is a sectional view of the three-layer structure. (41) is a glass substrate, (4
2) and (44) indicate conductive thin films, and (43) indicates insulating thin films. When a substrate having this structure is irradiated with a laser from above, the substrate has a shape as shown in FIG. At this time, the upper or lower conductive material covers the exposed surface of the insulating film, and the upper and lower conductive thin films can be conducted. The product in such a state did not show any change in the cleaning step, the electric current test, and the like.

またこの補助配線は、行列状に配したライン状の電極
のうちいずれか一方の電極と同時に形成できるので、工
程的には増やさずに修復機能を付加しているばかりでな
く、あらかじめ接続しやすいようにパターン形状を工夫
して種々の欠陥に対応できるように補助配線を配してお
くことで、この方法をより容易で確実なものにすること
ができるといった特徴を有する。本発明の第１の補助配
線は、ゲートラインと同時に形成する。Further, since this auxiliary wiring can be formed simultaneously with any one of the line-shaped electrodes arranged in a matrix, not only the repair function is added without increasing the number of steps, but also it is easy to connect in advance. By arranging the auxiliary wiring so as to cope with various defects by devising the pattern shape as described above, there is a feature that this method can be made easier and more reliable. The first auxiliary wiring of the present invention is formed simultaneously with the gate line.

また、本発明は、従来の修復方法と比較して、切断に
用いるレーザトリマをそのまま転用することができ、１
台の装置で切断、接続の方法の機能を持たせることがで
きる。さらに真空引き、ガス導入等は必要としないので
基板処理能力も大幅に向上させることができる。Further, according to the present invention, the laser trimmer used for cutting can be diverted as it is, as compared with the conventional repair method.
One device can have the function of the method of disconnection and connection. Further, since no evacuation or gas introduction is required, the substrate processing capability can be greatly improved.

また、本発明の好ましい実施態様においては、ライン
状に配した行列状電極の重なり部分で発生した短絡を修
復するために、補助配線を形成しておき、短絡が発生し
た場合には、短絡部分を電気的に切断し補助配線を介し
て接続することにより表示欠陥をなくすことが可能とな
る。Further, in a preferred embodiment of the present invention, an auxiliary wiring is formed in order to repair a short circuit generated at an overlapping portion of the matrix-shaped electrodes arranged in a line. Is electrically disconnected and connected via an auxiliary wiring, it is possible to eliminate display defects.

さらに、種々の薄膜能動素子基板を作成した結果、欠
陥の発生場所は任意であり、近接した能動素子が欠陥と
なる確率は極めて低いので、１つの画素に複数の能動素
子を設けることにより第１の能動素子に欠陥がある場合
には欠陥部分を削除して第２の能動素子を用いることが
できるように接続し、線欠陥、点欠陥をなくして薄膜能
動素子基板の歩留りを向上することを可能にする。Furthermore, as a result of producing various thin film active element substrates, the location of occurrence of a defect is arbitrary and the probability that an adjacent active element becomes a defect is extremely low. Therefore, by providing a plurality of active elements in one pixel, the first If there is a defect in the active element, the defective portion is deleted and the connection is made so that the second active element can be used, thereby eliminating the line defect and the point defect and improving the yield of the thin film active element substrate. to enable.

本発明は薄膜ダイオード等の能動素子にも適応が可能
であるが、以下の説明は薄膜トランジスタ（以下トラン
ジスタとも略記する）を例にとって説明する。以下図面
を参照しつつ説明する。Although the present invention can be applied to an active element such as a thin film diode, the following description will be made by taking a thin film transistor (hereinafter abbreviated as a transistor) as an example. This will be described below with reference to the drawings.

第１図は本発明の薄膜能動素子基板の一つの表示画素
付近の代表的構造を示す平面図である。全体はコープレ
ナ構造のトランジスタ２個と補助配線を有する構造とな
っている。（１）はアモルファスシリコン、多結晶シリ
コン、微結晶シリコン等からなる半導体層を、（２）は
アルミニウム等の金属からなるソースラインを、（３）
は各画素の第１のトランジスタのソース電極を、（４）
は第２のトランジスタのソース電極を示す。（５），
（６）はそれぞれ第１及び第２のトランジスタのドレイ
ン電極を示す。FIG. 1 is a plan view showing a typical structure near one display pixel of a thin film active element substrate according to the present invention. The entire structure has two transistors having a coplanar structure and auxiliary wiring. (1) a semiconductor layer made of amorphous silicon, polycrystalline silicon, microcrystalline silicon, or the like; (2) a source line made of a metal such as aluminum;
Is the source electrode of the first transistor of each pixel, (4)
Denotes a source electrode of the second transistor. (5),
(6) indicates the drain electrodes of the first and second transistors, respectively.

（７）はソース、ドレイン電極と同様にアルミニウム
等の金属からなるゲートラインを示す。（８）は（10）
の表示画素電極とドレイン電極（５）との間の接続をと
るためのコンタクトホールである。（9A）及び（9B）は
本発明に用いられる補助配線であり、それぞれ第１の補
助配線、第３の補助配線と呼び、ゲート電極と同様にア
ルミニウム等の金属から形成できる。第１の補助配線は
ゲート電極と同時に形成して用いる。また（11）はアル
ミニウム等の金属からなる第２の補助配線でソース電極
と同時に形成されればよい。(7) shows a gate line made of a metal such as aluminum similarly to the source and drain electrodes. (8) is (10)
Contact hole for making a connection between the display pixel electrode and the drain electrode (5). (9A) and (9B) are auxiliary wirings used in the present invention, which are called a first auxiliary wiring and a third auxiliary wiring, respectively, and can be formed from a metal such as aluminum like the gate electrode. The first auxiliary wiring is formed and used at the same time as the gate electrode. Also, (11) is a second auxiliary wiring made of a metal such as aluminum, which may be formed simultaneously with the source electrode.

薄膜能動素子基板の配線部材としては、アルミニウ
ム,Cr等の金属電極、ITO,SnO2等の透明電極等がある。
そして、蒸着、スパッタ等周知の方法で導通性薄膜とし
て形成され用いられる。本発明の第１の補助配線は、ゲ
ートラインの形成と同時に形成することにより、製造プ
ロセスの追加の必要がないという利点を有している。As a wiring member of the thin film active element substrate, there are a metal electrode such as aluminum and Cr, and a transparent electrode such as ITO and SnO 2 .
Then, the conductive thin film is formed and used by a known method such as vapor deposition and sputtering. Since the first auxiliary wiring of the present invention is formed at the same time as the formation of the gate line, there is an advantage that no additional manufacturing process is required.

そして、第２のトランジスタのソース電極（４）とソ
ースライン（２）上にゲートラインの形成と同時に第１
の補助配線（9A）を形成しており、これも第１の補助配
線（9A）とソースライン（２）、ソース電極（４）の両
方とも短絡を生じるかレーザで導通をとらない限り、第
２のトランジスタはソースラインに接続されないため、
不良を生じることはない。The first transistor is formed simultaneously with the formation of the gate line on the source electrode (4) and the source line (2) of the second transistor.
Of the first auxiliary wiring (9A), the source line (2), and the source electrode (4), unless the first auxiliary wiring (9A) and the source electrode (4) are short-circuited or conductive by laser. Since the second transistor is not connected to the source line,
No failure occurs.

本発明における第２の三層構造は、第２のトランジス
タのドレイン電極と表示画素電極（10）との間に絶縁膜
を挟んで重ねるように配置して三層構造を設ける。In the second three-layer structure of the present invention, the three-layer structure is provided by disposing an insulating film between the drain electrode of the second transistor and the display pixel electrode (10) so as to overlap with each other.

また、本発明の実施態様の一つにおいては、ゲートラ
インとソースラインの交差する重なり部分（12）での短
絡の修復のためにソースラインの形成と同時にゲートラ
インを横切る位置に第２の補助配線（11）を形成し、ゲ
ートラインの形成と同時にソースラインと第２の補助配
線（11）上にその両端が位置するように第３の補助配線
（9B）を重なり部分１個に対し２個形成する。In one embodiment of the present invention, a second auxiliary line is formed at a position crossing the gate line at the same time as the formation of the source line in order to repair a short circuit at the intersection (12) where the gate line and the source line intersect. A wiring (11) is formed, and at the same time as the formation of the gate line, the third auxiliary wiring (9B) is overlapped with one part of the third auxiliary wiring (9B) so that both ends thereof are located on the source line and the second auxiliary wiring (11). Individually formed.

このような構成をとることにより、第３の補助配線
（9B）とソースライン（２）、第３の補助配線（9B）と
第２の補助配線（11）は絶縁されており、万一第２の補
助配線（11）とゲートライン（７）が短絡を生じていて
も第２の補助配線（11）とソースライン（２）を導通さ
せない限り、ソースラインには何ら影響を与えなく不良
を増加させない。With this configuration, the third auxiliary wiring (9B) and the source line (2) are insulated, and the third auxiliary wiring (9B) and the second auxiliary wiring (11) are insulated. Even if the second auxiliary wiring (11) and the gate line (7) are short-circuited, unless the second auxiliary wiring (11) and the source line (2) are made conductive, the source line is not affected at all and the defect is eliminated. Do not increase.

この実施態様は、第１のトランジスタにおいて、ゲー
ト・ドレイン短絡、ゲート・ソース短絡、特性の不良が
おこった場合には、第１図に示すＡもしくはＢの部分ま
たは両方の部分において、このトランジスタをレーザト
リマ等により切断し、その後ソースライン（２）と第２
のトランジスタのソース電極（４）とを第１の補助配線
（9A）との重なり部分で上下方向に導通させることによ
り第１の補助配線（9A）を介して接続し、さらにＣの表
示画素電極（10）／絶縁膜／ドレイン電極（６）の三層
構造の部分でレーザにより上下方向に導通をとることに
よって接続し、この第２のトランジスタを用いて、動作
させるようにすることができる。In this embodiment, when a gate-drain short-circuit, a gate-source short-circuit, or a characteristic failure occurs in the first transistor, the transistor is connected to the portion A or B or both portions shown in FIG. Cut with a laser trimmer etc., and then the source line (2) and the second
The transistor is connected via the first auxiliary wiring (9A) to the source electrode (4) of the transistor in the vertical direction at the overlapping portion with the first auxiliary wiring (9A). (10) / Insulating film / Drain electrode (6) The connection can be established by conducting the laser in the vertical direction at the three-layer structure portion, and the second transistor can be operated.

第１図の切断線ｂ−ｂ、ｃ−ｃ、ｄ−ｄ、ｅ−ｅ、及
びｆ−ｆにおける各一部断面図を第７図、第８図、第９
図、第10図、及び第11図に示す。FIGS. 7, 8, and 9 are partial cross-sectional views taken along cutting lines bb, cc, dd, ee, and ff of FIG.
This is shown in FIG. 10, FIG. 10, and FIG.

第７図と第８図は第１のトランジスタ近傍の断面を示
し、まず第７図では第１のトランジスタの構成要素であ
るソース電極（３）、半導体層（１）、ドレイン電極
（５）、ゲートライン（７）が配置され、表示画素電極
（10）は絶縁膜を介してドレイン電極の上方に設けられ
ている。また、第１の補助配線（9A）が絶縁膜の上に配
置されている。7 and 8 show cross sections near the first transistor. First, in FIG. 7, the source electrode (3), the semiconductor layer (1), the drain electrode (5), The gate line (7) is arranged, and the display pixel electrode (10) is provided above the drain electrode via an insulating film. Further, the first auxiliary wiring (9A) is arranged on the insulating film.

第８図では、ソース電極（３）が短く設けられ、ま
た、表示画素電極（10）はドレイン電極（５）に直接接
続されている。In FIG. 8, the source electrode (3) is provided short, and the display pixel electrode (10) is directly connected to the drain electrode (5).

第９図〜第11図はソースライン近傍の断面図を示す。
第９図では、アルミニウムからなる第２の補助配線（1
1）の上に絶縁膜、ゲートライン（７）、表示画素電極
（10）が配置されている。第10図では、ゲートライン
（７）の両側に第３の補助配線（9B）が配置されてい
る。第11図では、ソースライン（２）の上に絶縁膜、ゲ
ートライン（７）、第３の補助配線（9B）が配置されて
いる。ゲートライン（７）とソースライン（２）との重
なり部（12）が示されている。9 to 11 show cross-sectional views near the source line.
In FIG. 9, a second auxiliary wiring (1
On 1), an insulating film, a gate line (7), and a display pixel electrode (10) are arranged. In FIG. 10, third auxiliary wirings (9B) are arranged on both sides of the gate line (7). In FIG. 11, an insulating film, a gate line (7), and a third auxiliary wiring (9B) are arranged on the source line (2). An overlap portion (12) between the gate line (7) and the source line (2) is shown.

次に、修復後の状態を第５図に示す。A,Bの部分で電
極が切断され、（13）にはレーザによる上下導通時の穴
が開いている。Ｃの部分でも同様に穴が開いている。こ
の部分では、コンタクトを確実にするために複数回、レ
ーザを照射している状態を示す。Next, the state after the restoration is shown in FIG. The electrodes are cut at portions A and B, and a hole is formed in (13) for vertical conduction by laser. A hole is also formed in the portion C. This part shows a state in which laser irradiation is performed a plurality of times to ensure contact.

また、ゲートライン（７）とソースライン（２）との
重なり部分（12）においてゲートソース短絡が発生した
ような場合には、Ｄの部分でソースラインを切断し、第
３の補助配線（9B）及び第２の補助配線（11）の重なり
部分（14）及びソースライン（２）と第３の補助配線
（9B）の重なり部分（15）において、レーザにより上下
方向導通をとることで欠陥を回避し表示欠陥をなくすこ
とが可能になる。If a gate-source short-circuit occurs at the overlapping portion (12) of the gate line (7) and the source line (2), the source line is cut at the portion D and the third auxiliary wiring (9B In the overlapping part (14) of the second auxiliary wiring (11) and the overlapping part (15) of the source line (2) and the third auxiliary wiring (9B), defects are obtained by conducting vertical conduction by laser. It is possible to avoid display defects.

第５図の切断線ｇ−ｇ、ｈ−ｈ、ｉ−ｉ、ｊ−ｊ、ｋ
−ｋ、ｌ−l,及びｍ−ｍにおける各一部断面図を第12
図、第13図、第14図、第15図、第16図、第17図、及び第
18図に示す。第12図は第１のトランジスタ近傍の断面を
示し、Ｂの部分でドレイン電極（５）が第１のトランジ
スタと切り離されている。The cutting lines gg, hh, ii, jj, k in FIG.
FIG. 12 is a partial cross-sectional view of each of −k, l−1, and mm.
FIG. 13, FIG. 14, FIG. 15, FIG. 16, FIG. 17, FIG.
See Figure 18. FIG. 12 shows a cross section near the first transistor, and the drain electrode (5) is separated from the first transistor at the portion B.

そして、上下導通時の穴（13h）がレーザ照射によっ
て形成され、第１の補助配線（9A）とソース電極（４）
とが導通されている。第13図では第２のトランジスタの
断面が示されている。第14図では、上下導通時の穴（13
h）がレーザ照射によって形成され、ドレイン電極
（６）が表示画素電極（10）と導通されている。Then, a hole (13h) for vertical conduction is formed by laser irradiation, and the first auxiliary wiring (9A) and the source electrode (4) are formed.
Are conducted. FIG. 13 shows a cross section of the second transistor. In Fig. 14, the hole (13
h) is formed by laser irradiation, and the drain electrode (6) is electrically connected to the display pixel electrode (10).

第15図〜第18図はソースライン近傍の修復後の状態を
示す。まず第15図では第２の補助配線（11）の上に絶縁
膜とゲートライン（７）、及び表示画素電極（10）が配
置されている。第16図では、ゲートライン（７）の両側
に上下導通時の穴（14h）がレーザ照射によって形成さ
れ、ゲートライン（７）を迂回するソースラインの導通
路、すなわち、第18図の紙面右側のソースライン
（２）、レーザ照射によって形成された穴（15h）と第
３の補助配線（9B）、第17図の紙面右側の第３の補助配
線（9B）、第16図の紙面右側の第３の補助配線（9B）と
穴（14h）、第２の補助配線（11）、紙面左側の穴（14
h）と第３の補助配線（9B）、第17図の紙面左側の第３
の補助配線（9B）、第18図の紙面左側の第３の補助配線
（9B）と穴（15h）、紙面左側のソースライン（２）に
至るものである。このとき、交差点近傍の重なり部分
（12）はＤの位置で切断されて電気的に絶縁される。15 to 18 show a state near the source line after repair. First, in FIG. 15, an insulating film, a gate line (7), and a display pixel electrode (10) are arranged on the second auxiliary wiring (11). In FIG. 16, holes (14h) for vertical conduction are formed on both sides of the gate line (7) by laser irradiation, and the conduction path of the source line bypassing the gate line (7), that is, the right side of the paper of FIG. Source line (2), a hole (15h) formed by laser irradiation and a third auxiliary wiring (9B), a third auxiliary wiring (9B) on the right side of FIG. 17, a right side of FIG. Third auxiliary wiring (9B) and hole (14h), second auxiliary wiring (11), hole (14
h) and the third auxiliary wiring (9B), the third wiring on the left side of the drawing of FIG.
The auxiliary wiring (9B), the third auxiliary wiring (9B) and the hole (15h) on the left side of FIG. 18, and the source line (2) on the left side of FIG. At this time, the overlapping portion (12) near the intersection is cut at the position of D and is electrically insulated.

以上の説明は、コープレナ型薄膜トランジスタの場合
について説明したが、スタガー型、逆スタガー型、ダブ
ルゲート型やユーロディスプレイ'84プロシーディング
ズ252頁（Eurodisplay '84 Proceedings p.252）に示さ
れているような簡素化プロセスの薄膜トランジスタにも
応用でき、特に薄膜トランジスタの構造に制限されるも
のではない。In the above description, the case of the coplanar type thin film transistor is described. However, as shown in page 252 (Eurodisplay '84 Proceedings p. The present invention can be applied to a thin film transistor having a simple process, and is not particularly limited to the structure of the thin film transistor.

さらにこの他遮光膜、液晶配向膜、カラーフィルタ、
偏向板等を形成したりしてもよく、種々の応用が可能で
ある。In addition, light-shielding films, liquid crystal alignment films, color filters,
A deflection plate or the like may be formed, and various applications are possible.

［作用］ 本発明の薄膜能動素子基板によれば、第３図のような
従来の技術と比較して、プロセス的には、まったく変え
ることなく、第１のトランジスタにおける電極間相互の
短絡、例えば、ゲート電極とソース電極との間、ゲート
電極とドレイン電極との間に発生する欠陥を容易に修復
し、無欠陥表示を行うことが可能になる。この方法によ
れば製造歩留りを容易に100％に近づけられるので、薄
膜トランジスタ−マトリッスパネルを情報表示装置とし
て用いる際に、従来から用いられているドットマトリッ
クス等と比べた時の製造コストが高いといった欠点を充
分補うことができる。[Operation] According to the thin film active element substrate of the present invention, compared with the conventional technique as shown in FIG. In addition, defects generated between the gate electrode and the source electrode and between the gate electrode and the drain electrode can be easily repaired, and a defect-free display can be performed. According to this method, the manufacturing yield can be easily approached to 100%. Therefore, when a thin film transistor-matrix panel is used as an information display device, the manufacturing cost is higher than that of a conventionally used dot matrix or the like. The disadvantage can be sufficiently compensated.

［実施例］ 以下に本発明による補助配線を用いた薄膜能動素子基
板の実施例を示す。薄膜能動素子基板の製造は前出の第
１図に示したものと同一である。ガラス基板上にプラズ
マCVD法により2000Åの非晶質酸化シリコンをシランガ
スと笑気ガスの混合ガスにより形成した。Example An example of a thin film active element substrate using the auxiliary wiring according to the present invention will be described below. The manufacture of the thin film active element substrate is the same as that shown in FIG. A 2000mm amorphous silicon oxide film was formed on a glass substrate by plasma CVD using a mixed gas of silane gas and laughing gas.

その後、アモルファスシリコン層を100％シランガス
を用いて2000Å形成した。このアモルファスシリコン層
をフォトリソグラフィーの工程により図に示すような形
状にパターニングした後にアルミニウムを3000ÅEB蒸着
法により蒸着した。この後、パターニングによりソース
ライン（２）、ソース電極（３），（４），ドレイン電
極（５），（６）及び第２の補助配線（11）を形成し
た。After that, an amorphous silicon layer was formed by 2000% using 100% silane gas. This amorphous silicon layer was patterned into a shape as shown in the figure by a photolithography process, and then aluminum was deposited by a 3000 ° EB deposition method. Thereafter, a source line (2), source electrodes (3) and (4), drain electrodes (5) and (6), and a second auxiliary wiring (11) were formed by patterning.

この上に絶縁膜として非晶質酸化シリコン層2000Åを
プラズマCVD法により、またアルミニウム層5000ÅをEB
蒸着法によって蒸着した。この後、まずパターニングに
より、ゲートライン（７）及び第１の補助配線（9A），
第３の補助配線（9B）を形成したのちに、ドライエッチ
ング法によりコンタクトホール（８）をあけた。この後
ITO膜をEB蒸着法により形成し、リフトオフを用いて表
示画素電極（10）をパターニングした。On this, an amorphous silicon oxide layer 2000 と し て as an insulating film was formed by plasma CVD, and an aluminum layer 5000 EB
It was deposited by an evaporation method. Thereafter, first, the gate line (7) and the first auxiliary wiring (9A) are patterned by patterning.
After forming the third auxiliary wiring (9B), a contact hole (8) was opened by dry etching. After this
An ITO film was formed by an EB evaporation method, and the display pixel electrode (10) was patterned using lift-off.

上記のような手法を用いて、800μｍピッチ、50本×5
0本のマトリクスパネルを10枚製作し、第３図のような
薄膜能動素子基板と比較した。Using the method described above, 800 μm pitch, 50 pieces × 5
Ten zero matrix panels were manufactured and compared with a thin film active element substrate as shown in FIG.

本発明の補助配線等を形成したことによる開口率の減
少は、数％程度であり、表示品質の点ではまったく問題
はなかった。また従来の薄膜トランジスタと比較しても
補助配線の形成に伴う欠陥の増加、トランジスタ特性の
劣化等はまったく見られなかった。この基板について短
絡検査を行った結果は従来と同レベルの０〜３個／枚で
あった。The decrease in the aperture ratio due to the formation of the auxiliary wiring and the like of the present invention was about several percent, and there was no problem in terms of display quality. Also, compared with the conventional thin film transistor, no increase in defects due to the formation of the auxiliary wiring, no deterioration in transistor characteristics, and the like were observed at all. The result of the short circuit inspection of this substrate was 0 to 3 pieces / sheet, which was the same level as the conventional one.

短絡の種類は、ゲートライン・ソースライン間短絡が
２ヶ所、第１のトランジスタのゲート電極・ドレイン電
極間短絡が１ヶ所であった。ゲート電極・ドレイン電極
間短絡の発生場所においては、短絡点のソース電極の根
本Ａとドレイン電極のＢの位置とをレーザで切断後、第
１の補助配線（9A）とソースライン（２）及びソース電
極（４）との重なり部分及び第２のトランジスタのドレ
イン電極（６）と表示画素電極（10）との重なり部分Ｃ
に５μｍ角のレーザを照射し上下の導通をとり、第２の
トランジスタを用いることができるように接続して修復
を行った。As the types of short-circuit, two short-circuits occurred between the gate line and the source line, and one short-circuit occurred between the gate electrode and the drain electrode of the first transistor. At the place where the short-circuit between the gate electrode and the drain electrode occurs, the base A of the source electrode at the short-circuit point and the position of the drain electrode B are cut with a laser, and then the first auxiliary wiring (9A), the source line (2) and An overlapping portion C between the source electrode (4) and an overlapping portion C between the drain electrode (6) of the second transistor and the display pixel electrode (10).
Was irradiated with a laser having a square of 5 μm to establish vertical conduction, and the second transistor was connected so that the transistor could be used for repair.

ゲートライン・ソースライン間短絡の発生場所におい
ては、短絡点ソースラインのゲートラインとの交差点の
両側Ｄをレーザで切断跡、第３の補助配線（9B）とソー
スライン（２）との重なり部分（15）及び第３の補助配
線（9B）と第２の補助配線（11）との重なり部分（14）
に５μｍ角のレーザを照射して上下の導通をとり、ゲー
トライン・ソースライン間短絡点を迂回してソースライ
ンを接続して修復を行った。At the place where the short-circuit between the gate line and the source line occurs, both sides D of the intersection of the short-circuit point source line and the gate line are cut by laser, and the overlapping portion of the third auxiliary wiring (9B) and the source line (2). (15) and the overlapping portion (14) of the third auxiliary wiring (9B) and the second auxiliary wiring (11)
The laser was irradiated with a laser having a square of 5 μm to make conduction between the upper and lower sides, and the source line was connected to bypass the short-circuit point between the gate line and the source line to perform repair.

これにより欠陥がなくなった基板をセル化して表示品
位を確認したが、修復部分での表示は他の部分と比べ、
何ら遜色のないものであり、通電による信頼性試験でも
特性の劣化も修復しなかった部位と差はなかった。As a result, the defect-free substrate was converted into cells and the display quality was checked, but the display at the repaired part was compared to other parts.
There was no inferiority, and there was no difference from the part in which the deterioration of the characteristics was not repaired even in the reliability test by energization.

［発明の効果］ 以上のように本発明は、薄膜トランジスタ等薄膜能動
素子を用いた表示欠陥を完全に、かつ容易に修復できる
ようになる。これにより製品の不良品率を著しく低減す
ることができ、従来から用いられているドットマトリッ
クスタイプと比べ、アクティブマトリックスタイプの問
題点であった製造歩留りを上げ、製造コストを低く抑え
ることができる。本発明はアクティブマトリックスパネ
ルの実用化に大きく貢献できるものである。[Effects of the Invention] As described above, the present invention makes it possible to completely and easily repair a display defect using a thin film active element such as a thin film transistor. As a result, the reject rate of the product can be significantly reduced, and the production yield, which has been a problem of the active matrix type, can be increased and the production cost can be reduced as compared with the conventionally used dot matrix type. The present invention can greatly contribute to the practical use of an active matrix panel.

【図面の簡単な説明】[Brief description of the drawings]

第１図は本発明の薄膜能動素子基板の代表例の導通をと
る前の状態を示す平面図。 第２図はアクティブマトリックスパネルの代表例の概念
図。 第３図は従来のTFTの例を示す平面図。 第４図は本発明により上下方向の導通をとる前の状態
（ａ）ととった後の状態（ｂ）を示す断面図。 第５図は修復後の薄膜トランジスタの接続状態を示す平
面図。 第６図は第３図の切断線ａ−ａにおける一部断面図。 第７図は第１図の切断線ｂ−ｂにおける一部断面図。 第８図は第１図の切断線ｃ−ｃにおける一部断面図。 第９図は第１図の切断線ｄ−ｄにおける一部断面図。 第10図は第１図の切断線ｅ−ｅにおける一部断面図。 第11図は第１図の切断線ｆ−ｆにおける一部断面図。 第12図は第５図の切断線ｇ−ｇにおける一部断面図。 第13図は第５図の切断線ｈ−ｈにおける一部断面図。 第14図は第５図の切断線ｉ−ｉにおける一部断面図。 第15図は第５図の切断線ｊ−ｊにおける一部断面図。 第16図は第５図の切断線ｋ−ｋにおける一部断面図。 第17図は第５図の切断線ｌ−ｌにおける一部断面図。 第18図は第５図の切断線ｍ−ｍにおける一部断面図。 1:半導体層 2:ソースライン 3,4:ソース電極 5,6:ドレイン電極 7:ゲートライン 8:コンタクトホール 9A:第１の補助配線 9B:第３の補助配線 10:表示画素電極 11:第２の補助配線FIG. 1 is a plan view showing a typical example of a thin-film active element substrate according to the present invention before conducting. FIG. 2 is a conceptual diagram of a typical example of an active matrix panel. FIG. 3 is a plan view showing an example of a conventional TFT. FIG. 4 is a sectional view showing a state (a) before conduction in the vertical direction and a state (b) after conduction in the vertical direction according to the present invention. FIG. 5 is a plan view showing a connection state of the thin film transistor after repair. FIG. 6 is a partial cross-sectional view taken along a cutting line aa in FIG. FIG. 7 is a partial cross-sectional view taken along section line bb in FIG. FIG. 8 is a partial cross-sectional view taken along the line cc of FIG. FIG. 9 is a partial cross-sectional view taken along section line dd in FIG. FIG. 10 is a partial cross-sectional view taken along a cutting line ee in FIG. FIG. 11 is a partial cross-sectional view taken along section line ff of FIG. FIG. 12 is a partial cross-sectional view taken along a cutting line gg in FIG. FIG. 13 is a partial cross-sectional view taken along the line hh of FIG. 5; FIG. 14 is a partial cross-sectional view taken along section line ii of FIG. FIG. 15 is a partial cross-sectional view taken along line JJ of FIG. FIG. 16 is a partial cross-sectional view taken along section line kk of FIG. FIG. 17 is a partial cross-sectional view taken along section line 1-1 in FIG. FIG. 18 is a partial cross-sectional view taken along the line MM in FIG. 1: Semiconductor layer 2: Source line 3, 4: Source electrode 5, 6: Drain electrode 7: Gate line 8: Contact hole 9A: First auxiliary wiring 9B: Third auxiliary wiring 10: Display pixel electrode 11: First 2 auxiliary wiring

Claims (5)

(57)【特許請求の範囲】(57) [Claims] 【請求項１】絶縁性基板上に行列状にソースラインとゲ
ートラインとが配置され、ソースラインとゲートライン
の交差点に対応して表示画素電極が設けられ、該交差点
近傍に一画素あたりに第１の薄膜トランジスタと第２の
薄膜トランジスタとが備えられてなる薄膜能動素子基板
において、 第１の薄膜トランジスタと第２の薄膜トランジスタはゲ
ートラインの方向に沿って併設され、ゲートライン自体
がゲート電極として用いられ、ソースラインと第２の薄
膜トランジスタのソース電極の両方に重なるように第１
の補助配線が絶縁膜を介して配置され、第２の薄膜トラ
ンジスタのソース電極と絶縁膜と第１の補助配線、およ
び、ソースラインと絶縁膜と第１の補助配線から構成さ
れた第１の三層構造が設けられ、第１の補助配線はゲー
トラインと同時に形成され、表示画素電極と第２の薄膜
トランジスタのドレイン電極とそれらの間の絶縁膜とか
ら構成された第２の三層構造が設けられ、第１の薄膜ト
ランジスタに欠陥のあった場合には第１の薄膜トランジ
スタのソース電極とソースラインとの接続、および第１
の薄膜トランジスタのドレイン電極と表示画素電極との
接続が、ゲートラインとほぼ平行方向にレーザ照射によ
り切断され、第１の三層構造にレーザ照射が行われて上
下方向の導通がとられ、ソースラインと第２の薄膜トラ
ンジスタのソース電極とが第１の補助配線を介して導通
せしめられ、かつ、第２の三層構造にレーザ照射が行わ
れて上下方向の導通がとられ、該表示画素電極を駆動す
る第２の薄膜トランジスタが設けられたことを特徴とす
る薄膜能動素子基板。1. A source line and a gate line are arranged in a matrix on an insulating substrate, and a display pixel electrode is provided corresponding to an intersection of the source line and the gate line. In a thin film active element substrate provided with one thin film transistor and a second thin film transistor, the first thin film transistor and the second thin film transistor are provided side by side along a gate line direction, and the gate line itself is used as a gate electrode, The first thin film transistor overlaps both the source line and the source electrode of the second thin film transistor.
Are provided via an insulating film, and a first electrode formed of a source electrode, an insulating film, and a first auxiliary wiring of the second thin film transistor, and a first three-layer structure including a source line, an insulating film, and the first auxiliary wiring are provided. A first auxiliary wiring is formed simultaneously with the gate line, and a second three-layer structure including a display pixel electrode, a drain electrode of the second thin film transistor, and an insulating film therebetween is provided. When the first thin film transistor has a defect, the connection between the source electrode and the source line of the first thin film transistor;
The connection between the drain electrode of the thin film transistor and the display pixel electrode is cut by laser irradiation in a direction substantially parallel to the gate line, and laser irradiation is performed on the first three-layer structure to establish conduction in the up-down direction. And the source electrode of the second thin film transistor are made conductive through the first auxiliary wiring, and laser irradiation is performed on the second three-layer structure so that vertical conduction is obtained. A thin film active element substrate provided with a second thin film transistor to be driven. 【請求項２】ソースラインとゲートラインとの交差点近
傍に、ソースラインとゲートラインのうちのいずれか一
方の第１のラインにほぼ平行にかつ残る第２のラインを
横切るように第２のラインと絶縁されて第２の補助配線
がさらに配置され、第２の補助配線と第１のラインの両
方に重なるように第３の補助配線が絶縁膜を介して配置
されて第３の三層構造が設けられ、第３の補助配線が第
２のラインを挟んで二つ設けられて第１のラインのバイ
パスを形成しうるようにしてなる特許請求の範囲第１項
記載の薄膜能動素子基板。2. A second line near an intersection of a source line and a gate line, substantially parallel to one of the source line and the gate line, and crossing a remaining second line. And a second auxiliary wiring is further disposed insulated from the first auxiliary wiring, and a third auxiliary wiring is disposed via an insulating film so as to overlap both the second auxiliary wiring and the first line, thereby forming a third three-layer structure. 2. The thin-film active element substrate according to claim 1, wherein two third auxiliary wirings are provided with the second line interposed therebetween to form a bypass of the first line. 【請求項３】ソースラインとゲートラインとの交差点近
傍に欠陥が発生した場合に、バイパスされる方のライン
を切断し、第３の三層構造がレーザ照射により上下方向
の導通がとられ、バイパスによって欠陥が修復される特
許請求の範囲第２項記載の薄膜能動素子基板。3. When a defect occurs near an intersection between a source line and a gate line, the line to be bypassed is cut, and the third three-layer structure is vertically conducted by laser irradiation. 3. The thin film active element substrate according to claim 2, wherein a defect is repaired by a bypass. 【請求項４】第１の薄膜トランジスタと第２の薄膜トラ
ンジスタがコープレナ型である特許請求の範囲第１項、
第２項、または第３項記載の薄膜能動素子基板。4. The method according to claim 1, wherein the first thin film transistor and the second thin film transistor are of a coplanar type.
Item 4. The thin-film active element substrate according to item 2 or 3. 【請求項５】第１の薄膜トランジスタと第２の薄膜トラ
ンジスタが逆スタガー型である特許請求の範囲第１項、
第２項、または第３項記載の薄膜能動素子基板。5. The method according to claim 1, wherein the first thin film transistor and the second thin film transistor are of an inverted stagger type.
Item 4. The thin-film active element substrate according to item 2 or 3.
JP60161248A 1985-07-23 1985-07-23 Thin film active element substrate Expired - Lifetime JP2655638B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60161248A JP2655638B2 (en) 1985-07-23 1985-07-23 Thin film active element substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60161248A JP2655638B2 (en) 1985-07-23 1985-07-23 Thin film active element substrate

Publications (2)

Publication Number Publication Date
JPS6222455A JPS6222455A (en) 1987-01-30
JP2655638B2 true JP2655638B2 (en) 1997-09-24

Family

ID=15731468

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60161248A Expired - Lifetime JP2655638B2 (en) 1985-07-23 1985-07-23 Thin film active element substrate

Country Status (1)

Country Link
JP (1) JP2655638B2 (en)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01125951A (en) * 1987-11-11 1989-05-18 Hitachi Ltd Transistor circuit device
DE68923146T2 (en) * 1988-10-17 1995-11-30 Sharp Kk Active matrix substrate.
US5076666A (en) * 1988-12-06 1991-12-31 Sharp Kabushiki Kaisha Active matrix display apparatus with drain electrode extensions
JPH02157828A (en) * 1988-12-12 1990-06-18 Hosiden Electron Co Ltd Liquid crystal display element
JPH02193114A (en) * 1989-01-23 1990-07-30 Sharp Corp Manufacture of display device
JPH0317614A (en) * 1989-06-15 1991-01-25 Sharp Corp Production of active matrix display device
JPH0786620B2 (en) * 1989-05-10 1995-09-20 シャープ株式会社 Manufacturing method of active matrix display device
US5102361A (en) * 1989-01-23 1992-04-07 Sharp Kabushiki Kaisha Method for the manufacture of active matrix display apparatuses
DE69020173T2 (en) * 1989-01-31 1995-11-30 Sharp Kk Active matrix substrate and display device with this active matrix.
JPH0823643B2 (en) * 1989-03-28 1996-03-06 シャープ株式会社 Active matrix display
JP2552368B2 (en) * 1989-09-27 1996-11-13 シャープ株式会社 Active matrix display
US5392143A (en) * 1989-11-30 1995-02-21 Kabushiki Kaisha Toshiba Liquid crystal display having drain and pixel electrodes linkable to a wiring line having a potential
JPH03171034A (en) * 1989-11-30 1991-07-24 Toshiba Corp Liquid crystal display device and production thereof
KR920006894A (en) * 1990-09-27 1992-04-28 쓰지 하루오 Active matrix display
DE69111968T2 (en) * 1990-09-27 1996-02-22 Sharp Kk Display device with active matrix.
US6313889B1 (en) 1993-03-04 2001-11-06 Samsung Electronics Co., Ltd. Matrix-type display device capable of being repaired in pixel unit
KR100430800B1 (en) * 1996-12-31 2004-09-04 삼성전자주식회사 Ips switching mode lcd for simple repair of opened data lines
KR20020091697A (en) * 2001-05-31 2002-12-06 주식회사 현대 디스플레이 테크놀로지 Liquid crystal display

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59101693A (en) * 1982-12-02 1984-06-12 セイコーエプソン株式会社 Active matrix substrate

Also Published As

Publication number Publication date
JPS6222455A (en) 1987-01-30

Similar Documents

Publication Publication Date Title
JP2655638B2 (en) Thin film active element substrate
US6958802B2 (en) Display device having island-shaped conductor for repairing line disconnection
JP3376379B2 (en) Liquid crystal display panel, liquid crystal display device and method of manufacturing the same
US4902638A (en) Thin film transistor, method of repairing the thin film transistor and display apparatus having the thin film transistor
US20070081108A1 (en) Array substrate and its manufacturing method
KR20010049823A (en) Display device and method of reparing defect of the same
JPH1026771A (en) Liquid crystal display panel, and repairing method therefor
JP2003307748A (en) Liquid crystal display device and manufacturing method thereof
JPH10123563A (en) Liquid crystal display device and its fault correction method
JPH10232412A (en) Active matrix liquid crystal display device and pixel fault correction method
JP3884625B2 (en) Liquid crystal display device and defect repair method thereof
KR100919192B1 (en) Liquid crystal display apparatus including repair line and manufacturing method thereof
JPH09101541A (en) Array substrate for display device and its production
KR20070036915A (en) Liquid crystal display, thin film transistor panel and fabricating method of the same
KR100293503B1 (en) Thin film transistor type liquid crystal display device and repairing method therefor
JP2002090775A (en) Matrix array substrate
JPH0317614A (en) Production of active matrix display device
JPH04283725A (en) Thin film transistor matrix and its wire break repairing method
JPH06289426A (en) Correcting method for active matrix display device
JP2002031811A (en) Display device and method for repairing disconnection of display device
JPH023023A (en) Thin film transistor matrix and its manufacture
JPH0627918B2 (en) Image display device
JPH04291321A (en) Active matrix liquid crystal device
JPH10104648A (en) Active matraix substrate and its defect correcting method
JPH021823A (en) Active matrix type liquid crystal display device