JPH10232412A - Active matrix liquid crystal display device and pixel fault correction method - Google Patents
Active matrix liquid crystal display device and pixel fault correction methodInfo
- Publication number
- JPH10232412A JPH10232412A JP3824497A JP3824497A JPH10232412A JP H10232412 A JPH10232412 A JP H10232412A JP 3824497 A JP3824497 A JP 3824497A JP 3824497 A JP3824497 A JP 3824497A JP H10232412 A JPH10232412 A JP H10232412A
- Authority
- JP
- Japan
- Prior art keywords
- lines
- line
- spare
- liquid crystal
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、表示用画素電極に
スイッチング素子を介して駆動信号を印加することによ
り表示を行う表示装置に係り、特に、画素電極をマトリ
クス状に配列することにより高密度表示を実現するアク
ティブマトリクス型液晶表示装置およびその画素欠陥修
正方法に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a display device which performs display by applying a drive signal to a display pixel electrode via a switching element, and more particularly to a display device in which pixel electrodes are arranged in a matrix to achieve high density. The present invention relates to an active matrix type liquid crystal display device for realizing display and a method for correcting pixel defects.
【０００２】[0002]
【従来の技術】従来、液晶表示装置やプラズマ表示装置
のような表示装置は、マトリクス状に配列された複数の
画素電極とこれらの画素電極と対向して配される対向電
極を備え、両電極間に表示媒体（液晶、プラズマ等）を
介在させている。上記の表示装置は、画素電極に選択的
に電圧を印加することにより、画面上に表示パターンを
形成し、さらに、選択された画素電極と対向電極との間
に印加される電圧により、表示媒体が表示データを光学
的に変調して上記の表示パターンを可視化する。2. Description of the Related Art Conventionally, a display device such as a liquid crystal display device or a plasma display device has a plurality of pixel electrodes arranged in a matrix and a counter electrode disposed opposite to the pixel electrodes. A display medium (liquid crystal, plasma, etc.) is interposed between them. The above display device forms a display pattern on a screen by selectively applying a voltage to a pixel electrode, and furthermore, a display medium is formed by a voltage applied between the selected pixel electrode and a counter electrode. Optically modulates the display data to visualize the display pattern.
【０００３】画素電極の駆動方法としては、マトリクス
状に配された画素電極のそれぞれにスイッチング素子を
接続し、画素電極個々をスイッチング素子により駆動す
る、いわゆるアクティブマトリクス駆動方式が知られて
いる。上記のスイッチング素子としては、ＴＦＴ（薄膜
トランジスタ）、ＭＩＭ（金属−絶縁膜−金属）素子等
が一般的に用いられる。また、画素電極は、基板上で信
号線または走査線（バスライン）と同層に形成されるこ
とが多く、信号線または走査線と接触しないように配置
されている。As a driving method of a pixel electrode, a so-called active matrix driving method in which a switching element is connected to each of pixel electrodes arranged in a matrix and each pixel electrode is driven by the switching element is known. As the switching element, a TFT (thin film transistor), a MIM (metal-insulating-film-metal) element, or the like is generally used. In addition, the pixel electrode is often formed on the same layer as a signal line or a scanning line (bus line) on the substrate, and is arranged so as not to contact the signal line or the scanning line.
【０００４】一方、絶縁膜としては従来、窒化シリコン
（ＳｉＮ）などの無機材料が用いられてきたが、最近で
は感光性透明アクリル樹脂などの有機材料も絶縁膜とし
て用いられるようになってきている。そして、有機材料
からなる絶縁膜上に画素電極を設けることで、画素電極
とバスラインとを別層に形成することも提案されている
（特開昭５８−１７２６８５号公報等）。このような画
素電極とバスラインとを別層で形成する構成では、バス
ラインと画素電極とを重畳させることができるので、画
素電極の面積（開口率）を拡大することができる。以
下、本明細書においては、上記のような画素電極とバス
ラインとを隔絶する絶縁膜を特に層間絶縁膜と称する。On the other hand, conventionally, an inorganic material such as silicon nitride (SiN) has been used as the insulating film, but recently, an organic material such as a photosensitive transparent acrylic resin has also been used as the insulating film. . It has also been proposed that a pixel electrode and a bus line are formed in separate layers by providing a pixel electrode on an insulating film made of an organic material (Japanese Patent Application Laid-Open No. 58-172885). In such a configuration in which the pixel electrode and the bus line are formed in different layers, the bus line and the pixel electrode can be overlapped, so that the area (aperture ratio) of the pixel electrode can be increased. Hereinafter, in the present specification, the insulating film that separates the pixel electrode from the bus line as described above is particularly referred to as an interlayer insulating film.
【０００５】ここで、画素電極とデータ線とが層間絶縁
膜を介して重ねられる構成について、以下に説明する。Here, a configuration in which a pixel electrode and a data line are overlapped via an interlayer insulating film will be described below.
【０００６】図１０ないし図１２はそれぞれ、有機材料
からなる層間絶縁膜を用いたアクティブマトリクス型液
晶表示装置用配線基板の一例の、ドレイン電極形成時、
層間絶縁膜形成時、画素電極形成時の構造をそれぞれ示
している。各図において（ａ）は平面図、（ｂ）は
（ａ）におけるＢ−Ｂ’線矢視断面図である。FIGS. 10 to 12 each show an example of a wiring substrate for an active matrix type liquid crystal display device using an interlayer insulating film made of an organic material when a drain electrode is formed.
The structures at the time of forming an interlayer insulating film and at the time of forming a pixel electrode are shown. In each figure, (a) is a plan view, and (b) is a cross-sectional view taken along line BB 'in (a).
【０００７】この構成では、図１２に示すように、画素
電極５１の両側の周辺部が、ゲート線５２・５２および
データ線５３・５３と重なるように設けられている。画
素電極５１の下側かつ中央位置には、補助容量電極（以
降、Ｃｓ電極と称する）５６が設けられている。このＣ
ｓ電極５６は、ＴＦＴ５５と共通して用いられるゲート
絶縁膜５７上に形成されており、ＴＦＴ５５の半導体層
に接続されたドレイン電極６２と接続線６３を介して接
続されている。また、Ｃｓ電極５６は、画素電極５１の
コンタクト部５１ａと接触している。In this configuration, as shown in FIG. 12, the peripheral portions on both sides of the pixel electrode 51 are provided so as to overlap the gate lines 52, 52 and the data lines 53, 53. An auxiliary capacitance electrode (hereinafter, referred to as a Cs electrode) 56 is provided below and at the center of the pixel electrode 51. This C
The s electrode 56 is formed on a gate insulating film 57 used in common with the TFT 55, and is connected via a connection line 63 to a drain electrode 62 connected to a semiconductor layer of the TFT 55. Further, the Cs electrode 56 is in contact with the contact portion 51a of the pixel electrode 51.
【０００８】ゲート絶縁膜５７は、ガラス製の基板５８
上に形成された補助容量線５９を覆うように形成されて
いる。ゲート絶縁膜５７上のＣｓ電極５６の両側には、
下層信号線６７・６７が形成され、さらにその上にデー
タ線５３・５３が形成されている。下層データ線６７・
６７およびデータ線５３・５３は、層間絶縁膜６１によ
り覆われている。The gate insulating film 57 is made of a glass substrate 58.
It is formed so as to cover the auxiliary capacitance line 59 formed thereon. On both sides of the Cs electrode 56 on the gate insulating film 57,
Lower signal lines 67 are formed, and data lines 53 are formed thereon. Lower data line 67
67 and the data lines 53 are covered with the interlayer insulating film 61.
【０００９】上記の構成では、画素電極５１とデータ線
５３・５３との間に層間絶縁膜６１が介在しているの
で、画素電極５１をデータ線５３・５３の配置位置に関
わらず広く形成することができ、前述したように高開口
率となる。In the above configuration, since the interlayer insulating film 61 is interposed between the pixel electrode 51 and the data lines 53, the pixel electrode 51 is formed widely regardless of the position of the data lines 53. And a high aperture ratio as described above.
【００１０】このような高開口率構造の液晶表示装置で
は、画素電極５１とデータ線５３およびゲート線５２と
の間に挟持される層間絶縁膜６１に寄生する容量を低減
させることが必要である。そのため、層間絶縁膜６１と
しては、数μｍの厚さで形成することが容易であるこ
と、誘電率が窒化シリコンなどに比較して充分に小さい
ことなどが要求され、このような要求に応え得るものと
して、有機材料からなる絶縁膜が用いられている。In the liquid crystal display device having such a high aperture ratio structure, it is necessary to reduce the parasitic capacitance of the interlayer insulating film 61 sandwiched between the pixel electrode 51 and the data line 53 and the gate line 52. . Therefore, the interlayer insulating film 61 is required to be easily formed with a thickness of several μm and to have a dielectric constant sufficiently smaller than that of silicon nitride or the like. For example, an insulating film made of an organic material is used.
【００１１】また、ＴＦＴ５５のドレイン電極６２と画
素電極５１の電気的接触をコンタクト部５１ａで行うた
め、層間絶縁膜６１にコンタクトホール６１ａを形成す
る必要があるが、層間絶縁膜６１の材料として感光性ア
クリル樹脂を用いた場合、液状の樹脂材料をスピン塗布
法により基板に散布した後、フォトリソ工程にて露光
し、アルカリ性溶液による現像を行うことでパターニン
グすることでコンタクトホール６１ａを形成することが
できる。したがって、成膜とパターニングを同時に行う
ことが可能であるといって利点もある。Further, since electrical contact between the drain electrode 62 of the TFT 55 and the pixel electrode 51 is made at the contact portion 51a, it is necessary to form a contact hole 61a in the interlayer insulating film 61. When a conductive acrylic resin is used, a contact hole 61a can be formed by spraying a liquid resin material on a substrate by a spin coating method, exposing it in a photolithography process, and performing patterning by developing with an alkaline solution. it can. Therefore, there is an advantage that film formation and patterning can be performed simultaneously.
【００１２】ところで、マトリクス型の表示装置では、
製造時の不良に起因する配線の断線が常に問題となる。
そこで、従来からアクティブマトリクス型液晶表示装置
用配線基板においては、例えば図１３に示すように、表
示エリア６６（図中、一点鎖線にて示す）の周囲に、基
板の３方を囲むように予備線６５・６５を予め形成して
おく構造が採用されている。By the way, in a matrix type display device,
Disconnection of the wiring due to a defect in manufacturing always poses a problem.
Therefore, conventionally, in a wiring substrate for an active matrix type liquid crystal display device, for example, as shown in FIG. A structure in which the lines 65 are formed in advance is employed.
【００１３】このような構造では、データ線５３に欠落
等による断線が生じたとき、図に示すように、欠陥６０
のあるデータ線５３と一方の予備線６５との２つの交差
部（接続部６８・６８）を電気的に接続することで、デ
ータ信号を迂回させて欠陥６０のあるデータ線５３の修
正が可能となる。In such a structure, when the data line 53 is disconnected due to a lack or the like, as shown in FIG.
By electrically connecting the two intersections (connecting portions 68, 68) of the data line 53 having a defect and one spare line 65, the data line 53 having the defect 60 can be corrected by bypassing the data signal. Becomes
【００１４】また、SID '95 DIGEST of TECHNICAL PAPE
RS 4:AMLCDs 4.3;"High-Aperture and Fault-Tolerant
Pixel Structure for TFT-LCDs" には、断線を低減する
ためにゲート線を２重化した構造のアクティブマトリク
ス型液晶表示装置について記載されている。SID '95 DIGEST of TECHNICAL PAPE
RS 4: AMLCDs 4.3; "High-Aperture and Fault-Tolerant
"Pixel Structure for TFT-LCDs" describes an active matrix type liquid crystal display device having a structure in which gate lines are doubled to reduce disconnection.
【００１５】この構造は、図１４に示すように、画素電
極５１の１つあたりに２本のゲート線５２・５２’が設
けられ、ゲート線５２・５２’が画素電極５１の両側で
データ線５３・５３に沿って配された短絡線５４・５４
により短絡されている。また、短絡線５４・５４は、図
示しない絶縁層を介して画素電極５１と重ねて形成され
ており、その重なった部分が補助容量として機能するよ
うになっている。このような構成では、２本のゲート線
５２・５２’によりＴＦＴ５５が駆動されるので、ゲー
ト線５２・５２’のうち１本に断線が生じても、短絡線
５４・５４を介してＴＦＴ５５へのゲート電圧の印加を
維持することができる。In this structure, as shown in FIG. 14, two gate lines 52 and 52 'are provided for each pixel electrode 51, and the gate lines 52 and 52' are connected to the data lines on both sides of the pixel electrode 51. 53,53 short-circuit wires 54,54 arranged along
Is short-circuited. Further, the short-circuit lines 54 are formed so as to overlap the pixel electrode 51 via an insulating layer (not shown), and the overlapping portion functions as an auxiliary capacitance. In such a configuration, the TFT 55 is driven by the two gate lines 52, 52 ', so that even if one of the gate lines 52, 52' is disconnected, the TFT 55 is connected to the TFT 55 via the short-circuit lines 54, 54. Of the gate voltage can be maintained.
【００１６】また、この構造では、画素電極５１と短絡
線５４・５４とが絶縁膜を介して基板に垂直な方向に重
ねられており、これにより、画素同士の間から光が漏れ
るのを防止するために一般に対向電極側に形成される遮
光パターンの一部を短絡線５４・５４が兼ねるようにも
なっている。Further, in this structure, the pixel electrode 51 and the short-circuit lines 54 are overlapped with each other in the direction perpendicular to the substrate with the insulating film interposed therebetween, thereby preventing light from leaking from between the pixels. In order to achieve this, the short-circuit lines 54 generally serve as part of the light-shielding pattern formed on the counter electrode side.
【００１７】[0017]
【発明が解決しようとする課題】今日のアクティブマト
リクス型液晶表示装置のさらなる高精細化に伴い、バス
ラインの幅が減少するため、断線が増加する傾向にあ
る。断線が発生すると、バスラインに接続されている画
素電極に正常な電圧が印加されないため、電圧が印加さ
れない部分は、ライン状の欠陥として表示画面に現れ
る。表示素子におけるライン状欠陥は致命的な欠陥であ
り、その素子を用いた表示装置は不良品として扱われ、
このような不良品が増加すると、表示装置の歩留りの低
下を招き、製品コストが上昇することとなる。As the definition of today's active matrix type liquid crystal display devices is further improved, the width of bus lines is reduced, and the number of disconnections tends to increase. When a disconnection occurs, a normal voltage is not applied to the pixel electrode connected to the bus line, and a portion to which no voltage is applied appears on the display screen as a linear defect. A line defect in a display element is a fatal defect, and a display device using the element is treated as a defective product.
When such defective products increase, the yield of the display device decreases, and the product cost increases.
【００１８】ところが、図１３の配線基板のように、表
示エリア６６の周辺部に予備線６５・６５を形成した構
成では、予備線６５・６５を形成するために要する分だ
け液晶パネルの額縁を大きくとらなければならず、表示
装置の小型化の障害となる。However, in the configuration in which the spare lines 65 and 65 are formed around the display area 66 as in the wiring board of FIG. 13, the frame of the liquid crystal panel is formed by an amount required to form the spare lines 65 and 65. It must be large, which is an obstacle to downsizing the display device.
【００１９】一方、図１４の配線基板のようにバスライ
ンを２重化する断線対策は、液晶パネルの額縁を大きく
することはない。しかしながら、この構成をそのままデ
ータ線の断線対策として応用することはできない。つま
り、データ線が２重化されてデータ線と画素電極との重
畳部が多くなると、画素電極とデータ線の寄生容量が増
大し、その容量によりクロストーク等が生じて表示品位
を著しく低下させるからである。On the other hand, the measure against disconnection by double bus lines as in the wiring board of FIG. 14 does not increase the frame of the liquid crystal panel. However, this configuration cannot be directly applied as a measure against disconnection of the data line. In other words, when the data line is duplicated and the overlapping portion between the data line and the pixel electrode increases, the parasitic capacitance between the pixel electrode and the data line increases, and crosstalk occurs due to the capacitance, thereby significantly deteriorating the display quality. Because.
【００２０】本発明は、上記の事情に鑑みてなされたも
のであって、その目的は、小型化を阻止することも、ま
た、表示品位を低下させることもなく、信号線断線時の
修正を可能とし、ひいては製造コスト低減を実現可能な
アクティブマトリクス型液晶表示装置を提供することに
ある。SUMMARY OF THE INVENTION The present invention has been made in view of the above circumstances, and has as its object to prevent a reduction in size and to correct a signal line disconnection without deteriorating display quality. It is an object of the present invention to provide an active matrix type liquid crystal display device which can make it possible to reduce the manufacturing cost.
【００２１】[0021]
【課題を解決するための手段】本発明の請求項１記載の
アクティブマトリクス型液晶表示装置は、基板上に設け
られた複数の走査線と、該走査線と直交するように形成
された複数の信号線と、隣り合う走査線と隣り合う信号
線とで囲まれた領域にそれぞれ配置される複数の画素電
極と、各走査線に印加される走査電圧によりオン・オフ
して各画素電極への各信号線を介しての信号電圧の印加
をそれぞれスイッチングする複数のスイッチング素子と
を有し、上記複数の画素電極が、絶縁膜を介して上記の
複数の走査線および／又は複数の信号線と重畳するよう
に形成されたアクティブマトリクス型液晶表示装置にお
いて、上記の各信号線と面方向に平行をなし、該各信号
線とは非導通状態に形成された複数の予備線を備えると
ともに、１画素あたり１つの割合で、上記の信号線およ
び予備線の両方と交差し、これら信号線および予備線と
は別層に形成された複数の電極線を有することを特徴と
している。According to a first aspect of the present invention, there is provided an active matrix type liquid crystal display device comprising a plurality of scanning lines provided on a substrate and a plurality of scanning lines formed orthogonal to the scanning lines. A plurality of pixel electrodes respectively arranged in a region surrounded by a signal line, an adjacent scanning line and an adjacent signal line, and turned on / off by a scanning voltage applied to each scanning line so that each pixel electrode A plurality of switching elements for respectively switching the application of a signal voltage via each signal line, wherein the plurality of pixel electrodes are connected to the plurality of scanning lines and / or the plurality of signal lines via an insulating film. In an active matrix type liquid crystal display device formed so as to be superimposed, a plurality of spare lines which are parallel to the above-mentioned signal lines in a plane direction and are formed in a non-conductive state with the respective signal lines are provided. Pixel Ri one in a ratio, and intersects both of said signal lines and spare lines, is characterized by having a plurality of electrode lines formed on different layers from these signal lines and spare lines.
【００２２】また、本発明の請求項７記載の画素欠陥修
正方法は、請求項１記載のアクティブマトリクス型液晶
表示装置において、信号線に断線が生じたとき、断線し
た信号線と隣り合う予備線を、断線箇所を挟むように位
置する２本の電極線との各交差部の配線方向両外側で切
断して一部切り離すとともに、断線箇所を挟むように位
置する上記２本の電極線を、上記信号線および上記予備
線との各交差部の配線方向両外側で切断して一部切り離
し、該電極線の切り離し部分と上記信号線とを電気的に
接続するとともに、上記予備線の切り離し部分と上記電
極線の切り離し部分とを電気的に接続することを特徴と
している。According to a seventh aspect of the present invention, in the active matrix type liquid crystal display device according to the first aspect, when a disconnection occurs in a signal line, a spare line adjacent to the disconnected signal line. Is cut off at both outer sides in the wiring direction of each intersection with the two electrode lines positioned so as to sandwich the broken part, and partially cut off, and the two electrode lines positioned so as to sandwich the broken part are Cut off at both outer sides in the wiring direction of each intersection of the signal line and the spare line to partially separate, electrically connect the separated portion of the electrode line and the signal line, and separate the separated portion of the spare line. And an electrically disconnected portion of the electrode wire.
【００２３】上記のアクティブマトリクス型液晶表示装
置の構成によれば、信号線に断線不良が生じたときは、
上記のように欠陥修正することで、予備線の一部と電極
線の一部を介して断線箇所を迂回するようにして信号線
に信号電圧が印加される。それゆえ、ある画素電極と次
段の画素電極との間で信号線が断線しても、その次段の
画素電極への信号電圧の印加を維持することができる。According to the configuration of the active matrix type liquid crystal display device described above, when a disconnection failure occurs in a signal line,
By repairing the defect as described above, a signal voltage is applied to the signal line so as to bypass the disconnection point via a part of the spare line and a part of the electrode line. Therefore, even if a signal line is disconnected between a certain pixel electrode and the next-stage pixel electrode, application of a signal voltage to the next-stage pixel electrode can be maintained.
【００２４】そして、この場合、信号線に断線が無い場
合は、各予備線には信号電圧が印加されていないので、
予備線と画素電極の間の寄生容量が表示品位に影響を及
ぼすことはない。また、信号線に断線が生じた場合で
も、予備線に信号電圧が印加されるのは、信号線の断線
箇所を迂回して通る部分のみの、信号線に沿って隣り合
う２画素或いは数画素であるので、この数画素分の予備
線と画素電極の寄生容量が信号線の信号電圧の遅延に与
える影響は無視できる程度のものである。In this case, if there is no disconnection in the signal line, no signal voltage is applied to each spare line.
The parasitic capacitance between the spare line and the pixel electrode does not affect display quality. Further, even when a break occurs in the signal line, the signal voltage is applied to the spare line only in a portion of the signal line that bypasses the break point of the signal line, that is, two pixels or several pixels adjacent to the signal line. Therefore, the influence of the parasitic capacitance of the spare line and the pixel electrode for several pixels on the delay of the signal voltage of the signal line is negligible.
【００２５】本発明の請求項２記載のアクティブマトリ
クス型液晶表示装置は、請求項１の構成において、上記
複数の電極線として、上記の基板上に走査線と同層かつ
平行に全画素に共通して設けられた複数の補助容量線が
兼用されていることを特徴としている。According to a second aspect of the present invention, in the active matrix type liquid crystal display device according to the first aspect, the plurality of electrode lines are common to all pixels in the same layer and in parallel with the scanning lines on the substrate. A plurality of auxiliary capacitance lines provided as above are shared.
【００２６】これによれば、信号電圧を迂回させるため
の複数の電極線を別途に形成する必要がなく、製造時の
工程数を削減できる。そして、複数の補助容量線は全画
素に共通して設けられるものであるので、その配線パタ
ーンを走査線に並走する全ての補助容量線でその両側か
ら電圧が印加されるようなパターンとすることで、補助
容量線の一部を画素欠陥修正のために切り離したとして
も、不良となることはない。According to this, it is not necessary to separately form a plurality of electrode lines for bypassing the signal voltage, and the number of steps in manufacturing can be reduced. Since the plurality of auxiliary capacitance lines are provided in common to all pixels, the wiring pattern is a pattern in which voltage is applied from both sides of all the auxiliary capacitance lines running in parallel with the scanning lines. Thus, even if a part of the auxiliary capacitance line is cut off for correcting a pixel defect, no defect occurs.
【００２７】本発明の請求項３記載のアクティブマトリ
クス型液晶表示装置は、請求項１の構成において、上記
複数の予備線に、上記の基板上に走査線と同層かつ平行
に全画素に共通して設けられた複数の補助容量線と同じ
電圧が印加されることを特徴としている。According to a third aspect of the present invention, in the active matrix type liquid crystal display device according to the first aspect, the plurality of spare lines are common to all pixels in the same layer and in parallel with the scanning lines on the substrate. The same voltage is applied to the plurality of auxiliary capacitance lines provided as described above.
【００２８】予備線と信号線との間で持つ容量が表示品
位に与える影響を小さくするためには、予備線に何らか
の電圧を印加しておく必要があるので、上記のような構
成とすることで、別途、複数の予備線に印加するためだ
けに電圧を生成することなく、予備線と信号線との間で
持つ容量が表示品位に与える影響を小さくできる。しか
も、予備線に補助容量線と同じ電圧を印加することで、
予備線と補助容量線との間の静電容量を削減できるの
で、表示品位がさらに向上する。In order to reduce the effect of the capacitance between the spare line and the signal line on the display quality, it is necessary to apply some voltage to the spare line. Therefore, it is possible to reduce the influence of the capacitance between the spare line and the signal line on the display quality without generating a voltage only to apply the voltage to a plurality of spare lines. Moreover, by applying the same voltage to the auxiliary line as that of the auxiliary capacitance line,
Since the capacitance between the auxiliary line and the auxiliary capacitance line can be reduced, the display quality is further improved.
【００２９】本発明の請求項４記載のアクティブマトリ
クス型液晶表示装置は、請求項３の構成において、上記
複数の予備線と上記複数の補助容量線とが電気的に接続
されていることを特徴としている。According to a fourth aspect of the present invention, in the active matrix type liquid crystal display device according to the third aspect, the plurality of spare lines and the plurality of auxiliary capacitance lines are electrically connected. And
【００３０】複数の予備線に複数の補助容量線と同じ電
圧を印加する手法としては、複数の予備線に別途端子を
設け、該端子から入力させる構成も考えられるが、上記
のような構成とすることで、最も簡単な手法で複数の予
備線に複数の補助容量線と同じ電圧を印加することが可
能となる。As a method of applying the same voltage to the plurality of auxiliary lines as to the plurality of auxiliary capacitance lines, a configuration is possible in which terminals are separately provided for the plurality of auxiliary lines and input is made from the terminals. This makes it possible to apply the same voltage to the plurality of auxiliary lines to the plurality of auxiliary lines by the simplest method.
【００３１】本発明の請求項５記載のアクティブマトリ
クス型液晶表示装置は、請求項４の構成において、上記
複数の予備線と上記複数の補助容量線とは交差部毎に電
気的に接続されていることを特徴としている。According to a fifth aspect of the present invention, in the active matrix type liquid crystal display device according to the fourth aspect, the plurality of auxiliary lines and the plurality of auxiliary capacitance lines are electrically connected at each intersection. It is characterized by having.
【００３２】本発明の請求項８記載の画素欠陥修正方法
は、請求項５記載のアクティブマトリクス型液晶表示装
置において、信号線に断線が生じたとき、断線した信号
線と隣り合う予備線を、断線箇所を挟むように位置する
２本の電極線との各交差部の配線方向両外側で切断して
一部切り離すとともに、断線箇所を挟むように位置する
上記２本の電極線を、上記信号線および上記予備線との
各交差部の配線方向両外側で切断して一部切り離し、該
電極線の切り離し部分と上記信号線とを電気的に接続す
ることを特徴としている。According to an eighth aspect of the present invention, in the active matrix type liquid crystal display device according to the fifth aspect, when a disconnection occurs in a signal line, a spare line adjacent to the disconnected signal line is replaced with a spare line. The two electrode lines positioned so as to sandwich the broken portion are cut off at both outer sides in the wiring direction at the intersections of the two electrode lines and partially cut off, and the two electrode lines positioned so as to sandwich the broken portion are connected to the signal line. It is characterized in that it is cut off at both outer sides in the wiring direction at each intersection of the line and the spare line and partially cut off, and the separated portion of the electrode line is electrically connected to the signal line.
【００３３】上記のアクティブマトリクス型液晶表示装
置によれば、複数の予備線と複数の補助容量線とが交差
部毎に電気的に接続されているので、信号線に欠落によ
る不良が生じたとき、上記のように欠陥修正が行え、請
求項１に記載のアクティブマトリクス型液晶表示装置に
おける欠陥修正よりも修正が容易である。According to the active matrix type liquid crystal display device described above, since a plurality of spare lines and a plurality of auxiliary capacitance lines are electrically connected at each intersection, when a failure occurs due to lack of a signal line. The defect can be corrected as described above, and the correction is easier than the defect correction in the active matrix type liquid crystal display device according to the first aspect.
【００３４】しかも、複数の予備線と複数の補助容量線
とを交差部毎、即ち画素毎に電気的に接続した構成で
は、予備線を介して全ての補助容量線に同じ電圧が印加
されるので、補助容量線の配線パターンにかかわらず、
補助容量線の一部を画素欠陥修正のために切り離したと
しても、不良となることはない。Further, in a configuration in which a plurality of auxiliary lines and a plurality of auxiliary capacitance lines are electrically connected at each intersection, that is, for each pixel, the same voltage is applied to all auxiliary capacitance lines via the auxiliary lines. So, regardless of the wiring pattern of the auxiliary capacitance line,
Even if a part of the auxiliary capacitance line is cut off for correcting a pixel defect, no defect occurs.
【００３５】本発明の請求項６記載のアクティブマトリ
クス型液晶表示装置は、請求項１の構成において、上記
複数の予備線が透明導電体により形成されていることを
特徴としている。According to a sixth aspect of the present invention, there is provided an active matrix type liquid crystal display device according to the first aspect, wherein the plurality of spare lines are formed of a transparent conductor.
【００３６】これによれば、画素を透過する光が予備線
により遮断されることがないので、画素の開口率の低下
を阻止できる。According to this, since the light passing through the pixel is not blocked by the spare line, a decrease in the aperture ratio of the pixel can be prevented.
【００３７】[0037]
〔実施の形態１〕本発明の第１の実施の形態について図
１ないし図７に基づいて説明すれば、以下の通りであ
る。[Embodiment 1] The first embodiment of the present invention is described below with reference to FIGS.
【００３８】本実施の形態に係るアクティブマトリクス
型液晶表示装置（以下、液晶表示装置と称する）は、図
１に示すように、複数のゲート線１…、複数のデータ線
２…、複数の補助容量線（以下、Ｃｓ線と称する）３…
等を有する配線基板を備えている。本液晶表示装置は、
この配線基板を含む液晶パネルを有している。この液晶
パネルは、上記の配線基板と図示しない共通電極が設け
られた対向基板とが間隔をおいて貼り合わされ、その間
に液晶が封入された構成である。As shown in FIG. 1, an active matrix type liquid crystal display device (hereinafter, referred to as a liquid crystal display device) according to the present embodiment has a plurality of gate lines 1, a plurality of data lines 2, a plurality of auxiliary lines. Capacitance lines (hereinafter referred to as Cs lines) 3 ...
And the like. This liquid crystal display device
It has a liquid crystal panel including this wiring board. This liquid crystal panel has a configuration in which the wiring substrate and an opposing substrate provided with a common electrode (not shown) are attached at an interval, and liquid crystal is sealed therebetween.
【００３９】ゲート線１…、データ線２…およびＣｓ線
３…は、それぞれ後述する基板８（図４（ｂ）参照）上
に一定の間隔をおいて互いに平行に設けられている。信
号線としてのデータ線２…は、走査線としてのゲート線
１…と直交して配され、Ｃｓ線３…は、全画素に共通し
て設けられており、ゲート線１…と平行に配されてい
る。隣り合うゲート線１・１と隣り合うデータ線２・２
とで囲まれる領域には、画素電極４がそれぞれ設けられ
ている。The gate lines 1,..., The data lines 2,... And the Cs lines 3,... Are provided on a substrate 8 (see FIG. The data lines 2 as signal lines are arranged orthogonally to the gate lines 1 as scanning lines, and the Cs lines 3 are provided in common to all the pixels and arranged in parallel with the gate lines 1. Have been. Adjacent gate line 1.1 and adjacent data line 2.2
The pixel electrodes 4 are provided in the regions surrounded by.
【００４０】画素電極４…の下側には、予備線５…が設
けられている。予備線５は、データ線２と平行に、隣り
合うデータ線２・２の間に１本ずつ形成されている。予
備線５は、データ線２の幅より広い一定の幅でデータ線
２と同種の金属材料により形成されている。なお、予備
線５…をインジウム錫酸化物（ＩＴＯ）のような透明の
導電膜により形成することで、開口率の向上が図れる。Auxiliary lines 5 are provided below the pixel electrodes 4. The spare line 5 is formed one by one between the adjacent data lines 2 in parallel with the data line 2. The spare line 5 is formed of the same kind of metal material as the data line 2 at a constant width larger than the width of the data line 2. The aperture ratio can be improved by forming the auxiliary lines 5 using a transparent conductive film such as indium tin oxide (ITO).
【００４１】ゲート線１とデータ線２との交差部の近傍
には、スイッチング素子としてのＴＦＴ６が設けられて
いる。ＴＦＴ６は、半導体層６ａを有している。この半
導体層６ａは、ゲート線１上に後述するゲート絶縁膜９
（図４（ｂ）参照）を介して形成され、両端部がそれぞ
れデータ線２とドレイン電極７とに接続されている。半
導体層６ａの中間部は、チャネル領域として形成されて
いる。In the vicinity of the intersection between the gate line 1 and the data line 2, a TFT 6 as a switching element is provided. The TFT 6 has a semiconductor layer 6a. The semiconductor layer 6a is formed on the gate line 1 by a gate insulating film 9 described later.
4 (b), and both ends are connected to the data line 2 and the drain electrode 7, respectively. An intermediate portion of the semiconductor layer 6a is formed as a channel region.
【００４２】ドレイン電極７は、接続線１３により補助
容量の一方の電極となる補助容量電極１０（以下：Ｃｓ
電極と称する）に接続されており、このＣｓ電極１０を
介して画素電極４と接続されている。その接続は、画素
電極４に窪んで形成されたコンタクト部４ａにてなされ
ている。The drain electrode 7 is connected to an auxiliary capacitance electrode 10 (hereinafter referred to as Cs
(Referred to as an electrode) and the pixel electrode 4 via the Cs electrode 10. The connection is made at a contact portion 4 a formed to be depressed in the pixel electrode 4.
【００４３】ＴＦＴ６は、ゲート線１にＯＮ電圧（走査
電圧）が印加されることによりＯＮし、データ線２に印
加される電圧を画素電極４に与えて画素容量を充電する
ようになっている。The TFT 6 is turned on when an ON voltage (scanning voltage) is applied to the gate line 1, and applies a voltage applied to the data line 2 to the pixel electrode 4 to charge a pixel capacitance. .
【００４４】Ｃｓ線３は、隣り合うゲート線１・１の間
に１本ずつ配されている。また、図４（ｂ）に示すよう
に、Ｃｓ線３は、ガラスのように透光性かつ絶縁性を有
する材料からなる基板８上に形成されている。なお、ゲ
ート線１は、図５に示すように、Ｃｓ線３と同層に設け
られている。The Cs lines 3 are arranged one by one between the adjacent gate lines 1.1. Further, as shown in FIG. 4B, the Cs line 3 is formed on a substrate 8 made of a light-transmitting and insulating material such as glass. The gate line 1 is provided in the same layer as the Cs line 3, as shown in FIG.
【００４５】Ｃｓ線３上には、ゲート絶縁膜９を介して
前述のＣｓ電極１０が１画素当たり１個の割合で形成さ
れている。また、ゲート絶縁膜９上には、Ｃｓ電極１０
の両脇に予備線５と下層データ線１１が形成されるとと
もに、予備線５のさらに脇に下層データ線１１がさらに
形成されている。下層データ線１１・１１上には、デー
タ線２・２が形成されている。On the Cs line 3, the above-mentioned Cs electrode 10 is formed at a rate of one per pixel via the gate insulating film 9. On the gate insulating film 9, a Cs electrode 10
, A spare line 5 and a lower data line 11 are formed on both sides, and a lower data line 11 is further formed on the side of the spare line 5. Data lines 2.2 are formed on the lower data lines 11.
【００４６】そして、上記の予備線５はこのＣｓ線３
と、予備線５とＣｓ線３との交差部においてゲート絶縁
膜９に設けられたコンタクトホールを介してコンタクト
部５ａにて電気的に接続されている。本実施の形態の液
晶表示装置においては、Ｃｓ線３が、予備線５とゲート
線２の両方と交差する電極線としての機能を兼ねるよう
になっている。The spare line 5 is connected to the Cs line 3
At the intersection of the spare line 5 and the Cs line 3 via a contact hole provided in the gate insulating film 9 at a contact portion 5a. In the liquid crystal display device of the present embodiment, the Cs line 3 also functions as an electrode line crossing both the spare line 5 and the gate line 2.
【００４７】さらに、これらは層間絶縁膜１２で覆われ
ており、この層間絶縁膜１２上に上記画素電極４が形成
されている。画素電極４は、前述したコンタクト部４ａ
を有しており、このコンタクト部４ａでＣｓ電極１０と
接触している。Further, these are covered with an interlayer insulating film 12, and the pixel electrode 4 is formed on the interlayer insulating film 12. The pixel electrode 4 is connected to the contact portion 4a described above.
And is in contact with the Cs electrode 10 at the contact portion 4a.
【００４８】上記の層間絶縁膜１２は、有機材料、特に
樹脂により形成されている。また、層間絶縁膜１２の材
料としては、比誘電率の低い材料が用いられている。The interlayer insulating film 12 is formed of an organic material, particularly, a resin. As the material of the interlayer insulating film 12, a material having a low relative dielectric constant is used.
【００４９】上記の構成は、Ｃｓ電極１０…が全ての画
素に共通するＣｓ線３…上に配されている。補助容量
は、Ｃｓ線３、Ｃｓ電極１０およびこれらの間に挟持さ
れるゲート絶縁膜９により形成されるCs on Common構造
である。In the above configuration, the Cs electrodes 10 are arranged on the Cs lines 3 common to all the pixels. The storage capacitor has a Cs on Common structure formed by the Cs line 3, the Cs electrode 10, and the gate insulating film 9 sandwiched therebetween.
【００５０】なお、本実施の形態では、Ｃｓ電極１０と
ドレイン電極７とを接続線１３にて接続した構成とした
が、図７に示すようなＣｓ電極１０とドレイン電極７と
がそれぞれコンタクト部４ａとコンタクト部４ｂにて別
個に画素電極４と接続された構成としてもよい。この構
成も、図１の構成と同様、Cs on Common構造である。In this embodiment, the Cs electrode 10 and the drain electrode 7 are connected by the connection line 13. However, as shown in FIG. 7, the Cs electrode 10 and the drain electrode 7 are Alternatively, the pixel electrode 4 may be separately connected to the pixel electrode 4 at the contact portion 4a and the contact portion 4b. This configuration is also a Cs on Common structure, like the configuration of FIG.
【００５１】ここで、上記のように構成される配線基板
の製造について図２ないし図５を参照しながら説明す
る。図２ないし図４はそれぞれ、ドレイン電極形成時、
層間絶縁膜形成時、画素電極形成時の配線基板の構造を
それぞれ示している。各図において（ａ）は平面図、
（ｂ）は（ａ）におけるＡ−Ａ’線矢視断面図である。
また、図５は、ＴＦＴ６の部分の構成を示す断面図であ
る。Here, the manufacture of the wiring board configured as described above will be described with reference to FIGS. FIG. 2 to FIG.
The structures of the wiring board when forming the interlayer insulating film and when forming the pixel electrode are shown. In each figure, (a) is a plan view,
(B) is a sectional view taken along line AA 'in (a).
FIG. 5 is a cross-sectional view showing the configuration of the TFT 6.
【００５２】まず、透光性かつ絶縁性の基板８の表面に
導電薄膜を形成し、その導電薄膜をパターニングするこ
とによりゲート線１およびＣｓ線３を形成する。基板８
としては、ガラス基板を用いるが、透光性かつ絶縁性を
有しておれば他の材料を用いてもよい。また、導電薄膜
には、Ｔａ系の金属材料を用いるが、導電性を有してお
れば他の材料を用いてもよい。First, a conductive thin film is formed on the surface of a light-transmitting and insulating substrate 8 and the conductive thin film is patterned to form a gate line 1 and a Cs line 3. Substrate 8
A glass substrate is used, but another material may be used as long as it has a light-transmitting property and an insulating property. Although a Ta-based metal material is used for the conductive thin film, another material may be used as long as it has conductivity.
【００５３】次に、ゲート線１およびＣｓ線３を覆うよ
うにゲート絶縁膜９となる絶縁性薄膜を形成し、この絶
縁性薄膜に、Ｃｓ線３と予備線５とを接続するためのコ
ンタクトホールを形成した後、半導体薄膜（半導体層６
ａ）および半導体−電極コンタクト材薄膜を順次形成
し、半導体コンタクト層１４・１４を形成する。Next, an insulating thin film serving as a gate insulating film 9 is formed so as to cover the gate line 1 and the Cs line 3, and a contact for connecting the Cs line 3 and the spare line 5 is formed on the insulating thin film. After forming the holes, the semiconductor thin film (semiconductor layer 6
a) and a semiconductor-electrode contact material thin film are sequentially formed, and semiconductor contact layers 14 are formed.
【００５４】ここでは、絶縁性薄膜として窒化シリコン
を用い、半導体薄膜としてアモルファスシリコンを用
い、コンタクト材薄膜としてｎ+ アモルファスシリコン
を用いる。ただし、絶縁性薄膜を形成する際には、絶縁
性を有するものであれば窒化シリコン以外の材料を用い
てもよい。Here, silicon nitride is used as the insulating thin film, amorphous silicon is used as the semiconductor thin film, and n + amorphous silicon is used as the contact material thin film. However, when forming the insulating thin film, a material other than silicon nitride may be used as long as it has insulating properties.
【００５５】なお、Ｃｓ線３と予備線５とを接続するた
めのコンタクトホールの形成は、絶縁性薄膜をゲート線
２の端子部等を露出させるためのパターニング時に一緒
に除去するだけでよいので、パターン変更のみで対応で
き、新たに製造工程を増加させるものではない。The formation of the contact hole for connecting the Cs line 3 and the spare line 5 can be achieved only by removing the insulating thin film together with the patterning for exposing the terminal portion of the gate line 2 and the like. It can be dealt with only by changing the pattern, and does not newly increase the number of manufacturing steps.
【００５６】続いて、透明導電薄膜および導電薄膜を重
ねて形成し、導電薄膜をパターニングすることにより、
データ線２およびドレイン電極７およびソース電極１５
を形成する。その後、透明導電薄膜をパターニングする
ことにより、下層データ線１１、下層ドレイン電極１６
および下層ソース電極１７、予備線５、接続線１３、Ｃ
ｓ電極１０を形成する。このようなパターニングにより
ＴＦＴ６が作製される。ＴＦＴ６については、スイッチ
ング素子として動作するように形成できれば、材料、構
造および製造方法は特に問わない。Subsequently, a transparent conductive thin film and a conductive thin film are formed on top of each other, and by patterning the conductive thin film,
Data line 2, drain electrode 7, and source electrode 15
To form Thereafter, the transparent conductive thin film is patterned to form the lower data line 11 and the lower drain electrode 16.
And lower layer source electrode 17, spare line 5, connection line 13, C
The s electrode 10 is formed. The TFT 6 is manufactured by such patterning. The material, structure, and manufacturing method of the TFT 6 are not particularly limited as long as it can be formed to operate as a switching element.
【００５７】ここでは、透明導電薄膜としてＩＴＯを用
い、導電薄膜としてＴａ系金属材料を用いる。ただし、
これらの材料として他の導電材料を用いてもよい。ま
た、データ線２、予備線５、ドレイン電極７、接続線１
３およびＣｓ電極１０の全てを１種類の金属材料で形成
することが可能であるし、ＩＴＯのような透明導電材料
で形成することも可能である。このような場合、下層デ
ータ線１１は不要になる。Here, ITO is used as the transparent conductive thin film, and a Ta-based metal material is used as the conductive thin film. However,
Other conductive materials may be used as these materials. Further, the data line 2, the spare line 5, the drain electrode 7, the connection line 1
All of the 3 and Cs electrodes 10 can be formed of one type of metal material, or can be formed of a transparent conductive material such as ITO. In such a case, the lower data line 11 becomes unnecessary.
【００５８】透明導電薄膜および導電薄膜をいずれの材
料で形成する場合においても、予備線５は、配線基板の
作製に欠くことのできないデータ線２、Ｃｓ電極１０等
の形成と同時に行われる。それゆえ、パターン変更のみ
で対応でき、従来の表示素子の作製に比べて、予備線５
の形成のためにプロセス数が増加することはない。In the case where the transparent conductive thin film and the conductive thin film are formed of any material, the spare line 5 is formed simultaneously with the formation of the data line 2 and the Cs electrode 10 which are indispensable for manufacturing a wiring board. Therefore, it can be dealt with only by changing the pattern.
Does not increase the number of processes.
【００５９】さらに、層間絶縁膜１４となる絶縁層を形
成し、この絶縁層に、画素電極４とＣｓ電極１０とを接
続するためのコンタクトホール１２ａを形成する。な
お、絶縁層としては、絶縁性を有する材料であればアク
リル樹脂以外の有機材料を用いてもよい。Further, an insulating layer serving as an interlayer insulating film 14 is formed, and a contact hole 12a for connecting the pixel electrode 4 and the Cs electrode 10 is formed in the insulating layer. Note that as the insulating layer, an organic material other than an acrylic resin may be used as long as the material has an insulating property.
【００６０】そして、ＩＴＯを形成しパターニングする
ことにより、画素電極４を形成する。このとき、上記の
コンタクトホール１２ａ内にコンタクト部４ａが形成さ
れる。ここでは、画素電極４の材料としてＩＴＯ以外の
導電性材料を用いてもよい。このようにして、図１に示
す構造の配線基板が作製される。Then, the pixel electrode 4 is formed by forming and patterning ITO. At this time, the contact portion 4a is formed in the contact hole 12a. Here, a conductive material other than ITO may be used as the material of the pixel electrode 4. Thus, the wiring board having the structure shown in FIG. 1 is manufactured.
【００６１】本実施の形態に係るマトリクス型液晶表示
装置は、以上述べたように構成されているので、次のよ
うな優れた特徴を備えることができる。Since the matrix type liquid crystal display device according to the present embodiment is configured as described above, it can have the following excellent features.
【００６２】 データ線２に断線が生じた場合、画素
欠陥修正が可能となる。即ち、例えば、図６に示すよう
に、データ線２に欠陥２０による断線が生じた場合、欠
陥２０を挟むように位置する２本のＣｓ線３・３を、予
備線５との交差部およびデータ線２との交差部の各外側
（切断部Ｒ1 ・Ｒ2 ・Ｒ3 ・Ｒ4 ）でレーザ光等により
切断するとともに、これら切断した部分３’・３’と交
差する交差部の各外側（切断部Ｒ5 ・Ｒ6 ）で予備線５
を同様の方法で切断する。そして、Ｃｓ線３における切
断した部分３’・３’とデータ線２とが交差する２箇所
（接続部Ｇ1 ・Ｇ2 ）をレーザメルト等により電気的に
接続する。When a disconnection occurs in the data line 2, a pixel defect can be corrected. That is, for example, as shown in FIG. 6, when the data line 2 is disconnected due to the defect 20, the two Cs lines 3.3 positioned so as to sandwich the defect 20 are connected to the intersection with the spare line 5 and Each outer portion (cut portion R 1 , R 2 , R 3 , R 4 ) of the intersection with the data line 2 is cut by a laser beam or the like, and each of the intersections intersecting with these cut portions 3 ′, 3 ′ spare line outside (cut portion R 5 · R 6) 5
Is cut in the same manner. Then, two portions (connection portions G 1 and G 2 ) where the cut portions 3 ′ and 3 ′ of the Cs line 3 intersect with the data line 2 are electrically connected by a laser melt or the like.
【００６３】これにより、データ電圧は、欠陥２０のあ
る部分を通らず、Ｃｓ線３・３の一部３’・３’と予備
線５の一部５’を通って、次段の画素電極４に対応する
データ線２へと流れ、欠陥２０を有する画素のみは駆動
されないが、それ以降のデータ線２につながる画素の駆
動が可能となる。As a result, the data voltage does not pass through the portion having the defect 20 but passes through the portions 3 ′ and 3 ′ of the Cs lines 3 and 3 ′ and the portion 5 ′ of the spare line 5 and the next pixel electrode. 4 flows to the data line 2 corresponding to 4, and only the pixel having the defect 20 is not driven, but the subsequent pixels connected to the data line 2 can be driven.
【００６４】 データ線２…に断線が無い場合は、予
備線５…にはデータ電圧は印加されていないので、各予
備線２と各画素電極４の間の寄生容量が表示品位に影響
を及ぼすことはない。また、あるデータ線２に断線が生
じた場合でも、予備線５…やＣｓ線３…にデータ電圧が
印加されるのは、欠陥の生じたデータ線２の欠陥を迂回
して通る部分のみの、当該データ線２に沿って隣り合う
２画素或いは数画素であるので、この数画素分の予備線
５と画素電極４の寄生容量が近接するデータ線２のデー
タ電圧の遅延に与える影響は無視できる程度のものであ
り、表示品位を低下させるものではない。When there is no disconnection in the data lines 2, no data voltage is applied to the spare lines 5. Therefore, the parasitic capacitance between each spare line 2 and each pixel electrode 4 affects the display quality. Never. Also, even if a certain data line 2 is disconnected, the data voltage is applied to the spare lines 5... And the Cs lines 3. Since two or several pixels are adjacent to each other along the data line 2, the effect of the parasitic capacitance of the spare line 5 and the pixel electrode 4 for the several pixels on the delay of the data voltage of the adjacent data line 2 is ignored. This is as much as possible and does not lower the display quality.
【００６５】 Ｃｓ線３…を画素欠陥の修正に利用す
るようになっているので、迂回路を形成するための電極
線を別途に形成する必要がなく、製造時の工程数を削減
できる。また、この場合、Ｃｓ線３…の配線をその両側
から電圧が印加されるような配線パターンで配線するこ
とで、画素欠陥修正のためにその一部を切り離したとし
ても、不良となることはない。Since the Cs lines 3 are used for correcting pixel defects, it is not necessary to separately form an electrode line for forming a detour, and the number of manufacturing steps can be reduced. Also, in this case, if the wiring of the Cs lines 3 is wired in a wiring pattern to which a voltage is applied from both sides thereof, even if a part of the wiring is cut off for repairing a pixel defect, a failure will not occur. Absent.
【００６６】 予備線５…には、通常はＣｓ線３…と
同じ電圧が印加されているので、各予備線５と各データ
号線２との間で持つ容量が表示品位に与える影響を小さ
くできる。しかも、別途、予備線５…に印加するためで
けに電圧を生成することもない。また、予備線５とＣｓ
線３との間の静電容量の削減も可能である。Normally, the same voltage as that of the Cs lines 3 is applied to the auxiliary lines 5..., So that the effect of the capacitance between each auxiliary line 5 and each data line 2 on the display quality can be reduced. . In addition, there is no need to separately generate a voltage to apply to the spare lines 5. In addition, the spare line 5 and Cs
It is also possible to reduce the capacitance with the line 3.
【００６７】 予備線５…とＣｓ線３…とが電気的に
接続されることで、予備線５…にＣｓ線３…と同じ信号
電圧が印加されているので、予備線５…に別途端子を形
成しておき、該端子からＣｓ線３…と同じ電圧を入力さ
せる構成と比べて、構成が容易である。Since the same signal voltage as that of the Cs lines 3 is applied to the spare lines 5 by electrically connecting the spare lines 5 to the Cs lines 3, terminals are separately connected to the spare lines 5. , And the configuration is easier than the configuration in which the same voltage as the Cs lines 3 is input from the terminal.
【００６８】 予備線５…とＣｓ線３…とをコンタク
ト部５ａにて交差部毎、即ち画素毎に接続しているの
で、全てのＣｓ線３…に予備線５…を介して同じ電圧が
入力されるので、Ｃｓ線３…の配線パターンにかかわら
ず、画素欠陥修正のためにＣｓ線３の一部を切り離した
としても、不良となることはない。Since the spare lines 5 are connected to the Cs lines 3 at the intersections, that is, for each pixel, at the contact portions 5a, the same voltage is applied to all the Cs lines 3 via the spare lines 5. .., Regardless of the wiring pattern of the Cs lines 3, even if a part of the Cs line 3 is cut off for correcting a pixel defect, no defect occurs.
【００６９】 予備線５…をＩＴＯのような透明導電
体で形成することにより、画素を透過する光が予備線５
により遮られないので、画素の開口率は低下せずにす
む。By forming the auxiliary lines 5 using a transparent conductor such as ITO, light passing through the pixels can be reduced.
, The aperture ratio of the pixel does not decrease.
【００７０】なお、本実施の形態および次に説明する実
施の形態２では、１画素毎に１つの割合で、データ線２
および予備線５の両方と交差し、これらデータ線２およ
び予備線５とは別層に形成された複数の電極線として、
Ｃｓ線３…を用いる構成を例示したが、例えばこれ以外
にも、上記複数の電極線としては、導電性物質からなる
ブラックマトリクスを用いることができる。また、補助
容量を、ゲート線とＣｓ電極およびこれらの間に挟持さ
れるゲート絶縁膜により形成されるCs on Gate構造とし
た場合のゲート線を用いることもできる。このとき、補
助容量を形成するゲート線部分は、ゲート線の本体部分
より、切断し易い構成としておくことが必要である。In the present embodiment and the second embodiment to be described next, one data line is used for each pixel.
And a plurality of electrode lines formed on a different layer from the data line 2 and the spare line 5,
Although the configuration using the Cs lines 3 has been illustrated, for example, a black matrix made of a conductive material can be used as the plurality of electrode lines. Further, a gate line in the case where the storage capacitor has a Cs on Gate structure formed by a gate line, a Cs electrode, and a gate insulating film sandwiched therebetween can also be used. At this time, it is necessary that the gate line portion forming the auxiliary capacitance is configured to be more easily cut than the main portion of the gate line.
【００７１】また、同様に本実施の形態および次の実施
の形態２に係る配線基板では、ＴＦＴ６が逆スタガー型
であるが、スイッチング素子としてスタガー型のＴＦＴ
またはＭＩＭ素子を用いる場合においても本発明の適用
が可能である。スタガー型のＴＦＴを用いる場合、ゲー
トおよび半導体層の配置が逆スタガー型のＴＦＴと異な
る構造となる。Similarly, in the wiring board according to the present embodiment and the next embodiment 2, the TFT 6 is of an inverted stagger type, but the stagger type TFT is used as a switching element.
Alternatively, the present invention can be applied to a case where an MIM element is used. In the case of using a staggered TFT, the arrangement of the gate and the semiconductor layer is different from that of the inverted staggered TFT.
【００７２】〔実施の形態２〕本発明の第２の実施の形
態について図８ないし図９に基づいて説明すれば、以下
の通りである。なお、説明の便宜上、本実施の形態にお
いて、第１の実施の形態にて示した構成要素と同等の機
能を有する構成要素については、同等の符号を付記して
その説明を省略する。[Embodiment 2] The second embodiment of the present invention will be described below with reference to FIGS. Note that, for convenience of description, in the present embodiment, components having the same functions as those described in the first embodiment are denoted by the same reference numerals, and description thereof is omitted.
【００７３】本実施の形態に係る液晶表示装置は、図８
に示すような配線基板を備えており、この配線基板と第
１の実施の形態にて示した配線基板との違いは、第１の
実施の形態の配線基板では、予備線５…とＣｓ線３…と
が交差部毎にコンタクト部５ａにて接続されていたのに
対し、本実施の形態の配線基板では、予備線５…とＣｓ
線３…とが、表示エリア外の図示しない端子部にてコン
タクトホールにて接続されている点である。なお、この
場合、コンタクトホールを使用せず、別途予備線５の端
子を形成して、該端子からＣｓ線３…と同じ電圧を入力
するようにする構成でもよい。The liquid crystal display device according to the present embodiment has the structure shown in FIG.
The difference between this wiring board and the wiring board shown in the first embodiment is that, in the wiring board of the first embodiment, the spare lines 5. 3 are connected by the contact portions 5a at the intersections, whereas in the wiring board of the present embodiment, the spare lines 5 are connected to Cs
Lines 3... Are connected by contact holes at terminal portions (not shown) outside the display area. In this case, a configuration may be adopted in which the terminal of the spare line 5 is separately formed without using a contact hole, and the same voltage as that of the Cs lines 3 is input from the terminal.
【００７４】このような構成の配線基板からなる液晶パ
ネルを備えた本実施の形態のアクティブマトリクス型液
晶表示装置では、例えば、図９に示すような手順で、画
素欠陥修正が行える。In the active matrix type liquid crystal display device of the present embodiment provided with the liquid crystal panel composed of the wiring substrate having such a configuration, pixel defects can be corrected by, for example, a procedure as shown in FIG.
【００７５】即ち、欠陥２０を挟むように位置する２本
のＣｓ線３・３を、予備線５との交差部およびデータ線
２との交差部の各外側（切断部Ｒ1 ・Ｒ2 ・Ｒ3 ・
Ｒ4 ）でレーザ光等により切断するとともに、これら切
断した部分３’・３’と交差する交差部の各外側（切断
部Ｒ5 ・Ｒ6 ）で予備線５を同様の方法で切断する。そ
して、Ｃｓ線３における切断した部分３’・３’とデー
タ線２とが交差する２箇所（接続部Ｇ1 ・Ｇ2 ）、並び
に、Ｃｓ線３における切断した部分３’・３’と予備線
５の切断した部分５’とが交差する２箇所（接続部Ｇ3
・Ｇ4 ）をレーザメルト等により電気的に接続する。That is, the two Cs lines 3.3 positioned so as to sandwich the defect 20 are connected to the outside of each of the intersection with the spare line 5 and the intersection with the data line 2 (cutting parts R 1 , R 2. R 3・
R 4 ) is cut by a laser beam or the like, and the spare line 5 is cut in the same manner at each of the outsides (cut portions R 5 and R 6 ) of the intersections that intersect these cut portions 3 ′ and 3 ′. Then, two portions (connection portions G 1 and G 2 ) where the cut portions 3 ′ and 3 ′ in the Cs line 3 intersect with the data line 2, and the cut portions 3 ′ and 3 ′ in the Cs line 3 and the spare Two places where the cut portion 5 ′ of the line 5 intersects (the connection portion G 3
・ G 4 ) is electrically connected by laser melt or the like.
【００７６】これにより、データ電圧は、欠陥２０のあ
る部分を通らず、Ｃｓ線３・３の一部３’・３’と予備
線５の一部５’を通って、次段の画素電極４に対応する
データ線２へと流れ、欠陥２０を有する画素のみが駆動
されないが、それ以降のデータ線２につながる画素の駆
動が可能となる。なお、その他の特徴は、第１の実施の
形態と同様であるので説明は省略する。As a result, the data voltage does not pass through the portion having the defect 20 but passes through the portions 3 ′ and 3 ′ of the Cs lines 3 and 3 ′ and the portion 5 ′ of the spare line 5 and the pixel electrode of the next stage. 4 flows to the data line 2 corresponding to 4, and only the pixel having the defect 20 is not driven, but the subsequent pixels connected to the data line 2 can be driven. The other features are the same as those of the first embodiment, and the description is omitted.
【００７７】[0077]
【発明の効果】以上のように、本発明の請求項１記載の
アクティブマトリクス型液晶表示装置は、上記の各信号
線と面方向に平行をなし、該各信号線とは非導通状態に
形成された複数の予備線を備えるとともに、１画素あた
り１つの割合で、上記の信号線および予備線の両方と交
差し、これら信号線および予備線とは別層に形成された
複数の電極線を有する構成である。As described above, the active matrix type liquid crystal display device according to the first aspect of the present invention is parallel to the above-mentioned signal lines in the plane direction, and is formed in a non-conductive state with the respective signal lines. And a plurality of electrode lines that intersect both the signal line and the spare line at a rate of one per pixel, and are formed on a different layer from the signal line and the spare line. It is a configuration to have.
【００７８】また、本発明の請求項７記載の画素欠陥修
正方法は、請求項１記載のアクティブマトリクス型液晶
表示装置において、信号線に断線が生じたとき、断線し
た信号線と隣り合う予備線を、断線箇所を挟むように位
置する２本の電極線との各交差部の配線方向両外側で切
断して一部切り離すとともに、断線箇所を挟むように位
置する上記２本の電極線を、上記信号線および上記予備
線との各交差部の配線方向両外側で切断して一部切り離
し、該電極線の切り離し部分と上記信号線とを電気的に
接続するとともに、上記予備線の切り離し部分と上記電
極線の切り離し部分とを電気的に接続するものである。According to a seventh aspect of the present invention, in the active matrix type liquid crystal display device according to the first aspect, when a signal line is disconnected, a spare line adjacent to the disconnected signal line is provided. Is cut off at both outer sides in the wiring direction of each intersection with the two electrode wires positioned so as to sandwich the broken portion, and partially cut off, and the two electrode wires positioned so as to sandwich the broken portion are Cut off at both outer sides in the wiring direction of each intersection of the signal line and the spare line to partially separate, electrically connect the separated portion of the electrode line and the signal line, and separate the separated portion of the spare line. And an electrically disconnected portion of the electrode wire.
【００７９】これにより、信号線に断線不良が生じたと
きは、予備線と電極線とを介して断線箇所を迂回するよ
うにしてデータ線にデータ電圧を印加することができ
る。それゆえ、ある画素電極と次段の画素電極との間で
信号線が断線しても、その次段の画素電極への信号電圧
の印加を維持することができる。Thus, when a disconnection failure occurs in the signal line, a data voltage can be applied to the data line so as to bypass the disconnection point via the spare line and the electrode line. Therefore, even if a signal line is disconnected between a certain pixel electrode and the next-stage pixel electrode, application of a signal voltage to the next-stage pixel electrode can be maintained.
【００８０】しかも、信号線に断線が無い場合は、各予
備線には信号電圧が印加されていないので、予備線と画
素電極の間の寄生容量が表示品位に影響を及ぼすことは
ない。また、信号線に断線が生じた場合でも、予備線に
信号電圧が印加されるのは、信号線の断線箇所を迂回し
て通る部分のみの、信号線に沿って隣り合う２画素或い
は数画素であるので、この数画素分の予備線と画素電極
の寄生容量が信号線の信号電圧の遅延に与える影響は無
視できる程度のものである。Further, when there is no disconnection in the signal line, no signal voltage is applied to each spare line, so that the parasitic capacitance between the spare line and the pixel electrode does not affect the display quality. Further, even when a break occurs in the signal line, the signal voltage is applied to the spare line only in a portion of the signal line that bypasses the break point of the signal line, that is, two pixels or several pixels adjacent to the signal line. Therefore, the influence of the parasitic capacitance of the spare line and the pixel electrode for several pixels on the delay of the signal voltage of the signal line is negligible.
【００８１】この結果、小型化を阻止することも、表示
品位を低下させることもなく、信号線断線時の修正が可
能となる。したがって、本アクティブマトリクス型液晶
表示装置は、製品コストの低減を図るとともに、信頼性
を向上させることができるという効果を奏する。As a result, the correction at the time of disconnection of the signal line becomes possible without preventing the miniaturization and without deteriorating the display quality. Therefore, the present active matrix type liquid crystal display device has an effect that the product cost can be reduced and the reliability can be improved.
【００８２】本発明の請求項２記載のアクティブマトリ
クス型液晶表示装置は、請求項１の構成において、上記
複数の電極線として、上記の基板上に走査線と同層かつ
平行に全画素に共通して設けられた複数の補助容量線が
兼用されている構成である。According to a second aspect of the present invention, in the active matrix type liquid crystal display device according to the first aspect, the plurality of electrode lines are common to all pixels in the same layer and in parallel with the scanning lines on the substrate. This is a configuration in which a plurality of auxiliary capacitance lines provided are also used.
【００８３】これにより、信号電圧を迂回させるための
複数の電極線を別途に形成する必要がなく、製造時の工
程数を削減できる。また、複数の補助容量線は全画素に
共通して設けられるものであるので、その配線パターン
を走査線に並走する全ての補助容量線でその両側から電
圧が印加されるようなパターンとすることで、補助容量
線の一部を画素欠陥修正のために切り離したとしても、
不良となることはない。したがって、本アクティブマト
リクス型液晶表示装置は、製品コストのさらなる削減が
可能となるという効果を奏する。As a result, it is not necessary to separately form a plurality of electrode lines for bypassing the signal voltage, and the number of manufacturing steps can be reduced. Further, since the plurality of auxiliary capacitance lines are provided in common to all pixels, the wiring pattern is a pattern in which voltage is applied from both sides of all the auxiliary capacitance lines running in parallel with the scanning lines. Therefore, even if a part of the auxiliary capacitance line is separated for pixel defect correction,
It will not be defective. Therefore, the present active matrix liquid crystal display device has an effect that the product cost can be further reduced.
【００８４】本発明の請求項３記載のアクティブマトリ
クス型液晶表示装置は、請求項１の構成において、上記
複数の予備線に、上記の基板上に走査線と同層かつ平行
に全画素に共通して設けられた複数の補助容量線と同じ
電圧が印加される構成である。According to a third aspect of the present invention, in the active matrix type liquid crystal display device according to the first aspect, the plurality of spare lines are common to all pixels in the same layer and in parallel with the scanning lines on the substrate. The same voltage is applied to the plurality of auxiliary capacitance lines provided as described above.
【００８５】これにより、別途、複数の予備線に印加す
るためだけに電圧を生成することなく、予備線と信号線
との間で持つ容量が表示品位に与える影響を小さくでき
る。しかも、予備線に補助容量線と同じ電圧を印加する
ことで、予備線と補助容量線との間の静電容量を削減で
きるので、表示品位がさらに向上する。したがって、本
アクティブマトリクス型液晶表示装置は、表示品位をさ
らに向上させることができるという効果を奏する。As a result, it is possible to reduce the influence of the capacitance between the spare line and the signal line on the display quality without generating a voltage only for applying to a plurality of spare lines. In addition, by applying the same voltage to the auxiliary line as that of the auxiliary capacitance line, the capacitance between the auxiliary line and the auxiliary capacitance line can be reduced, so that the display quality is further improved. Therefore, the present active matrix liquid crystal display device has an effect that the display quality can be further improved.
【００８６】本発明の請求項４記載のアクティブマトリ
クス型液晶表示装置は、請求項３の構成において、上記
複数の予備線と上記複数の補助容量線とが電気的に接続
されている構成である。An active matrix type liquid crystal display device according to a fourth aspect of the present invention is the active matrix type liquid crystal display device according to the third aspect, wherein the plurality of spare lines and the plurality of auxiliary capacitance lines are electrically connected. .
【００８７】これにより、最も簡単な手法で複数の予備
線に複数の補助容量線と同じ電圧を印加することが可能
となる。したがって、本アクティブマトリクス型液晶表
示装置は、製品コストのさらなる削減が可能となるとい
う効果を奏する。Thus, it is possible to apply the same voltage to the plurality of auxiliary lines as to the plurality of auxiliary lines by the simplest method. Therefore, the present active matrix liquid crystal display device has an effect that the product cost can be further reduced.
【００８８】本発明の請求項５記載のアクティブマトリ
クス型液晶表示装置は、請求項４の構成において、上記
複数の予備線と上記複数の補助容量線とは交差部毎に電
気的に接続されている構成である。According to a fifth aspect of the present invention, in the active matrix type liquid crystal display device according to the fourth aspect, the plurality of spare lines and the plurality of auxiliary capacitance lines are electrically connected at each intersection. Configuration.
【００８９】本発明の請求項８記載の画素欠陥修正方法
は、請求項５記載のアクティブマトリクス型液晶表示装
置において、信号線に断線が生じたとき、断線した信号
線と隣り合う予備線を、断線箇所を挟むように位置する
２本の電極線との各交差部の配線方向両外側で切断して
一部切り離すとともに、断線箇所を挟むように位置する
上記２本の電極線を、上記信号線および上記予備線との
各交差部の配線方向両外側で切断して一部切り離し、該
電極線の切り離し部分と上記信号線とを電気的に接続す
るものである。According to an eighth aspect of the present invention, in the active matrix type liquid crystal display device according to the fifth aspect, when a disconnection occurs in a signal line, a spare line adjacent to the disconnected signal line is replaced with a spare line. The two electrode lines positioned so as to sandwich the broken portion are cut off at both outer sides in the wiring direction at the intersections of the two electrode lines and partially cut off, and the two electrode lines positioned so as to sandwich the broken portion are connected to the signal line. The wire and the spare line are cut off at both outer sides in the wiring direction at respective intersections, and partly cut off, and the separated part of the electrode line is electrically connected to the signal line.
【００９０】これにより、信号線に断線不良が生じたと
き、請求項１に記載のアクティブマトリクス型液晶表示
装置における欠陥修正よりも修正が容易である。また、
複数の予備線と複数の補助容量線とを交差部毎、即ち画
素毎に電気的に接続した構成では、予備線を介して全て
の補助容量線に同じ電圧が印加されるので、複数の補助
容量線の配線パターンにかかわらず、補助容量線の一部
を画素欠陥修正のために切り離したとしても、不良とな
ることはない。As a result, when a disconnection failure occurs in the signal line, the repair is easier than the defect repair in the active matrix type liquid crystal display device according to the first aspect. Also,
In a configuration in which a plurality of auxiliary lines and a plurality of auxiliary capacitance lines are electrically connected at each intersection, that is, for each pixel, the same voltage is applied to all auxiliary capacitance lines via the auxiliary lines. Irrespective of the wiring pattern of the capacitance line, even if a part of the auxiliary capacitance line is cut off for correcting a pixel defect, no defect occurs.
【００９１】したがって、本アクティブマトリクス型液
晶表示装置は、さらに容易に画素欠陥の修正が行えると
いう効果を奏する。Therefore, the present active matrix liquid crystal display has an effect that the pixel defect can be more easily corrected.
【００９２】本発明の請求項７記載のアクティブマトリ
クス型液晶表示装置は、請求項１の構成において、上記
複数の予備線が透明導電体により形成されている構成で
ある。An active matrix type liquid crystal display device according to a seventh aspect of the present invention is the active matrix type liquid crystal display device according to the first aspect, wherein the plurality of spare lines are formed of a transparent conductor.
【００９３】これにより、画素を透過する光が予備線に
より遮断されることがないので、画素の開口率の低下を
阻止できる。したがって、本アクティブマトリクス型液
晶表示装置は、表示品位を向上させることができるとい
う効果を奏する。Thus, the light passing through the pixel is not blocked by the backup line, so that a decrease in the aperture ratio of the pixel can be prevented. Therefore, the present active matrix liquid crystal display device has an effect that the display quality can be improved.
【図１】本発明の第１の実施の形態に係るアクティブマ
トリクス型液晶表示装置用配線基板の構成を示す平面図
である。FIG. 1 is a plan view showing a configuration of a wiring substrate for an active matrix liquid crystal display device according to a first embodiment of the present invention.
【図２】（ａ）はドレイン電極形成時の図１の配線基板
における１画素領域の構成を拡大して示す平面図であ
り、（ｂ）は（ａ）におけるＡ−Ａ’線矢視断面図であ
る。FIG. 2A is an enlarged plan view illustrating a configuration of one pixel region in the wiring substrate of FIG. 1 when a drain electrode is formed, and FIG. 2B is a cross-sectional view taken along line AA ′ in FIG. FIG.
【図３】（ａ）は層間絶縁膜形成時の図１の配線基板に
おける１画素領域の構成を拡大して示す平面図であり、
（ｂ）は（ａ）におけるＡ−Ａ’線矢視断面図である。FIG. 3A is an enlarged plan view showing a configuration of one pixel region in the wiring substrate of FIG. 1 when an interlayer insulating film is formed,
(B) is a sectional view taken along line AA 'in (a).
【図４】（ａ）は画素電極形成時の図１の配線基板にお
ける１画素領域の構成を拡大して示す平面図であり、
（ｂ）は（ａ）におけるＡ−Ａ’線矢視断面図である。FIG. 4A is an enlarged plan view showing a configuration of one pixel region in the wiring substrate of FIG. 1 when a pixel electrode is formed,
(B) is a sectional view taken along line AA 'in (a).
【図５】図１の配線基板におけるＴＦＴの部分の構成を
示す断面図である。FIG. 5 is a cross-sectional view illustrating a configuration of a TFT portion in the wiring substrate of FIG. 1;
【図６】図１の配線基板においてデータ線に欠落による
欠陥が生じた場合の修正を説明る平面図である。FIG. 6 is a plan view illustrating correction when a defect occurs due to a missing data line in the wiring board of FIG. 1;
【図７】本発明の第１の実施の形態に係る配線基板であ
って予備線が設けられた他の構成を示す平面図である。FIG. 7 is a plan view showing another configuration of the wiring board according to the first embodiment of the present invention, in which a spare line is provided.
【図８】本発明の第２の実施の形態に係るアクティブマ
トリクス型液晶表示装置用配線基板の構成を示す平面図
である。FIG. 8 is a plan view showing a configuration of a wiring substrate for an active matrix type liquid crystal display device according to a second embodiment of the present invention.
【図９】図８の配線基板においてデータ線に欠落による
欠陥が生じた場合の修正を説明る平面図である。FIG. 9 is a plan view for explaining correction when a defect occurs due to a missing data line in the wiring board of FIG. 8;
【図１０】（ａ）はドレイン電極形成時の従来の配線基
板における１画素領域の構成を示す平面図であり、
（ｂ）は（ａ）におけるＢ−Ｂ’線矢視断面図である。FIG. 10A is a plan view showing a configuration of one pixel region in a conventional wiring substrate when a drain electrode is formed,
(B) is a sectional view taken along line BB 'in (a).
【図１１】（ａ）は層間絶縁膜形成時の従来の配線基板
における１画素領域の構成を示す平面図であり、（ｂ）
は（ａ）におけるＢ−Ｂ’線矢視断面図である。FIG. 11A is a plan view illustrating a configuration of one pixel region in a conventional wiring substrate when an interlayer insulating film is formed, and FIG.
FIG. 3 is a sectional view taken along line BB ′ in FIG.
【図１２】（ａ）は画素電極形成時の従来の配線基板に
おける１画素領域の構成を示す平面図であり、（ｂ）は
（ａ）におけるＢ−Ｂ’線矢視断面図である。FIG. 12A is a plan view showing a configuration of one pixel region in a conventional wiring substrate when a pixel electrode is formed, and FIG. 12B is a cross-sectional view taken along line BB ′ in FIG.
【図１３】表示エリアの周囲に予備線が形成された従来
のアクティブマトリクス型液晶表示装置用配線基板の構
成を示す平面図である。FIG. 13 is a plan view showing a configuration of a conventional wiring substrate for an active matrix liquid crystal display device in which a spare line is formed around a display area.
【図１４】ゲートが２重化された従来のアクティブマト
リクス型液晶表示装置用配線基板の構成を示す平面図で
ある。FIG. 14 is a plan view showing a configuration of a conventional wiring substrate for an active matrix type liquid crystal display device in which gates are duplicated.
１ ゲート線 ２ データ線 ３ 補助容量線（電極
線） ４ 画素電極 ５ 予備線 ６ ＴＦＴ（スイッチ
ング素子） ８ 基板 ９ ゲート絶縁膜（絶
縁膜） １２ 層間絶縁膜（絶
縁膜） Ｒ1 ・Ｒ2 ・Ｒ3 ・Ｒ4 ・Ｒ5 ・Ｒ6 切断部 Ｇ1 ・Ｇ2 ・Ｇ3 ・Ｇ4 切断部Reference Signs List 1 gate line 2 data line 3 auxiliary capacitance line (electrode line) 4 pixel electrode 5 spare line 6 TFT (switching element) 8 substrate 9 gate insulating film (insulating film) 12 interlayer insulating film (insulating film) R 1 · R 2 · R 3 · R 4 · R 5 · R 6 cut portion G 1 · G 2 · G 3 · G 4 cutting portion
───────────────────────────────────────────────────── フロントページの続き (72)発明者 島田 尚幸 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内 ──────────────────────────────────────────────────続 き Continued on the front page (72) Inventor Naoyuki Shimada Sharp Corporation 22-22 Nagaikecho, Abeno-ku, Osaka-shi, Osaka
Claims (8)
査線と直交するように形成された複数の信号線と、隣り
合う走査線と隣り合う信号線とで囲まれた領域にそれぞ
れ配置される複数の画素電極と、各走査線に印加される
走査電圧によりオン・オフして各画素電極への各信号線
を介しての信号電圧の印加をそれぞれスイッチングする
複数のスイッチング素子とを有し、上記複数の画素電極
が、絶縁膜を介して上記の複数の走査線および／又は複
数の信号線と重畳するように形成されたアクティブマト
リクス型液晶表示装置において、 上記の各信号線と面方向に平行をなし、該各信号線とは
非導通状態に形成された複数の予備線を備えるととも
に、１画素あたり１つの割合で、上記の信号線および予
備線の両方と交差し、これら信号線および予備線とは別
層に形成された複数の電極線を有することを特徴とする
アクティブマトリクス型液晶表示装置。An area surrounded by a plurality of scanning lines provided on a substrate, a plurality of signal lines formed to be orthogonal to the scanning lines, and an adjacent scanning line and an adjacent signal line. A plurality of pixel electrodes respectively arranged, and a plurality of switching elements which are turned on / off by a scanning voltage applied to each scanning line and switch application of a signal voltage to each pixel electrode via each signal line. Wherein the plurality of pixel electrodes are formed so as to overlap the plurality of scanning lines and / or the plurality of signal lines via an insulating film. And each signal line is provided with a plurality of spare lines formed in a non-conductive state, and each signal line intersects both the signal line and the spare line at a rate of one per pixel, These signal lines and An active matrix type liquid crystal display device having a plurality of electrode lines formed in a layer different from a spare line.
走査線と同層かつ平行に全画素に共通して設けられた複
数の補助容量線が兼用されていることを特徴とする請求
項２記載のアクティブマトリクス型液晶表示装置。2. A plurality of auxiliary capacitance lines provided in common with all pixels in the same layer and in parallel with the scanning lines on the substrate as the plurality of electrode lines. Item 3. An active matrix liquid crystal display device according to item 2.
線と同層かつ平行に全画素に共通して設けられた複数の
補助容量線と同じ電圧が印加されることを特徴とする請
求項１記載のアクティブマトリクス型液晶表示装置。3. The same voltage as that of a plurality of auxiliary capacitance lines provided in common with all pixels in the same layer and in parallel with the scanning lines on the substrate is applied to the plurality of spare lines. The active matrix type liquid crystal display device according to claim 1.
とが電気的に接続されていることを特徴とする請求項３
記載のアクティブマトリクス型液晶表示装置。4. The plurality of spare lines and the plurality of auxiliary capacitance lines are electrically connected.
An active matrix type liquid crystal display device as described above.
とは交差部毎に電気的に接続されていることを特徴とす
る請求項４記載のアクティブマトリクス型液晶表示装
置。5. The active matrix liquid crystal display device according to claim 4, wherein said plurality of spare lines and said plurality of auxiliary capacitance lines are electrically connected at each intersection.
されていることを特徴とする請求項１記載のアクティブ
マトリクス型液晶表示装置。6. The active matrix type liquid crystal display device according to claim 1, wherein said plurality of spare lines are formed of a transparent conductor.
晶表示装置において、信号線に断線が生じたとき、断線
した信号線と隣り合う予備線を、断線箇所を挟むように
位置する２本の電極線との各交差部の配線方向両外側で
切断して一部切り離すとともに、断線箇所を挟むように
位置する上記２本の電極線を、上記信号線および上記予
備線との各交差部の配線方向両外側で切断して一部切り
離し、該電極線の切り離し部分と上記信号線とを電気的
に接続するとともに、上記予備線の切り離し部分と上記
電極線の切り離し部分とを電気的に接続することを特徴
とする画素欠陥修正方法。7. The active matrix type liquid crystal display device according to claim 1, wherein when a signal line is disconnected, the two spare electrodes adjacent to the disconnected signal line sandwich the disconnected portion. The two electrode lines, which are cut so as to be cut off at both outer sides in the wiring direction of each intersection with the line and are located so as to sandwich the broken part, are connected to the signal line and the spare line at the respective intersections. Cut off both sides in the direction to partially separate, electrically connect the separated part of the electrode line and the signal line, and electrically connect the separated part of the spare line and the separated part of the electrode line. A pixel defect correcting method characterized by the above-mentioned.
晶表示装置において、信号線に断線が生じたとき、断線
した信号線と隣り合う予備線を、断線箇所を挟むように
位置する２本の電極線との各交差部の配線方向両外側で
切断して一部切り離すとともに、断線箇所を挟むように
位置する上記２本の電極線を、上記信号線および上記予
備線との各交差部の配線方向両外側で切断して一部切り
離し、該電極線の切り離し部分と上記信号線とを電気的
に接続することを特徴とする画素欠陥修正方法。8. The active matrix type liquid crystal display device according to claim 5, wherein when the signal line is disconnected, the two spare electrodes adjacent to the disconnected signal line sandwich the disconnected portion. The two electrode lines, which are cut so as to be cut off at both outer sides in the wiring direction of each intersection with the line and are located so as to sandwich the broken part, are connected to the signal line and the spare line at the respective intersections. A method for repairing pixel defects, characterized in that cutting is performed at both outer sides in the direction and partly separated, and the separated part of the electrode line is electrically connected to the signal line.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3824497A JP3272625B2 (en) | 1997-02-21 | 1997-02-21 | Active matrix type liquid crystal display device and pixel defect repair method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3824497A JP3272625B2 (en) | 1997-02-21 | 1997-02-21 | Active matrix type liquid crystal display device and pixel defect repair method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10232412A true JPH10232412A (en) | 1998-09-02 |
| JP3272625B2 JP3272625B2 (en) | 2002-04-08 |
Family
ID=12519905
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3824497A Expired - Fee Related JP3272625B2 (en) | 1997-02-21 | 1997-02-21 | Active matrix type liquid crystal display device and pixel defect repair method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3272625B2 (en) |
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001281690A (en) * | 2000-03-31 | 2001-10-10 | Fujitsu Ltd | Liquid crystal display device and its restoration method |
| JP2003043948A (en) * | 2001-07-27 | 2003-02-14 | Sanyo Electric Co Ltd | Active matrix type display device |
| US6667777B2 (en) | 2000-08-11 | 2003-12-23 | Nec Lcd Technologies, Ltd. | Liquid crystal display device and method for manufacturing the same |
| JP2005084216A (en) * | 2003-09-05 | 2005-03-31 | Sanyo Electric Co Ltd | Display device |
| JP2006106660A (en) * | 2004-10-06 | 2006-04-20 | Samsung Electronics Co Ltd | Thin film transistor array substrate and liquid crystal display device having the substrate |
| WO2007034596A1 (en) * | 2005-09-22 | 2007-03-29 | Sharp Kabushiki Kaisha | Active matrix substrate, display, television set, method for producing active matrix substrate, and method for manufacturing display |
| JP2008500562A (en) * | 2004-05-27 | 2008-01-10 | シャープ株式会社 | Active matrix substrate, pixel defect correcting method and manufacturing method thereof |
| JP2008152156A (en) * | 2006-12-20 | 2008-07-03 | Sony Corp | Display apparatus and method for manufacturing the same |
| WO2008111322A1 (en) * | 2007-03-15 | 2008-09-18 | Sharp Kabushiki Kaisha | Display panel, display device and display panel manufacturing method |
| KR100922803B1 (en) | 2006-11-29 | 2009-10-21 | 엘지디스플레이 주식회사 | A liquid crystal display device |
| JP2010044353A (en) * | 2008-08-14 | 2010-02-25 | Samsung Mobile Display Co Ltd | Structure for repairing line defect of organic light emitting display and method of repairing it |
| US7834948B2 (en) | 2004-06-11 | 2010-11-16 | Sharp Kabushiki Kaisha | Active matrix substrate and liquid crystal display device |
| WO2010134439A1 (en) * | 2009-05-21 | 2010-11-25 | シャープ株式会社 | Liquid crystal panel |
| EP2392963A1 (en) * | 2009-01-27 | 2011-12-07 | Sharp Kabushiki Kaisha | Liquid crystal display device |
| WO2015064477A1 (en) * | 2013-10-30 | 2015-05-07 | 堺ディスプレイプロダクト株式会社 | Display panel |
| US9514670B2 (en) | 2000-05-12 | 2016-12-06 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| US10312374B2 (en) | 2012-10-01 | 2019-06-04 | Sharp Kabushiki Kaisha | Circuit board and display device |
| US10852602B2 (en) | 2018-04-12 | 2020-12-01 | Sharp Kabushiki Kaisha | Display device |
-
1997
- 1997-02-21 JP JP3824497A patent/JP3272625B2/en not_active Expired - Fee Related
Cited By (36)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001281690A (en) * | 2000-03-31 | 2001-10-10 | Fujitsu Ltd | Liquid crystal display device and its restoration method |
| US9514670B2 (en) | 2000-05-12 | 2016-12-06 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| US9536468B2 (en) | 2000-05-12 | 2017-01-03 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| US10354589B2 (en) | 2000-05-12 | 2019-07-16 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| US10867557B2 (en) | 2000-05-12 | 2020-12-15 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| US6667777B2 (en) | 2000-08-11 | 2003-12-23 | Nec Lcd Technologies, Ltd. | Liquid crystal display device and method for manufacturing the same |
| KR100485506B1 (en) * | 2000-08-11 | 2005-04-28 | 엔이씨 엘씨디 테크놀로지스, 엘티디. | Liquid crystal display device and method for manufacturing the same |
| JP2003043948A (en) * | 2001-07-27 | 2003-02-14 | Sanyo Electric Co Ltd | Active matrix type display device |
| JP2005084216A (en) * | 2003-09-05 | 2005-03-31 | Sanyo Electric Co Ltd | Display device |
| JP2008500562A (en) * | 2004-05-27 | 2008-01-10 | シャープ株式会社 | Active matrix substrate, pixel defect correcting method and manufacturing method thereof |
| US7973871B2 (en) | 2004-05-27 | 2011-07-05 | Sharp Kabushiki Kaisha | Active matrix substrate, method for correcting a pixel deffect therein and manufacturing method thereof |
| US7834948B2 (en) | 2004-06-11 | 2010-11-16 | Sharp Kabushiki Kaisha | Active matrix substrate and liquid crystal display device |
| JP2006106660A (en) * | 2004-10-06 | 2006-04-20 | Samsung Electronics Co Ltd | Thin film transistor array substrate and liquid crystal display device having the substrate |
| US7838881B2 (en) | 2005-09-22 | 2010-11-23 | Sharp Kabushiki Kaisha | Active matrix substrate, display device, television apparatus, manufacturing method of an active matrix substrate, and manufacturing method of a display device |
| JPWO2007034596A1 (en) * | 2005-09-22 | 2009-03-19 | シャープ株式会社 | Active matrix substrate, display device, television device, active matrix substrate manufacturing method, and display device manufacturing method |
| WO2007034596A1 (en) * | 2005-09-22 | 2007-03-29 | Sharp Kabushiki Kaisha | Active matrix substrate, display, television set, method for producing active matrix substrate, and method for manufacturing display |
| KR100922803B1 (en) | 2006-11-29 | 2009-10-21 | 엘지디스플레이 주식회사 | A liquid crystal display device |
| JP2008152156A (en) * | 2006-12-20 | 2008-07-03 | Sony Corp | Display apparatus and method for manufacturing the same |
| US8289236B2 (en) | 2006-12-20 | 2012-10-16 | Sony Corporation | Method for replacing a main signal line with a sub signal line when a pixel circuit is defective |
| WO2008111322A1 (en) * | 2007-03-15 | 2008-09-18 | Sharp Kabushiki Kaisha | Display panel, display device and display panel manufacturing method |
| US8330892B2 (en) | 2007-03-15 | 2012-12-11 | Sharp Kabushiki Kaisha | Display panel, display device, and method for manufacturing the display panel |
| JP2010044353A (en) * | 2008-08-14 | 2010-02-25 | Samsung Mobile Display Co Ltd | Structure for repairing line defect of organic light emitting display and method of repairing it |
| US8227977B2 (en) | 2008-08-14 | 2012-07-24 | Samsung Mobile Display Co., Ltd. | Structure for repairing a line defect of an organic light emitting display and a method of repairing the defect |
| EP2392963A4 (en) * | 2009-01-27 | 2012-07-04 | Sharp Kk | Liquid crystal display device |
| US8493304B2 (en) | 2009-01-27 | 2013-07-23 | Sharp Kabushiki Kaisha | Liquid crystal display device |
| EP2392963A1 (en) * | 2009-01-27 | 2011-12-07 | Sharp Kabushiki Kaisha | Liquid crystal display device |
| JP2013250572A (en) * | 2009-05-21 | 2013-12-12 | Sharp Corp | Liquid crystal panel |
| US8854562B2 (en) | 2009-05-21 | 2014-10-07 | Sharp Kabushiki Kaisha | Liquid crystal panel |
| JP2014232332A (en) * | 2009-05-21 | 2014-12-11 | シャープ株式会社 | Liquid crystal panel |
| US9389474B2 (en) | 2009-05-21 | 2016-07-12 | Sharp Kabushiki Kaisha | Liquid crystal panel |
| JP5335902B2 (en) * | 2009-05-21 | 2013-11-06 | シャープ株式会社 | LCD panel |
| WO2010134439A1 (en) * | 2009-05-21 | 2010-11-25 | シャープ株式会社 | Liquid crystal panel |
| US10312374B2 (en) | 2012-10-01 | 2019-06-04 | Sharp Kabushiki Kaisha | Circuit board and display device |
| WO2015064477A1 (en) * | 2013-10-30 | 2015-05-07 | 堺ディスプレイプロダクト株式会社 | Display panel |
| JPWO2015064477A1 (en) * | 2013-10-30 | 2017-03-09 | 堺ディスプレイプロダクト株式会社 | Display panel |
| US10852602B2 (en) | 2018-04-12 | 2020-12-01 | Sharp Kabushiki Kaisha | Display device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3272625B2 (en) | 2002-04-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3418653B2 (en) | Active matrix type liquid crystal display | |
| US6958802B2 (en) | Display device having island-shaped conductor for repairing line disconnection | |
| KR100283733B1 (en) | Active matrix liquid crystal display and its disconnection correction method | |
| JP3272625B2 (en) | Active matrix type liquid crystal display device and pixel defect repair method | |
| US5943106A (en) | Liquid crystal display with branched of auxiliary capacitor pattern and its manufacture method | |
| WO2006054386A1 (en) | Active matrix substrate and display | |
| JPH10333178A (en) | Liquid crystal display device | |
| JPH1026771A (en) | Liquid crystal display panel, and repairing method therefor | |
| JPH1039333A (en) | Active matrix type liquid crystal display device and method for correcting its defect | |
| US6985194B2 (en) | Matrix array substrate | |
| JPH10123563A (en) | Liquid crystal display device and its fault correction method | |
| JPH09113930A (en) | Active matrix type liquid crystal display device and method for correcting its disconnection | |
| JPH117046A (en) | Liquid crystal display device | |
| JP2803792B2 (en) | Active matrix type liquid crystal display | |
| JPH10319438A (en) | Active matrix substrate and production method therefor and deffect correcting method therefor | |
| JPH11190858A (en) | Active matrix type display device and its manufacture | |
| JP2669956B2 (en) | Active matrix substrate | |
| JP3310600B2 (en) | Active matrix type liquid crystal display device and its defect repair method | |
| KR20010100614A (en) | A panel for liquid crystal display | |
| JP2002090775A (en) | Matrix array substrate | |
| JPH0324524A (en) | Active matrix display device | |
| JP3429443B2 (en) | Active matrix substrate and liquid crystal display | |
| JP2009271105A (en) | Method for manufacturing liquid crystal display device | |
| JP3418684B2 (en) | Active matrix type liquid crystal display | |
| JPH04283725A (en) | Thin film transistor matrix and its wire break repairing method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080125 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090125 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100125 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110125 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120125 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130125 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |