JP2654787B2 - スペクトラム拡散受信機 - Google Patents
スペクトラム拡散受信機Info
- Publication number
- JP2654787B2 JP2654787B2 JP63007144A JP714488A JP2654787B2 JP 2654787 B2 JP2654787 B2 JP 2654787B2 JP 63007144 A JP63007144 A JP 63007144A JP 714488 A JP714488 A JP 714488A JP 2654787 B2 JP2654787 B2 JP 2654787B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- correlation
- spike
- peak
- threshold
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】 A.産業上の利用分野 本発明はスペクトラム拡散通信方式で使用される受信
機、特にその相関パルス発生回路に関する。
機、特にその相関パルス発生回路に関する。
B.発明の概要 相関器によって、受信信号と基準信号の相関を取るこ
とによって、相関スパイクを得、この相関スパイクを比
較回路を通して相関パルスを得るスペクトラム拡散受信
機において、正負の相関スパイクのピーク値を検出する
第１および第２のピーク値検出回路と、上記第１および
第２のピーク値を比較する第１の比較回路と、上記第１
の比較回路の出力によって上記第１および第２のピーク
値を選択する選択回路と、上記選択回路によって選択さ
れたピーク値を基に閾値を発生する閾値設定回路と、上
記閾値と相関スパイクを比較する第２の比較回路とを含
み、相関パルスを出力する。
とによって、相関スパイクを得、この相関スパイクを比
較回路を通して相関パルスを得るスペクトラム拡散受信
機において、正負の相関スパイクのピーク値を検出する
第１および第２のピーク値検出回路と、上記第１および
第２のピーク値を比較する第１の比較回路と、上記第１
の比較回路の出力によって上記第１および第２のピーク
値を選択する選択回路と、上記選択回路によって選択さ
れたピーク値を基に閾値を発生する閾値設定回路と、上
記閾値と相関スパイクを比較する第２の比較回路とを含
み、相関パルスを出力する。
C.従来の技術 スペクトラム拡散通信方式においては、相関器出力が
変動しても、それに追従して適切な閾値信号を得て、目
的の相関出力を検出できることが必要である。
変動しても、それに追従して適切な閾値信号を得て、目
的の相関出力を検出できることが必要である。
従来方式としては、例えば特公昭60−5639号「スペク
トラム拡散通信方式における受信回路」に示される方式
がある。
トラム拡散通信方式における受信回路」に示される方式
がある。
この方式は、マッチドフィルタ出力の正負の相関スパ
イクをそれぞれピールホールド回路によってピークホー
ルドした後に合成し、このピークホールド値に比例する
閾値信号を発生させ、閾値回路とし、相関スパイクを検
出し、データ復調を行うもので、その回路構成を第３図
に示す。第３図中、21は相関器、22はピークホールド回
路、23は演算回路、24はフリップフロップ、25はシフト
ロック発生器、26はシフト回路、27はPN符号、28は遅延
回路、29,30は掛算器で、ここでは−１を掛けて反転器
の役割を果たしている。すなわち、ピークホールド回路
31は正極性のピークを保持し、ピークホールド回路32は
負極性のピークを保持する。そのピーク値から可変抵抗
R3を介して閾値信号を得、比較器33では正極性の相関ス
パイクを検出し、比較器34では負極性の相関スパイクを
検出する。
イクをそれぞれピールホールド回路によってピークホー
ルドした後に合成し、このピークホールド値に比例する
閾値信号を発生させ、閾値回路とし、相関スパイクを検
出し、データ復調を行うもので、その回路構成を第３図
に示す。第３図中、21は相関器、22はピークホールド回
路、23は演算回路、24はフリップフロップ、25はシフト
ロック発生器、26はシフト回路、27はPN符号、28は遅延
回路、29,30は掛算器で、ここでは−１を掛けて反転器
の役割を果たしている。すなわち、ピークホールド回路
31は正極性のピークを保持し、ピークホールド回路32は
負極性のピークを保持する。そのピーク値から可変抵抗
R3を介して閾値信号を得、比較器33では正極性の相関ス
パイクを検出し、比較器34では負極性の相関スパイクを
検出する。
D.発明が解決しようとする問題点 しかし、この回路構成には、以下の問題点がある。こ
のピークホールド回路22は、相関スパイクを完全にピー
クホールドする場合、相関スパイク幅が非常に細いため
ダイオードD1もしくはD2の内部抵抗とコンデンサC1もし
くはC2による時定数を非常に小さくしなければならな
い。つまり、充電時定数を小さくする必要がある。
のピークホールド回路22は、相関スパイクを完全にピー
クホールドする場合、相関スパイク幅が非常に細いため
ダイオードD1もしくはD2の内部抵抗とコンデンサC1もし
くはC2による時定数を非常に小さくしなければならな
い。つまり、充電時定数を小さくする必要がある。
逆に、相関スパイク一周期分ほどこのピーク値をホー
ルドする場合、ドループと呼ばれるホールド値の減少を
抑えるために、抵抗R1もしくはR2とコンデンサC1もしく
はC2から成る時定数を大きくさせねばならない。つま
り、放電時定数を大きくする必要がある。
ルドする場合、ドループと呼ばれるホールド値の減少を
抑えるために、抵抗R1もしくはR2とコンデンサC1もしく
はC2から成る時定数を大きくさせねばならない。つま
り、放電時定数を大きくする必要がある。
第３図に示される回路構成により、変動する相関スパ
イクφ（ｔ）に対応して変動する閾値信号を設定する上
で、ピークホールド回路31もしくは32の放電時定数R1C1
もしくはR2C2を大きくしなければならないことは第４図
に示されるように明白である。
イクφ（ｔ）に対応して変動する閾値信号を設定する上
で、ピークホールド回路31もしくは32の放電時定数R1C1
もしくはR2C2を大きくしなければならないことは第４図
に示されるように明白である。
次に、ピーク値の変動に対する追従を考えた場合、ホ
ールド性が良好なピークホールド回路、すなわち放電時
定数が大きなピークホールド回路の場合、ピーク値の減
少に対する追従性が悪くなる。これを第５図によって説
明する。
ールド性が良好なピークホールド回路、すなわち放電時
定数が大きなピークホールド回路の場合、ピーク値の減
少に対する追従性が悪くなる。これを第５図によって説
明する。
第５図に示されるようなレベル変動を生じている相関
スパイクφ（ｔ）（この場合、データは1,1,0,0,に対応
する）が、ピークホールド回路22に入力された場合、ピ
ークホールド回路31および32の値は、ｂ）およびｃ）の
SAおよびSBとなる。
スパイクφ（ｔ）（この場合、データは1,1,0,0,に対応
する）が、ピークホールド回路22に入力された場合、ピ
ークホールド回路31および32の値は、ｂ）およびｃ）の
SAおよびSBとなる。
ここで、正極性の相関スパイク１より小さい相関スパ
イク２、もしくは負極性の相関スパイク３より小さい相
関スパイク４が得られた場合に、コンデンサC1もしくは
C2は、充電されず、放電を続ける。すなわち、放電によ
るドループ以上にピーク値が減少した場合、そのピーク
値は、検出できないことになる。さらに、閾値信号SCお
よびSDが第５図ａ）のように設定されていると、相関ス
パイク１は検出できるが、相関スパイク2,3,4は検出で
きないことになる。
イク２、もしくは負極性の相関スパイク３より小さい相
関スパイク４が得られた場合に、コンデンサC1もしくは
C2は、充電されず、放電を続ける。すなわち、放電によ
るドループ以上にピーク値が減少した場合、そのピーク
値は、検出できないことになる。さらに、閾値信号SCお
よびSDが第５図ａ）のように設定されていると、相関ス
パイク１は検出できるが、相関スパイク2,3,4は検出で
きないことになる。
それに伴って、入力データに対し復調データｄ（ｔ）
は誤ったデータとなる。第５図中、ｄ）およびｅ）は第
３図のそれぞれSEおよびｄ（ｔ）の波形を示す。
は誤ったデータとなる。第５図中、ｄ）およびｅ）は第
３図のそれぞれSEおよびｄ（ｔ）の波形を示す。
E.発明の目的 本発明の目的は、受信信号レベルの変動に伴い、相関
器出力が変動した場合でも、適切な閾値信号を設定し、
相関パルスを得ることによって、確実なデータ復調が可
能な回路を提供することである。
器出力が変動した場合でも、適切な閾値信号を設定し、
相関パルスを得ることによって、確実なデータ復調が可
能な回路を提供することである。
F.問題点を解決するための手段 上記目的を達成するため、本発明のスペクトラム拡散
受信機は、受信信号と基準信号との相関をとることによ
り相関スパイクを得る相関器と、上記相関スパイクの正
極性スパイクのピーク値を検出する第１のピーク値検出
回路と、上記相関スパイクの負極性スパイクのピーク値
を検出する第２のピーク値検出回路と、上記正極性スパ
イクのピーク値と負極性スパイクのピーク値とを比較す
る第１の比較回路と、上記第１の比較回路の出力に応じ
て上記いずれかのピーク値を選択する選択回路と、上記
選択回路によって選択されたピーク値に基づいて閾値を
発生する閾値設定回路と、上記閾値と相関スパイクとを
比較して相関パルスを出力する第２の比較回路と、を有
することを要旨とする。
受信機は、受信信号と基準信号との相関をとることによ
り相関スパイクを得る相関器と、上記相関スパイクの正
極性スパイクのピーク値を検出する第１のピーク値検出
回路と、上記相関スパイクの負極性スパイクのピーク値
を検出する第２のピーク値検出回路と、上記正極性スパ
イクのピーク値と負極性スパイクのピーク値とを比較す
る第１の比較回路と、上記第１の比較回路の出力に応じ
て上記いずれかのピーク値を選択する選択回路と、上記
選択回路によって選択されたピーク値に基づいて閾値を
発生する閾値設定回路と、上記閾値と相関スパイクとを
比較して相関パルスを出力する第２の比較回路と、を有
することを要旨とする。
本発明の有利な実施の態様においては、上記閾値設定
回路は、正極性相関スパイクに対する閾値を発生する第
１の閾値設定回路と、負極性相関スパイクに対する閾値
を発生する第２の閾値設定回路と、上記第２の比較回路
は、正極性相関スパイクに対する相関パルスを出力する
第２の比較回路と、負極性相関スパイクに対する相関パ
ルスを出力する第４の比較回路と、上記第１および第２
のピーク値検出回路は、相関スパイクの第１および第２
のピークホールド回路と、該第１および第２のピークホ
ールド回路が保持するホールド値をホールドする第１お
よび第２のホールド回路とから成り、上記第１および第
２のピークホールド回路が保持するホールド値を所望の
タイミングでクリアする手段を含む。上記閾値設定回路
は、上記選択回路によって選択されたピーク値に乗算係
数を乗算した値を出力することと、および、該乗算係数
は、CPUによって制御されることを含む。
回路は、正極性相関スパイクに対する閾値を発生する第
１の閾値設定回路と、負極性相関スパイクに対する閾値
を発生する第２の閾値設定回路と、上記第２の比較回路
は、正極性相関スパイクに対する相関パルスを出力する
第２の比較回路と、負極性相関スパイクに対する相関パ
ルスを出力する第４の比較回路と、上記第１および第２
のピーク値検出回路は、相関スパイクの第１および第２
のピークホールド回路と、該第１および第２のピークホ
ールド回路が保持するホールド値をホールドする第１お
よび第２のホールド回路とから成り、上記第１および第
２のピークホールド回路が保持するホールド値を所望の
タイミングでクリアする手段を含む。上記閾値設定回路
は、上記選択回路によって選択されたピーク値に乗算係
数を乗算した値を出力することと、および、該乗算係数
は、CPUによって制御されることを含む。
G.作用 正極性および負極性の相関スパイクについて相関器出
力一周期分ごとに相関器出力のピーク値を保持するピー
クホールド回路の値をさらにラッチし、それらを比較、
選択し、相関器出力一同期分の閾値を設定する。
力一周期分ごとに相関器出力のピーク値を保持するピー
クホールド回路の値をさらにラッチし、それらを比較、
選択し、相関器出力一同期分の閾値を設定する。
H.実施例 以下に、図面を参照しながら、実施例を用いて本発明
を一層詳細に説明するが、それらは例示に過ぎず、本発
明の枠を越えることなしにいろいろな変形や改良があり
得ることは勿論である。
を一層詳細に説明するが、それらは例示に過ぎず、本発
明の枠を越えることなしにいろいろな変形や改良があり
得ることは勿論である。
第１図は本発明によるスペクトラム拡散受信機で使用
される相関パルス発生回路の構成を示すブロック図、第
２図は第１に示す回路の各部における信号のタイミング
チャートである。第１図中、１は相関器およびPDI（Pos
t Detection Integration:積分回路）、２はA/D変換
器、３は反転回路、4,5,8,9はラッチ回路、6,7,10,14,1
5は比較回路、11は選択回路、12,13は閾値設定回路、1
6,17はピークホールド回路、18,19はピーク値検出回路
を表わす。
される相関パルス発生回路の構成を示すブロック図、第
２図は第１に示す回路の各部における信号のタイミング
チャートである。第１図中、１は相関器およびPDI（Pos
t Detection Integration:積分回路）、２はA/D変換
器、３は反転回路、4,5,8,9はラッチ回路、6,7,10,14,1
5は比較回路、11は選択回路、12,13は閾値設定回路、1
6,17はピークホールド回路、18,19はピーク値検出回路
を表わす。
A/D変換器２は、サンプリング信号ｂを基に、相関ス
パイクａをA/D変換し、出力ｃを得る。ここで、相関ス
パイクａが存在する期間をサンプリングした結果は、A/
D変換器２の出力ｃの斜線部，，にある。
パイクａをA/D変換し、出力ｃを得る。ここで、相関ス
パイクａが存在する期間をサンプリングした結果は、A/
D変換器２の出力ｃの斜線部，，にある。
次に、A/D変換器２の出力ｃを経路１および経路２に
分岐する。経路１はピークホールド回路16とラッチ回路
８から成るピーク値検出回路18、経路２は反転回路３お
よびピークホールド回路17とラッチ回路９から成るピー
ク値検出回路19である。
分岐する。経路１はピークホールド回路16とラッチ回路
８から成るピーク値検出回路18、経路２は反転回路３お
よびピークホールド回路17とラッチ回路９から成るピー
ク値検出回路19である。
経路２はA/D変換器２の出力ＣのＮビットのデータを
極性反転することによって経路１と同様の回路構成で実
現可能である。したがってA/D変換器２の後、経路２の
反転回路３に入力される。
極性反転することによって経路１と同様の回路構成で実
現可能である。したがってA/D変換器２の後、経路２の
反転回路３に入力される。
まず経路１の動作を説明する。
A/D変換器２の出力ｃはラッチ回路４および比較回路
６に入力される。比較回路６では、A/D変換器２の出力
ｃとラッチ回路４にストアされているデータｆを比較
し、A/D変換器２の出力ｃのデータの方が大きいと判断
された場合に、パルス出力ｅを得る。このパルスｅをト
リガとして、ラッチ回路４は、A/D変換器２の出力ｃの
データをストアし、ラッチ回路４のデータｆを更新す
る。
６に入力される。比較回路６では、A/D変換器２の出力
ｃとラッチ回路４にストアされているデータｆを比較
し、A/D変換器２の出力ｃのデータの方が大きいと判断
された場合に、パルス出力ｅを得る。このパルスｅをト
リガとして、ラッチ回路４は、A/D変換器２の出力ｃの
データをストアし、ラッチ回路４のデータｆを更新す
る。
このようにA/D変換器２の出力ｃとラッチ回路４のデ
ータｆを順次比較し、ラッチ回路４がストアするデータ
ｆを更新することによってA/D変換器２の出力ｃの最大
値を求めるピークホールド回路16を構成する。
ータｆを順次比較し、ラッチ回路４がストアするデータ
ｆを更新することによってA/D変換器２の出力ｃの最大
値を求めるピークホールド回路16を構成する。
ラッチ回路４は相関スパイクの周期ごとにクリア信号
ｄによってストアされている内容ｆをクリアし、新たな
相関スパイク一周期分のピークホールドを行なう。クリ
ア信号ｄのパルスの周期は、相関スパイクの周期と同じ
である。つまり、この回路構成によるピークホールド回
路であれば、相関スパイク一周期分におけるピーク値は
確実に保持できる。
ｄによってストアされている内容ｆをクリアし、新たな
相関スパイク一周期分のピークホールドを行なう。クリ
ア信号ｄのパルスの周期は、相関スパイクの周期と同じ
である。つまり、この回路構成によるピークホールド回
路であれば、相関スパイク一周期分におけるピーク値は
確実に保持できる。
次に、ラッチ回路４にストアされている相関スパイク
一周期分におけるA/D変換器２の出力ｃの最大値は、ラ
ッチ回路４をクリア信号ｄによってクリアする前にラッ
チ回路８にイネーブル信号ｉをトリガとし、ストアす
る。
一周期分におけるA/D変換器２の出力ｃの最大値は、ラ
ッチ回路４をクリア信号ｄによってクリアする前にラッ
チ回路８にイネーブル信号ｉをトリガとし、ストアす
る。
次に、経路２の動作説明を行なう。
経路２の前述の経路１と同様の回路構成で実現可能で
あるから、反転回路３以降ラッチ回路９までの動作は経
路１と同じである。
あるから、反転回路３以降ラッチ回路９までの動作は経
路１と同じである。
よって、経路１および経路２のラッチ回路８および９
には、相関スパイク一周期分における正極性の最大値お
よび負極性の最大値がストアされることになる。
には、相関スパイク一周期分における正極性の最大値お
よび負極性の最大値がストアされることになる。
次に、ラッチ回路８の出力ｊとラッチ回路９の出力ｋ
は、比較回路10に入力される。比較回路10では、入力さ
れるデータｊとｋを比較し、データｊの方がデータｋよ
りも大きい場合に出力ｌを得る。
は、比較回路10に入力される。比較回路10では、入力さ
れるデータｊとｋを比較し、データｊの方がデータｋよ
りも大きい場合に出力ｌを得る。
比較回路10の出力ｌは、選択回路11に入力される。選
択回路11では入力される信号ｌの状態でラッチ回路８の
出力データｊもしくはラッチ回路９の出力データｋのど
ちらかを通過させる。つまり相関スパイクａにおいて、
相関スパイクが存在するかしないかを問わず、正極性の
ピーク値もしくは負極性のピーク値のレベルの高い方が
得られ、相関スパイク一周期ごとにピーク値が更新され
る。
択回路11では入力される信号ｌの状態でラッチ回路８の
出力データｊもしくはラッチ回路９の出力データｋのど
ちらかを通過させる。つまり相関スパイクａにおいて、
相関スパイクが存在するかしないかを問わず、正極性の
ピーク値もしくは負極性のピーク値のレベルの高い方が
得られ、相関スパイク一周期ごとにピーク値が更新され
る。
このような構成をとることによって、相関器出力の一
周期内で、確実に相関スパイクのピーク値を保持でき、
かつピーク値の変動にも追従できるとともに、相関スパ
イクの極性が変化した場合の誤動作を無くすることが可
能である。
周期内で、確実に相関スパイクのピーク値を保持でき、
かつピーク値の変動にも追従できるとともに、相関スパ
イクの極性が変化した場合の誤動作を無くすることが可
能である。
次に選択回路11によってラッチ回路８の出力ｊもしく
はラッチ回路の出力ｋのどちらか選択された結果のデー
タｍは各々の閾値設定回路12および13へ入力される。
はラッチ回路の出力ｋのどちらか選択された結果のデー
タｍは各々の閾値設定回路12および13へ入力される。
閾値設定回路12および13はそれぞれデータｍと乗算係
数を表わす制御信号Ｐの演算を行ない閾値信号Ｑおよび
Ｒを発生する。この閾値信号ＱおよびＲはＮビットのデ
ィジタル信号である。
数を表わす制御信号Ｐの演算を行ない閾値信号Ｑおよび
Ｒを発生する。この閾値信号ＱおよびＲはＮビットのデ
ィジタル信号である。
また、閾値設定回路12および13はそれぞれ独立に異な
った閾値信号の設定が可能である。
った閾値信号の設定が可能である。
なお、制御信号Ｐは、例えば、CPU等から発生され
る。
る。
次に、閾値設定回路12および13で得られた閾値信号Ｑ
およびＲは、比較回路14および15に入力される。
およびＲは、比較回路14および15に入力される。
比較回路14および15では、A/D変換器２の出力ｃおよ
び反転回路３の出力Ｓを閾値信号ＱおよびＲと比較し、
閾値信号ＱおよびＲよりも大きいA/D変換器２の出力ｃ
および反転回路３の出力Ｓが入力された時、出力ｎおよ
びｏを得る。このようにして、相関スパイクに対応する
相関パルスｎおよびｏを得る。
び反転回路３の出力Ｓを閾値信号ＱおよびＲと比較し、
閾値信号ＱおよびＲよりも大きいA/D変換器２の出力ｃ
および反転回路３の出力Ｓが入力された時、出力ｎおよ
びｏを得る。このようにして、相関スパイクに対応する
相関パルスｎおよびｏを得る。
さらに補足すると、第２図に示されるように、相関ス
パイクが正極時の場合、その正極性相関スパイクが存在
する一周期分でのピーク値をラッチ回路８で保持するこ
とで、次の一周期におけるピーク値が設定でき、かつ比
較回路10で比較され、選択回路11によって、その周期に
おける絶対最大値が求められ、正負極性相関スパイクに
対する閾値信号が設定され、最終相関パルスが得られる
ことがわかる。よって２値のベースバンド情報に対応す
る正負相関スパイクのピークホールドを行ない、さらに
ラッチすることで誤検出はない。
パイクが正極時の場合、その正極性相関スパイクが存在
する一周期分でのピーク値をラッチ回路８で保持するこ
とで、次の一周期におけるピーク値が設定でき、かつ比
較回路10で比較され、選択回路11によって、その周期に
おける絶対最大値が求められ、正負極性相関スパイクに
対する閾値信号が設定され、最終相関パルスが得られる
ことがわかる。よって２値のベースバンド情報に対応す
る正負相関スパイクのピークホールドを行ない、さらに
ラッチすることで誤検出はない。
なお、以上記載したピークホールド回路構成は、ディ
ジタル信号処理を前提としているが、アナログ信号処理
を行なう場合でも本発明はラッチ回路をホールド回路に
置き換えることによって適用可能である。
ジタル信号処理を前提としているが、アナログ信号処理
を行なう場合でも本発明はラッチ回路をホールド回路に
置き換えることによって適用可能である。
I.発明の効果 以上説明した通り、本発明によれば、相関器出力のレ
ベル変動に対し、正確なデータ復調が可能であるという
利点が得られる。
ベル変動に対し、正確なデータ復調が可能であるという
利点が得られる。
第１図は本発明によるスペクトラム拡散受信機で使用さ
れる相関パルス発生回路の構成を示すブロック図、第２
図は第１図に示す回路の各部における信号のタイミング
チャート、第３図は従来の相関パルス発生回路の回路
図、第４図は放電時定数が小さい場合および放電時定数
が大きい場合の電圧波形図、第５図は第３図に示す回路
の各部における信号波形図である。 １……相関器およびPDI、２……A/D変換器、３……反転
回路、4,5,8,9……ラッチ回路、6,7,10,14,15……比較
回路、11……選択回路、12,13……閾値設定回路、16,17
……ピークホールド回路、18,19……ピーク値検出回
路。
れる相関パルス発生回路の構成を示すブロック図、第２
図は第１図に示す回路の各部における信号のタイミング
チャート、第３図は従来の相関パルス発生回路の回路
図、第４図は放電時定数が小さい場合および放電時定数
が大きい場合の電圧波形図、第５図は第３図に示す回路
の各部における信号波形図である。 １……相関器およびPDI、２……A/D変換器、３……反転
回路、4,5,8,9……ラッチ回路、6,7,10,14,15……比較
回路、11……選択回路、12,13……閾値設定回路、16,17
……ピークホールド回路、18,19……ピーク値検出回
路。
Claims (7)
- 【請求項１】受信信号と基準信号との相関をとることに
より相関スパイクを得る相関器と、 上記相関スパイクの正極性スパイクのピーク値を検出す
る第１のピーク値検出回路と、 上記相関スパイクの負極性スパイクのピーク値を検出す
る第２のピーク値検出回路と、 上記正極性スパイクのピーク値と負極性スパイクのピー
ク値とを比較する第１の比較回路と、 上記第１の比較回路の出力に応じて上記いずれかのピー
ク値を選択する選択回路と、 上記選択回路によって選択されたピーク値に基づいて閾
値を発生する閾値設定回路と、 上記閾値と相関スパイクとを比較して相関パルスを出力
する第２の比較回路と、を有することを特徴とするスペ
クトラム拡散受信機。 - 【請求項２】上記閾値設定回路は、正極性相関スパイク
に対する閾値を発生する第１の閾値設定回路と、負極性
相関スパイクに対する閾値を発生する第２の閾値設定回
路とから成ることを特徴とする特許請求の範囲第１項記
載のスペクトラム拡散受信機。 - 【請求項３】上記第２の比較回路は、正極性相関スパイ
クに対する相関パルスを出力する第３の比較回路と、負
極性相関スパイクに対する相関パルスを出力する第４の
比較回路とから成ることを特徴とする特許請求の範囲第
１項記載のスペクトラム拡散受信機。 - 【請求項４】上記第１および第２のピーク値検出回路
は、相関スパイクの第１および第２のピークホールド回
路と、該第１および第２のピークホールド回路が保持す
るホールド値をホールドする第１および第２のホールド
回路とから成ることを特徴とする特許請求の範囲第１項
記載のスペクトラム拡散受信機。 - 【請求項５】上記第１および第２のピークホールド回路
が保持するホールド値を所望のタイミングでクリアする
手段を含むことを特徴とする特許請求の範囲第４項記載
のスペクトラム拡散受信機。 - 【請求項６】上記閾値設定回路は、上記選択回路によっ
て選択されたピーク値に、乗算係数を乗算した値を出力
することを特徴とする特許請求の範囲第１項記載のスペ
クトラム拡散受信機。 - 【請求項７】上記乗算係数は、CPUによって、制御され
ることを特徴とする特許請求の範囲第６項記載のスペク
トラム拡散受信機。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63007144A JP2654787B2 (ja) | 1988-01-14 | 1988-01-14 | スペクトラム拡散受信機 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63007144A JP2654787B2 (ja) | 1988-01-14 | 1988-01-14 | スペクトラム拡散受信機 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01183234A JPH01183234A (ja) | 1989-07-21 |
| JP2654787B2 true JP2654787B2 (ja) | 1997-09-17 |
Family
ID=11657876
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63007144A Expired - Lifetime JP2654787B2 (ja) | 1988-01-14 | 1988-01-14 | スペクトラム拡散受信機 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2654787B2 (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59169244A (ja) * | 1983-03-17 | 1984-09-25 | Hitachi Denshi Ltd | 同期判定装置 |
| JPS605638A (ja) * | 1983-06-23 | 1985-01-12 | Omron Tateisi Electronics Co | スペクトラム拡散通信方式における受信回路 |
-
1988
- 1988-01-14 JP JP63007144A patent/JP2654787B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59169244A (ja) * | 1983-03-17 | 1984-09-25 | Hitachi Denshi Ltd | 同期判定装置 |
| JPS605638A (ja) * | 1983-06-23 | 1985-01-12 | Omron Tateisi Electronics Co | スペクトラム拡散通信方式における受信回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01183234A (ja) | 1989-07-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4965759A (en) | Spread-spectrum receiver | |
| US5387873A (en) | Method of synchronizing two signals | |
| US5995537A (en) | Synchronism acquisition method and apparatus for correlation demodulation | |
| JPH04132328A (ja) | スペクトラム拡散通信機 | |
| JP2654787B2 (ja) | スペクトラム拡散受信機 | |
| JP4064981B2 (ja) | デジタル放送受信システムの搬送波周波数のオフセット検出装置及びその周波数オフセット検出方法 | |
| RU2099893C1 (ru) | Корреляционный приемник сигналов с относительной фазовой модуляцией | |
| JP2648848B2 (ja) | スペクトラム拡散受信機における相関パルス発生回路 | |
| JPH0748704B2 (ja) | スペクトラム拡散受信機 | |
| JPH03173236A (ja) | 相関パルス発生回路 | |
| JPH0683179B2 (ja) | スペクトラム拡散受信機 | |
| JPH0748705B2 (ja) | スペクトラム拡散受信機 | |
| US5347534A (en) | Automatic gain control system | |
| JP2003032144A (ja) | スペクトル拡散信号捕捉装置および方法 | |
| JP2660974B2 (ja) | スペクトラム拡散受信装置 | |
| SU1211758A1 (ru) | Устройство дл определени параметра степенной модели среднего значени случайного сигнала | |
| SU1585808A1 (ru) | Стохастический коррелометр | |
| SU1003372A2 (ru) | Устройство дл синхронизации шумоподобных сигналов | |
| US5801560A (en) | System for determining time between events using a voltage ramp generator | |
| KR100191307B1 (ko) | 디지털심볼타이밍복구장치 | |
| SU1095333A1 (ru) | Способ контрол исправности системы управлени тиристорного преобразовател | |
| JP2841873B2 (ja) | 同期保持回路 | |
| JPH05175936A (ja) | スライディング相関器 | |
| JPH05145520A (ja) | スペクトル拡散データ復調装置 | |
| JPH06326684A (ja) | 相関積分器 |