JP2651353B2 - Spread spectrum communication receiver - Google Patents

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【産業上の利用分野】本発明は、直接拡散方式によりス
ペクトラム拡散された信号を受信するためのスペクトラ
ム拡散通信用受信器に係わり、特に構成簡単にして、ス
ペクトラム拡散信号を受信し得るスペクトラム拡散通信
用受信器に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a spread spectrum communication receiver for receiving a signal spread by a direct spread method, and more particularly to a spread spectrum communication apparatus capable of receiving a spread spectrum signal with a simple structure. For receivers.

【０００２】[0002]

【従来の技術】スペクトラム拡散通信方式一般は、直接
拡散方式と周波数ホッピング方式とに大別されている
が、図４に従来技術に係るスペクトラム拡散通信用受信
器（以下、単に、ＳＳ受信器と称す）のブロック構成を
示す。図示のように、受信入力信号はローパスフイルタ
６により、信号周波数成分に比し高周波成分としてのノ
イズが除去された上、（アナログ）乗算器（あるいはミ
キサ）９Ａ，９Ｂ各々でｃｏｓ（ωｔ＋η）、ｓｉｎ
（ωｔ＋η）と乗算される。このうち、乗算器９Ａから
の乗算結果はローパスフイルタ１Ａを介し、周波数ｆの
クロック信号を動作タイミングとして、Ａ／Ｄ変換器２
Ａで量子化された上、相関器３Ａで固定相関ビットパタ
ーンｍ（ｋ）との間で重み付け相関処理される。これと
同様に、乗算器９Ｂからの乗算結果はローパスフイルタ
１Ｂを介し、周波数ｆのクロック信号を動作タイミング
として、Ａ／Ｄ変換器２Ｂで量子化された上、相関器３
Ｂで上記と同一の固定相関ビットパターンｍ（ｋ）との
間で重み付け相関処理される。相関器３Ａ，３Ｂ各々か
らの相関処理結果データは２乗器７Ａ，７Ｂで２乗され
た上、加算器８で加算されているものである。2. Description of the Related Art Spread spectrum communication systems are generally roughly classified into direct spread systems and frequency hopping systems. FIG. 4 shows a conventional spread spectrum communication receiver (hereinafter simply referred to as an SS receiver). 2) shows a block configuration. As shown in the figure, the low-pass filter 6 removes noise as a high-frequency component from the signal frequency component of the received input signal. sin
(Ωt + η). Among these, the multiplication result from the multiplier 9A passes through the low-pass filter 1A, and the A / D converter 2 uses the clock signal of the frequency f as the operation timing.
After being quantized by A, the correlator 3A performs weighted correlation processing with the fixed correlation bit pattern m (k). Similarly, the multiplication result from the multiplier 9B is quantized by the A / D converter 2B via the low-pass filter 1B using the clock signal of the frequency f as the operation timing, and the correlator 3B
In B, weighted correlation processing is performed with the same fixed correlation bit pattern m (k) as described above. Correlation processing result data from the correlators 3A and 3B are respectively squared by the squarers 7A and 7B and added by the adder 8.

【０００３】ところで、量子化ビット数が無限大である
と仮定すれば、図４に示すＳＳ受信器は、量子化処理が
行われることなく、そのまま相関処理が行われるものと
して近似され、第５図に示す如くに構成され得る。これ
について詳細に説明すれば、以下のようである。即ち、
受信入力信号（変調波）Ｓ（ｔ）を以下の数式１として
表現する。By the way, assuming that the number of quantization bits is infinite, the SS receiver shown in FIG. 4 is approximated as being directly subjected to correlation processing without performing quantization processing. It can be configured as shown in the figure. This will be described in detail as follows. That is,
The received input signal (modulated wave) S (t) is expressed as the following Equation 1.

【０００４】[0004]

【数１】 (Equation 1)

【０００５】ここで、受信入力信号Ｓ（ｔ）とＳＳ受信
器との間の位相差がηであるとすれば、乗算器９Ａから
の乗算結果Ｕ_I（ｔ）は以下のようになる。If the phase difference between the received input signal S (t) and the SS receiver is η, the multiplication result U _I (t) from the multiplier 9A is as follows.

【０００６】[0006]

【数２】 (Equation 2)

【０００７】したがって、乗算結果Ｕ_I（ｔ）をローパ
スフイルタ１Ａでフィルタリングすれば、そのフイルタ
出力Ｗ_I（ｔ）は、上記数式２から第２項目，第３項目
が欠落された状態として数式３のものが得られる。Therefore, if the multiplication result U _I (t) is filtered by the low-pass filter 1A, the filter output W _I (t) becomes the state in which the second and third items from the above equation 2 are missing. Is obtained.

【０００８】[0008]

【数３】 (Equation 3)

【０００９】同様に、乗算結果Ｕ_Q（ｔ）、フイルタ出
力Ｗ_Q（ｔ）は以下の数式４，５ようになる。Similarly, the multiplication result U _Q (t) and the filter output W _Q (t) are expressed by the following equations (4) and (5).

【００１０】[0010]

【数４】 (Equation 4)

【００１１】[0011]

【数５】 (Equation 5)

【００１２】さて、＋１、または−１の数値からなる固
定相関ビットパターンｍ（ｋ）のビット長をＬ、δをサ
ンプリング周期（＝量子化周期）とすれば、相関器３
Ａ，３Ｂ各々からの相関処理結果データＶ_I（ｔ），Ｖ_Q
（ｔ）は以下のようになる。If the bit length of the fixed correlation bit pattern m (k) having a numerical value of +1 or -1 is L and δ is a sampling period (= quantization period), the correlator 3
A, 3B correlation processing result data V _I (t), V _Q
(T) is as follows.

【００１３】[0013]

【数６】 (Equation 6)

【００１４】[0014]

【数７】 (Equation 7)

【００１５】したがって、加算器８で得られる加算結果
Ｉ²＋Ｑ²は以下の数式８として得られる。Therefore, the addition result I ² + Q ² obtained by the adder 8 is obtained as the following equation (8).

【００１６】[0016]

【数８】 (Equation 8)

【００１７】これから、加算結果Ｉ²＋Ｑ²は受信入力信
号Ｓ（ｔ）とＳＳ受信器との間の位相差ηには、無関係
なものとして得られるものであることが判る。From this it can be seen that the addition result I ² + Q ² is obtained independently of the phase difference η between the received input signal S (t) and the SS receiver.

【００１８】ここで、固定相関ビットパターンｍ（ｋ）
について若干説明すれば、これは、具体的には、適当な
疑似撮音符号（以下、単に、ＰＮ符号と称す）として選
択される。一定数だけサイクリックにシフトされた符号
と元（シフト前）の符号をビット対応に比較し、一致数
をＡ、不一致数をＤとした場合、相関値λ（＝（Ａ−
Ｄ）／（Ａ＋Ｄ））が殆ど零となるようなＰＮ符号が固
定相関ビットパターンｍ（ｋ）として選択されているも
のである。Here, the fixed correlation bit pattern m (k)
To be more specific, this is specifically selected as an appropriate pseudo-sound recording code (hereinafter simply referred to as a PN code). The code cyclically shifted by a certain number and the original (before shift) code are compared bit by bit, and when the number of matches is A and the number of mismatches is D, the correlation value λ (= (A−
D) / (A + D)) is a PN code that is almost zero, which is selected as the fixed correlation bit pattern m (k).

【００１９】したがって、既述の数式１中のａ（ｔ）
が、固定相関ビットパターンｍ（ｋ）、あるいは固定相
関ビットパターンｍ（ｋ）に−１を乗じたものを結合し
て並べたものであるとすれば、加算結果Ｉ²＋Ｑ²は図６
に示す如くに得られることになる。図示のように、固定
相関ビットパターンｍ（ｋ）とａ（ｔ）内の固定相関ビ
ットパターンｍ（ｋ）とのビット位置が一致した場合、
加算結果Ｉ²＋Ｑ²はＬおきにピーク値として得られる
が、それ以外は殆ど零として得られているものである。
よって、ピーク値出現時点での相関処理結果データＶ_I
（ｔ），Ｖ_Q（ｔ）各々の符号から、送信データが復元
可とされるものである。Therefore, a (t) in the above-mentioned equation (1)
Is the fixed correlation bit pattern m (k) or a combination of the fixed correlation bit pattern m (k) multiplied by −1 and arranged side by side, the addition result I ² + Q ² is shown in FIG.
As shown in FIG. As shown, when the bit positions of the fixed correlation bit pattern m (k) and the fixed correlation bit pattern m (k) in a (t) match,
The addition result I ² + Q ² is obtained as a peak value at every L, but is otherwise almost zero.
Therefore, the correlation processing result data V _I at the time of peak value output
(T), V _Q (t) The transmission data can be restored from the respective codes.

【００２０】なお、この種の技術に関するものとして
は、例えば“ノン コヒーレント ディジタル マッチ
ド フイルタズ：マルチビット クオンタイゼイション
（Non-Coherent Digital Matched Filteres:Multibit Q
uantization）”（アイ・イー・イー・イー トランザ
クションズ オン コミュニケーションズ.シー・オー
・エムー26，ナンバー4，エイプリル 1974 頁409ー419
(IEEE TRANSACTIONS ONCOMMUNICATIONS.VOL.COM-26，N
O.4 APRIL 1978)）が挙げられる。また、直接拡散方式
に関するものとしては、論文「ディジタル自動車・携帯
電話方式ＣＤＭＡの変復調回路を１チップに」（日経エ
レクトロニクス １９９３ ４―２６の頁１７５）が挙
げられる。A technique relating to this type of technology is described in, for example, “Non-Coherent Digital Matched Filters: Multibit Q
uantization) ”(IEE Transactions on Communications. C.O.E.M. 26, Number 4, April 1974, pp. 409-419
(IEEE TRANSACTIONS ONCOMMUNICATIONS.VOL.COM-26, N
O.4 APRIL 1978)). As for the direct spreading method, a dissertation “Digital car / mobile phone CDMA modulation / demodulation circuit on one chip” (Nikkei Electronics 1993 4-26, page 175) can be cited.

【００２１】[0021]

【発明が解決しようとする課題】しかしながら、従来技
術に係るＳＳ受信器には、ｃｏｓ（ωｔ＋η）、ｓｉｎ
（ωｔ＋η）各々を発生するための正弦波発生器を始め
として、乗算器やＡ／Ｄ変換器各々が２個要されてお
り、したがって、ＳＳ受信器が部品点数少なくして構成
され得なかったものである。本発明の目的は、従来技術
に係るＳＳ受信器に比し、より少ない部品点数を以て構
成され得るＳＳ受信器を供するにある。However, the SS receiver according to the prior art includes cos (ωt + η), sin
(Ωt + η) Two multipliers and two A / D converters are required, including a sine wave generator for generating each, so that the SS receiver could not be configured with a reduced number of parts. Things. An object of the present invention is to provide an SS receiver that can be configured with a smaller number of components than an SS receiver according to the related art.

【００２２】[0022]

【課題を解決するための手段】上記目的は、基本的に
は、周波数２ｆのクロック信号を１／２分周する分周手
段と、該分周手段からの周波数ｆのクロック信号を位相
反転する位相反転手段と、受信入力信号から、信号周波
数成分に比しノイズとしての高周波成分を除去するノイ
ズ除去手段と、該ノイズ除去手段からの出力信号を１ビ
ット以上の量子化ビット数として、上記周波数２ｆのク
ロック信号の周期で量子化する量子化手段と、該量子化
手段からの量子化データを、上記分周手段からの周波数
ｆのクロック信号にもとづき、固定相関ビットパターン
との間で重み付け相関処理を行う第１の相関処理手段
と、上記量子化手段からの量子化データを、上記位相反
転手段からの周波数ｆのクロック信号にもとづき、上記
固定相関ビットパターンとの間で重み付け相関処理を行
う第２の相関処理手段と、該第１，第２の相関処理手段
各々からの相関処理結果データをそれぞれ２乗した上、
加算処理する処理手段と、を少なくとも構成要素として
含むべく構成することで達成される。The object of the present invention is basically to provide a frequency dividing means for dividing a clock signal having a frequency of 2f by 、 and a phase inversion of the clock signal having a frequency of f from the frequency dividing means. A phase inverting means, a noise removing means for removing a high frequency component as noise compared to a signal frequency component from a received input signal, and an output signal from the noise removing means as a quantization bit number of 1 bit or more, A quantizing means for quantizing at a cycle of the clock signal of 2f, and a weighted correlation between the quantized data from the quantizing means and a fixed correlation bit pattern based on the clock signal of frequency f from the frequency dividing means. A first correlation processing means for performing processing, and quantizing data from the quantization means based on a clock signal having a frequency f from the phase inversion means, the fixed correlation bit pattern A second correlation processing means for weighting correlations between, first, on the correlation processing result data from the second correlation process means each squared respectively,
This is achieved by including at least a processing unit for performing an addition process as a component.

【００２３】[0023]

【作用】受信入力信号はノイズ除去手段を介し量子化手
段によって、周波数２ｆのクロック信号周期で量子化さ
れた上、第１の相関処理手段において、周波数ｆのクロ
ック信号にもとづき、固定相関ビットパターンとの間で
重み付け相関処理が行われる一方では、これに並行し
て、第２の相関処理手段においては、周波数ｆの位相反
転クロック信号にもとづき、上記と同一の固定相関ビッ
トパターンとの間で重み付け相関処理が行われるように
したものである。これによって、正弦波発生器や乗算器
は全く不要とされているばかりか、Ａ／Ｄ変換器も１個
で済まされるものである。A received input signal is quantized by a quantizing means via a noise removing means at a clock signal cycle of a frequency 2f, and then, in a first correlation processing means, based on the clock signal of the frequency f, a fixed correlation bit pattern is obtained. While the weighted correlation processing is performed between the fixed correlation bit pattern and the same fixed correlation bit pattern based on the phase inversion clock signal of the frequency f, The weighted correlation processing is performed. This eliminates the need for a sine wave generator and a multiplier and also eliminates the need for a single A / D converter.

【００２４】[0024]

【実施例】以下、本発明を図１から図３により説明す
る。さて、図１には本発明によるＳＳ受信器の一例での
ブロック構成が示されているが、これによる場合、周波
数２ｆのクロック信号は分周器９で１／２分周された
上、インバータ７で反転されることによって、周波数が
ｆとされた、相互に位相が反転された２種類のクロック
信号が得られたものとなっている。このような状態で、
従来の場合と同様、受信入力信号はローパスフイルタ６
により、信号周波数成分に比し高周波成分としてのノイ
ズが除去されるが、その後は、従来の場合とは異なり、
Ａ／Ｄ変換器２によって、周波数２ｆのクロック信号の
周期で量子化されるものとなっている。Ａ／Ｄ変換器２
からは１ビット以上の量子化データが周波数２ｆのクロ
ック信号周期で順次得られるが、周波数がｆとされた、
位相がπずれた２種類のクロック信号が相関器３Ａ，３
Ｂに図示の如くに与えられる場合には、順次得られる量
子化データは交互に相関器３Ａ，３Ｂに取込みされた
上、固定相関ビットパターンｍ（ｋ）との間で重み付け
相関処理されるものである。相関器３Ａ，３Ｂ各々から
の相関処理結果データに対しては、その後、従来の場合
と同様、２乗処理、加算処理が順次行われるが、これら
一連の処理は本例では、ＣＰＵ（具体的にはマイクロプ
ロセッサとして構成）５によって、上記周波数２ｆのク
ロック信号とは非同期に行われるものとなっている。相
関器３Ａ，３Ｂ各々とＣＰＵ５との間に介在されたＦＩ
ＦＯ４は、ＣＰＵ５での非同期処理を可能ならしめるた
めのものである。ＦＩＦＯ４には、周波数２ｆのクロッ
ク信号が書込みクロックとして与えられることによっ
て、相関器３Ａ，３Ｂ各々からの相関処理結果データは
交互にＦＩＦＯ４に一時記憶されている一方では、ＣＰ
Ｕ５から随時発生される読出しクロックによって、ＦＩ
ＦＯ４からは随時相関処理結果データが読み出された
上、ＣＰＵ５で２乗・加算処理が行われているものであ
る。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described below with reference to FIGS. FIG. 1 shows a block configuration of an example of the SS receiver according to the present invention. In this case, the clock signal of the frequency 2f is frequency-divided by １ ／ in the frequency divider 9 and further divided by the inverter. By inverting at 7, the two types of clock signals with the frequency f and the phases inverted are obtained. In such a state,
As in the conventional case, the received input signal is applied to the low-pass filter 6.
By this, noise as a high frequency component is removed as compared to the signal frequency component, but thereafter, unlike the conventional case,
The signal is quantized by the A / D converter 2 at the cycle of the clock signal having the frequency 2f. A / D converter 2
, Quantized data of 1 bit or more can be sequentially obtained at a clock signal cycle of a frequency 2f.
The two kinds of clock signals having phases shifted by π are correlators 3A and 3
B, as shown in the figure, the quantized data sequentially obtained is alternately taken into the correlators 3A and 3B, and then weighted and correlated with the fixed correlation bit pattern m (k). It is. The correlation processing result data from each of the correlators 3A and 3B is then sequentially subjected to squaring processing and addition processing as in the case of the related art. Is configured to be performed asynchronously with the clock signal of the frequency 2f. FI interposed between each of correlators 3A and 3B and CPU 5
The FO 4 is for enabling asynchronous processing in the CPU 5. When a clock signal having a frequency of 2f is supplied to the FIFO 4 as a write clock, the correlation processing result data from each of the correlators 3A and 3B is temporarily stored in the FIFO 4 alternately.
The read clock generated at any time from U5 causes FI
The correlation processing result data is read from the FO 4 as needed, and the square and addition processing is performed by the CPU 5.

【００２５】因みに、ここで、構成が同一とされる相関
器３Ａ，３Ｂについて説明すれば、図２にその一例での
ブロック構成を示す。相関器３Ａ，３Ｂ自体の構成は既
に公知とされ、したがって、市販の相関器用ＬＳＩが使
用可とされたものとなっている。図２に示すように、固
定相関ビットパターンｍ（ｋ）のビット長をＬとした場
合、相関器３Ａ，３Ｂ各々は、その固定相関ビットパタ
ーンを構成しているビット各々に対応したレジスタ・排
他的論理和部３ー１〜３ーＬと、Ｌ−１個の加算器３ー
２１〜３ーＬ１とが、図示の如くに接続されたものとし
て構成されたものとなっている。図面の簡単化上、レジ
スタ・排他的論理和部３ー１のみについてその内部構成
が示されているが、それ以外のレジスタ・排他的論理和
部３ー２〜３ーＬも構成同一とされているものである。
したがって、Ａ／Ｄ変換器２からの並列量子化データ
は、ビットウエイト対応に設けられたＬビット容量のシ
フトレジスタ上のＱ出力を、周波数ｆのクロック信号を
シフトクロックとして順次シフト遅延せしめられている
一方では、レジスタ・排他的論理和部３ー１〜３ーＬ各
々では、レジスタからの反転Ｑ出力各々と対応ビット
（固定相関ビットパターン（ｋ）を構成しているビッ
ト）とは排他的論理ゲートで排他的論理和されているも
のである。これら排他的論理和結果は次段レジスタ・排
他的論理和部３ー２からの排他的論理和結果とビットウ
エイトが考慮された状態で、加算器３ー２１で加算され
ているものである。加算器３ー２１からの加算結果に
は、レジスタ・排他的論理和部３ー３からの排他的論理
和結果が加算される、といった具合に、順次加算せしめ
られることで、周波数ｆのクロック信号周期毎に相関処
理結果データが得られているものである。量子化後の数
の表示をオフセットバイナリとすれば、−１を乗じるこ
とと、０，１を反転することとは同一意味とされること
から、排他的論理和処理が行われることで、固定相関ビ
ットパターン（ｋ）との乗算が可とされているものであ
る。Here, the correlators 3A and 3B having the same configuration will now be described. FIG. 2 shows a block configuration as an example. The configuration of the correlators 3A and 3B themselves has already been known, and therefore, a commercially available correlator LSI can be used. As shown in FIG. 2, when the bit length of the fixed correlation bit pattern m (k) is L, each of the correlators 3A and 3B has a register / exclusive register corresponding to each bit constituting the fixed correlation bit pattern. The logical OR unit 3-1 to 3-L and the L-1 adders 3-21 to 3-L1 are configured as connected as shown in the figure. For simplification of the drawing, the internal configuration of only the register / exclusive OR unit 3-1 is shown, but the other registers / exclusive OR units 2-2 to 3-L have the same configuration. Is what it is.
Therefore, the parallel quantized data from the A / D converter 2 is sequentially shifted by delaying the Q output on the L-bit capacity shift register provided for the bit weight using the clock signal of the frequency f as the shift clock. On the other hand, in each of the register / exclusive OR units 3-1 to 3-L, each of the inverted Q outputs from the register and the corresponding bit (the bit constituting the fixed correlation bit pattern (k)) are exclusive. Exclusive OR is performed by a logic gate. These exclusive OR results are added by the adder 3-21 in a state where the exclusive OR result from the next-stage register / exclusive OR unit 3-2 and the bit weight are considered. The result of the exclusive OR operation from the register / exclusive OR unit 3-3 is added to the result of the addition from the adder 3-21, and so on. The correlation result data is obtained for each cycle. If the representation of the number after quantization is an offset binary, multiplying by -1 and inverting 0 and 1 have the same meaning. The multiplication with the correlation bit pattern (k) is permitted.

【００２６】以上、本発明によるＳＳ受信器について説
明したが、以下では、そのＳＳ受信器が、ωがω＝πｆ
と設定された場合に、既述の図５に示すものと等価であ
ることについて説明する。即ち、時点−η／（πｆ），
１／（２ｆ）−η／（πｆ），２／（２ｆ）−η／（π
ｆ），３／（２ｆ），４／（２ｆ）−η／（πｆ），…
… …各々で、周波数２ｆのクロック信号周期で量子
化が行われる場合、ｃｏｓ（ωｔ＋η）、ｓｉｎ（ωｔ
＋η）各々の値は図３に示すようである。図３には、受
信入力信号Ｓ（ｔ）とｃｏｓ（ωｔ＋η），ｓｉｎ（ω
ｔ＋η）各々との乗算結果も併せて示されているが、こ
れに対し、ある量子化時点でのＳ（ｔ）ｃｏｓ（ωｔ＋
η）と直前でのそれとを加えて１つおきに間引いていけ
ば、図３に示すＷ_I（ｔ）が得られるものとなってい
る。直前での量子化値と加えることの意味は、ローパス
フイルタを通すことと同一となる（この理論について
は、例えばディジタル信号処理：著者 今井 聖、１９
８４年６月１５日 廣済堂産報出版株式会社発行、頁７
４を参照のこと）ことから、図３に示すＷ_I（ｔ），Ｗ_Q
（ｔ）はそれぞれ相関器３Ａ，３Ｂへの入力として得ら
れるものである。したがって、以下のようになる。The SS receiver according to the present invention has been described above. In the following, the SS receiver is configured such that ω is ω = πf
It is described that the case where is set is equivalent to that shown in FIG. 5 described above. That is, the time point -η / (πf),
1 / (2f) -η / (πf), 2 / (2f) -η / (π
f), 3 / (2f), 4 / (2f) -η / (πf),.
.., Where quantization is performed at a clock signal period of frequency 2f, cos (ωt + η), sin (ωt
+ Η) Each value is as shown in FIG. FIG. 3 shows the received input signal S (t), cos (ωt + η), sin (ω
t + η) are also shown, but in contrast, S (t) cos (ωt +
If η) and the previous one are added and thinned every other interval, W _I (t) shown in FIG. 3 is obtained. The meaning of adding the quantization value just before is the same as passing through a low-pass filter (for this theory, for example, digital signal processing: Author: Seiji Imai, 19
June 15, 1984 Published by Kosaido Sanpo Publishing Co., Ltd., page 7
4), W _I (t), W _Q shown in FIG.
(T) is obtained as an input to the correlators 3A and 3B, respectively. Therefore, it becomes as follows.

【００２７】[0027]

【数９】 (Equation 9)

【００２８】[0028]

【数１０】 (Equation 10)

【００２９】ここで、Ｗ _I（ｔ），Ｗ _Q（ｔ）を以下のよ
うに定義する。Here, W _I (t) and W _Q (t) are defined as follows.

【００３０】[0030]

【数１１】 [Equation 11]

【００３１】[0031]

【数１２】 (Equation 12)

【００３２】Ｗ _I（ｔ），Ｗ _Q（ｔ）が以上のように定義
される場合、以下の関係が成立する。When W _I (t) and W _Q (t) are defined as described above, the following relationship is established.

【００３３】[0033]

【数１３】 (Equation 13)

【００３４】[0034]

【数１４】 [Equation 14]

【００３５】以下での説明の簡単化上、時間軸を−η／
（πｆ）だけずらし、η＝１／ｆとすれば、数式１３，
１４は以下のようになる。For simplification of the following description, the time axis is set to −η /
(Πf), and η = 1 / f, Equation 13,
14 is as follows.

【００３６】[0036]

【数１５】 (Equation 15)

【００３７】[0037]

【数１６】 (Equation 16)

【００３８】ところで、Ｖ_I（ｔ）は数式６として既に
示されているが、以下のように表されている。By the way, although V _I (t) has already been shown as Expression 6, it is expressed as follows.

【００３９】[0039]

【数１７】 [Equation 17]

【００４０】よって、数式１５，１６を数式１７に代入
した上、変形すれば以下のようになる。Therefore, after substituting equations (15) and (16) into equation (17) and modifying them, the following is obtained.

【００４１】[0041]

【数１８】 (Equation 18)

【００４２】但し、式中、ｍ（ｋ）は以下のようであ
る。Where m (k) is as follows.

【００４３】[0043]

【数１９】 [Equation 19]

【００４４】同様に、Ｖ_Q（ｔ）は以下のようになる。Similarly, V _Q (t) is as follows.

【００４５】[0045]

【数２０】 (Equation 20)

【００４６】以上からも判るように、数式１８はＷ
_I（ｔ）とｍ（ｋ）との相関をとった上、（−１）^t/dを
乗じたものとなっている（但し、冪乗表示の際でのδは
ｄに置換、以下、同様）。ｔ／δそのものは量子化時点
では整数値となり、交互に１，−１となる。また、数式
１１，１２から、Ｗ _I（ｔ），Ｗ _Q（ｔ）はＳ（ｔ）を周
波数２ｆで量子化したものを交互に取り出したものとな
っている。これを相関器を通して（−１）^t/dを乗じた
ものがＶ_I（ｔ）であることを数式１８は示しており、
また、相関器を通して（−１）^t/dを乗じたものがＶ
_Q（ｔ）であることを数式２０は示しているものであ
る。結局、図１において、（−１）^t/dを乗じることを
ＣＰＵ５に実行させるようにすれば、図１に示す構成は
図５に示すそれに比し、Ａ／Ｄ変換器での量子化誤差が
出現することを除けば、実質的に等価であることが判
る。As can be seen from the above, Expression 18 isW
_I(T) andmAfter correlation with (k), (-1)^{t / d}To
(However, δ in the exponentiation display is
d, the same applies hereinafter). t / δ itself is the time of quantization
Are integer values, and alternately become 1, -1. Also, the formula
From 11, 12W _I(T),W _Q(T) goes around S (t)
It is the one obtained by alternately taking out the one quantized by the wave number 2f.
ing. This is passed through a correlator (-1)^{t / d}Multiplied by
Things are V_IEquation (18) shows that (t).
Also, through the correlator (-1)^{t / d}Multiplied by V
_QEquation (20) indicates that (t).
You. After all, in FIG.^{t / d}Multiply by
The configuration shown in FIG.
Compared to that shown in FIG. 5, the quantization error in the A / D converter is
Except for the occurrence, it is determined that they are substantially equivalent.
You.

【００４７】[0047]

【発明の効果】以上、説明したように、請求項１，２に
よる場合は、従来技術に係るＳＳ受信器に比し、より少
ない部品点数を以て構成され得るＳＳ受信器が得られる
ものとなっている。As described above, according to the first and second aspects, an SS receiver which can be constructed with a smaller number of parts than the conventional SS receiver can be obtained. I have.

【図面の簡単な説明】[Brief description of the drawings]

【図１】図１は、本発明によるスペクトラム拡散通信用
受信器の一例でのブロック構成を示す図FIG. 1 is a diagram showing a block configuration of an example of a receiver for spread spectrum communication according to the present invention.

【図２】図２は、その１構成要素としての相関器（公
知）の一例でのブロック構成を示す図FIG. 2 is a diagram showing a block configuration of an example of a correlator (known) as one component thereof;

【図３】図３は、本発明によるスペクトラム拡散通信用
受信器が、ωがω＝πｆと設定された場合に、既述の図
５に示すものと等価であることを説明するための図FIG. 3 is a diagram for explaining that the receiver for spread spectrum communication according to the present invention is equivalent to the one shown in FIG. 5 described above when ω is set to ω = πf.

【図４】図４は、従来技術に係るスペクトラム拡散通信
用受信器のブロック構成を示す図FIG. 4 is a diagram showing a block configuration of a receiver for spread spectrum communication according to the related art.

【図５】図５は、量子化ビット数が無限大であると仮定
した場合での、そのスペクトラム拡散通信用受信器の近
似構成を示す図FIG. 5 is a diagram showing an approximate configuration of a spread spectrum communication receiver when the number of quantization bits is assumed to be infinite.

【図６】図６は、図５に示すスペクトラム拡散通信用受
信器での動作を説明するための図FIG. 6 is a diagram for explaining the operation of the receiver for spread spectrum communication shown in FIG. 5;

【符号の説明】[Explanation of symbols]

２…Ａ／Ｄ変換器、３Ａ，３Ｂ…相関器、４…ＦＩＦ
Ｏ、５…ＣＰＵ（具体的にはマイクロプロセッサ）、６
…ローパスフイルタ、７…インバータ、９…分周器2 A / D converter, 3A, 3B correlator, 4 FIF
O, 5 ... CPU (specifically, microprocessor), 6
… Low pass filter, 7… inverter, 9… frequency divider

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項１】 スペクトラム拡散された信号を受信する
ためのスペクトラム拡散通信用受信器であって、周波数
２ｆのクロック信号を１／２分周する分周手段と、該分
周手段からの周波数ｆのクロック信号を位相反転する位
相反転手段と、受信入力信号から、信号周波数成分に比
しノイズとしての高周波成分を除去するノイズ除去手段
と、該ノイズ除去手段からの出力信号を１ビット以上の
量子化ビット数として、上記周波数２ｆのクロック信号
の周期で量子化する量子化手段と、該量子化手段からの
量子化データを、上記分周手段からの周波数ｆのクロッ
ク信号にもとづき、固定相関ビットパターンとの間で重
み付け相関処理を行う第１の相関処理手段と、上記量子
化手段からの量子化データを、上記位相反転手段からの
周波数ｆのクロック信号にもとづき、上記固定相関ビッ
トパターンとの間で重み付け相関処理を行う第２の相関
処理手段と、該第１，第２の相関処理手段各々からの相
関処理結果データをそれぞれ２乗した上、加算処理する
処理手段と、を少なくとも構成要素として含む構成のス
ペクトラム拡散通信用受信器。1. A receiver for spread spectrum communication for receiving a spread spectrum signal, comprising: frequency dividing means for dividing a clock signal having a frequency of 2f by と, and a frequency f from the frequency dividing means. the ratio of the clock signal and the phase inversion means for phase inversion, from the received input signal, the signal frequency components
And noise removal means for removing the high frequency components of the noise, as the quantization bit number of one or more bits of the output signal from the noise removal means, quantizing means for quantizing in the cycle of the clock signal of the frequency 2f First correlation processing means for performing weighted correlation processing between the quantized data from the quantization means and a fixed correlation bit pattern based on a clock signal having a frequency f from the frequency dividing means; Second correlation processing means for performing weighted correlation processing on the quantized data from the means and the fixed correlation bit pattern based on the clock signal of frequency f from the phase inversion means; and the first and second correlation processing means . Phase from each correlation processing means
Squaring the result data of each function and adding
And a processing means, at least as a constituent element. 【請求項２】 スペクトラム拡散された信号を受信する
ためのスペクトラム拡散通信用受信器であって、周波数
２ｆのクロック信号を１／２分周する分周手段と、該分
周手段からの周波数ｆのクロック信号を位相反転する位
相反転手段と、受信入力信号から、信号周波数成分に比
しノイズとしての高周波成分を除去するノイズ除去手段
と、該ノイズ除去手段からの出力信号を１ビット以上の
量子化ビット数として、上記周波数２ｆのクロック信号
の周期で量子化する量子化手段と、該量子化手段からの
量子化データを、上記分周手段からの周波数ｆのクロッ
ク信号にもとづき、固定相関ビットパターンとの間で重
み付け相関処理を行う第１の相関処理手段と、上記量子
化手段からの量子化データを、上記位相反転手段からの
周波数ｆのクロック信号にもとづき、上記固定相関ビッ
トパターンとの間で重み付け相関処理を行う第２の相関
処理手段と、該第１，第２の相関処理手段各々からの相
関処理結果データを、上記周波数２ｆのクロック信号を
書込みクロックとして先入れ先出しとして一時記憶する
先入れ先出し記憶手段と、該先入れ先出し記憶手段か
ら、上記書込みクロックとは独立とされた読出しクロッ
クにより読出しされた相関処理結果データ各々を２乗し
た上、加算処理するソフトウェア処理手段と、を少なく
とも構成要素として含む構成のスペクトラム拡散通信用
受信器。2. A spread spectrum communication receiver for receiving a spread spectrum signal, comprising: a frequency dividing means for dividing a clock signal having a frequency of 2f by と, and a frequency f from the frequency dividing means. the ratio of the clock signal and the phase inversion means for phase inversion, from the received input signal, the signal frequency components
And noise removal means for removing the high frequency components of the noise, as the quantization bit number of one or more bits of the output signal from the noise removal means, quantizing means for quantizing in the cycle of the clock signal of the frequency 2f First correlation processing means for performing weighted correlation processing between the quantized data from the quantization means and a fixed correlation bit pattern based on a clock signal having a frequency f from the frequency dividing means; Second correlation processing means for performing weighted correlation processing on the quantized data from the means and the fixed correlation bit pattern based on the clock signal of frequency f from the phase inversion means; and the first and second correlation processing means. First-in first-out storage for temporarily storing the correlation processing result data from each of the correlation processing means as a first-in first-out using the clock signal of the frequency 2f as a write clock. Construction including a stage, from the first-in-first-out memory means, the write clock and on the squared correlation processing result data respectively which are read by the read clock that is independent, as the at least a component and software processing means for adding process, the Receiver for spread spectrum communications.