JP2648909B2

JP2648909B2 - 書込みタイミング補償装置

Info

Publication number: JP2648909B2
Application number: JP60022515A
Authority: JP
Inventors: 啓一西川
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1985-02-07
Filing date: 1985-02-07
Publication date: 1997-09-03
Anticipated expiration: 2012-09-03
Also published as: JPS61182610A

Description

【発明の詳細な説明】この発明は，デジタル磁気記録装置における信号書込
み装置に係り，更に詳細に説明すれば磁気記録媒体に信
号を書込み，その後，読出す際に生じる読出し信号のパ
ターンピークシフトを軽減するために行う書込み電流の
タイミング補償装置に関するものである。

〔従来の技術〕

磁気テープ装置，磁気デイスク装置などの磁気記録装
置では磁気記録媒体にデータを書込む場合は一般に符号
変更をして符号化したデータを書込む。このとき書込み
条件として最小磁化反転間隔（Tmin）が大きいこと，最
大磁化反転間隔が小さいことがコード選択の一つの基準
となる。そのため従来MFM（Modified Frequency Modula
tion）が主流になつていたが，最近では２−7RLLC（Run
Length Limited Code）方式が実用化されており，今後
種々の方式が開発される状況下にある。

磁気記録の特徴としてパターンピークシフトがあり，
磁化反転間隔の短いパターンと長いパターンが連続して
記録された場合，その読出し信号のピーク間隔は磁化反
転間隔が短い部分が書込んだときよりも長くなるという
欠点がある。

第５図はパターンピークシフトの発生原理図である。
図中Iwは書込み電流波形であり，パルス幅T₁はT₂より十
分小さいとする。このT₁,T₂の繰返しパターンで書込み
を行なつた場合，読出し波形S_Rのピーク点A,B,Cで示さ
れる時間,T₃（Ａ−Ｂ間）,T₄（Ｂ−Ｃ間）はT₃＞T₁,T₄
＜T₂となり，本来T₃＝T₁,T₄＝T₂となるべきところが書
込み電流の反転タイミングより，読出し波形のピーク位
置が変形する現像が表われる。この現象によるピークシ
フトは読出した符号下データから元のデータに復号する
際の誤り（データエラー）を起させる原因になる。

この対策として書込み時に予めパターンピークシフト
を起す方向を予期し，タイミング補償を行なうこと，即
ち磁化反転間隔の補償を行なうことにより，再生時にお
けるパターンピークシフトの発生を軽減させ，データエ
ラーが発生しないようにすることが可能となる。

第７図は従来のタイミング補償方式によるタイミング
チャートであり，図において（１）は書込みクロツク，
（２）は入力データ，（３）は入力データ（２）を符号
化した符号化データ，（4a〜4e）は符号化データ（３）
を少しずつタイミングをずらした信号，（５）は符号化
データ（３）のパターンにより信号（4a〜4e）を部分的
に選択し，合成した補償後の符号化データであり，
（６）は補正後符号化データ（５）のパルス立上りを基
準に作つた書込み信号である。

次に動作について説明する。入力データ（２）は書込
みクロツク（１）に同期させ符号化データ（３）を生成
する。この符号化データ（３）を補償するため，遅延さ
せた複数の信号（4a〜4e）を作る。第７図示す例では符
号化データ（３）のパルスP₁に対し，この場合５種類の
タイミングの異なるパルスP_1a〜P_1eが発生する。

磁気記録の場合パターンピークシフトは，磁化反転間
隔が時間的に短いところと長いところが隣り合わせた場
合に，長いところが短く，短いところが長くなつて再生
される傾向がある。これを第５図で説明した。

パターンピークシフトを防ぐには符号化データ（３）
のパターンを組合わせを事前に知ることにより，パター
ンピークシフトを防ぐ方向に予めタイミングをずらして
書込むことで可能となる。即ち信号（4a〜4e）の中から
任意のパルスP_1a〜P_1eを選択し補償後符号化データ
（５）を作ることを考える。図中のパルスP₁を補償する
には，符号化データ（３）のパルスP₁の前後の間隔を調
べる必要がある。図では前のパルスP₂と当該パルスP₁と
の時間的間隔T_2-1は「２」，当該パルスP₁と後のパルス
P₃との時間的間隔T_1-3は「６」の場合を示した。この間
隔の組合せでのピークシフト量とそれに対応する適正補
償量予め求めておき，信号（4a〜4e）の中から最も適正
補償量に近いパルスP_1aを選択し，補償後符号化データ
（５）を作る。

このようにして符号化データ（３）から，その都度符
号化データに含まれるパターンに応じて適切な信号（4a
〜4e）を選択することにより補償後符号化データ（５）
を生成することができる。

以上書込みタイミング補償方式について概略的に説明
した。

さらに詳しく説明する。第６図は上記の書込み補償方
式を実現する回路の一例である。図中の（７）は符号化
回路であり，（８）はこの符号化回路（７）の出力であ
る符号化データ（３）の一時記憶回路，（９）は補償量
決定回路，（10）は遅延素子，（11）は選択回路，（1
2）は加算回路，（13）は書込み電流発生回路である。

符号化回路（７）には書込みクロツク（１）と入力デ
ータ（２）が入力され，符号化データ（３）を出力す
る。一時記憶回路（８）はこの場合15段のシフトレジス
タより構成されており，書込みクロツクの２倍の周波数
で符号化データ（３）を順次シフトする。このようにす
れば補償したいパルスP₁がシフトレジスタの中央段（8
h）にシフトされたとき，シフトレジスタ（8a〜8e）に
は符号化データ（３）のパルスP₁より後の部分が記憶さ
れており，シフトレジスタ（8i〜8o）にはP₁より前の部
分が記憶される。

補償量決定回路（９）はこのシフトレジスタ（８）に
記憶されているパターンに対応し，選択回路（11）の中
の適当なゲートを選択することにより，遅延素子（10）
により生成する異なる遅延量をもつ遅延符号化コード
（4a〜4e）を選択し補償後符号化データ（５）を得る。

得られた補償後符号化データ（５）を書込み電流発生
回路（13）に入力すると，補償後符号化データ（５）の
パルス立上りにおいて極性が反転する書込み電流（６）
が得られる。

〔発明が解決しようとする問題点〕

従来の書込みタイミング補償方式は，符号化データを
数ビツトにわたり記憶しなければならないため，実現回
路規模が大きくなること，また，入力データの入力から
実際に記録媒体上に記録されるまでにかなりの時間遅れ
が発生するなどの問題点があつた。

この発明は，上記のような問題点を解決するためにな
されたものであり，入力データを分割してその分割単位
で符号化する符号化方式において，その分割単位が種々
に変化する場合であっても，符号化データの書込みタイ
ミングを入力データに基づいて決定することが可能な，
また，書込みタイミング補償量の決定を簡単な回路構成
で行うことができる書込みタイミング補償装置を得るこ
とを目的とする。

〔問題点を解決するための手段〕

この発明にかかる書込みタイミング補償装置は，符号化される分割単位長が設定された長さに変化する
入力データの，直前に符号化された入力データと，現符
号化される入力データと，直後に符号化される入力デー
タを保持するシフトレジスタと，このシフトレジスタに保持された前記現符号化される
入力データを設定単位長に分割する語長カウンタと，前記シフトレジスタに保持された前記現符号化される
入力データをこの語長カウンタのより分割されたデータ
分割単位で符号化し，符号化データとして出力する符号
化データ発生回路と，この符号化データ発生回路による符号化データを記録
媒体に書込むタイミングを補正するタイミング補償量
を，前記シフトレジスタに保持された直前に符号化され
た入力データと，現符号化される入力データと，直後に
符号化される入力データとに基づいて決定する補償量決
定回路と，を備えたものである。

また，前記シフトレジスタの現符号化される入力デー
タ保持部分を前記符号化データ発生回路での符号化処理
に用いるレジスタと共通化したものである。

〔作用〕

この発明にかかる書込みタイミング補償装置の語長カ
ウンタは，シフトレジスタに保持された現符号化される
入力データを予め設定された分割単位長毎に分割して分
割信号を発生し，符号化データ発生回路は、入力データ
を語長カウンタによるデータ分割単位で符号化し、補償
量決定回路は，前記シフトレジスタの符号化された入力
データと、この入力データの直前に符号化された入力デ
ータと、前記符号化された入力データの直後に符号化さ
れる入力データとに基づいて予め設定されたデータ分割
単位毎に、前記符号化データの書込みタイミング補償量
を決定する。

〔発明の実施例〕

以下，この発明の一実施例を説明する。ここでは２−
7RLLC符号化方式に適応させた場合を例にとつて説明す
る。

第３図は２−7RLLCによる符号化アルゴリズムを示し
たものであり，入力データを最大４ビツトの長さをもつ
可変長の７語にいずれかに分割しそれぞれ対応した符号
化データに変換する。第４図はこの符号化アルゴリズム
により任意の入力データ列を符号化したものである。

第４図において入力データ（２）の一分割に対応する
符号化データ（３）列中に“1"は１個か２個であり，ま
た入力データ（２）の一分割における最終ビツトが“0"
の場合，対応する符号化データの後３ビツトは“100"と
なり，また入力データ（２）の最終ビツトが“1"の場合
は対応する符号化データ後の４ビツトは“1000"にな
る。

この符号化方式の場合，入力データ（２）の一分割ず
つ符号化が行なわれるが，その時の符号化中の入力デー
タ列の一分割とその直前に符号化が行なわれた入力デー
タ列の一分割中の最終１ビツトを参照することにより，
補償しようとする符号化データ中の“1"とその前の“1"
との間隔がわかる。

また同様に入力データ中符号化が行なわれている一分
割とその直後の一分割を参照することにより，補償しよ
うとする符号化データ中の“1"とその後の“1"との間隔
がわかる。

このように符号化中の入力データ列を含む前後の８ビ
ツトを参照することにより符号化データの“1"の前後の
“1"との間隔を知ることができその結果タイミング補償
を行なうことができる。

第１図はこの発明の一実施例のタイミング図である。
（１）は書込みクロツク，（２）は入力データ,2a〜2h
は書込みクロツク（１）に同期して入力データを順次シ
フトする８ビツトよりなるシフトレジスタの出力，（1
6）は入力データ（２）の分割を示す信号（３）は符号
化データ，（4a〜4e）は符号化データを補償の種類の数
だけ異なるタイミングで遅延させた信号，（５）は補償
後符号化データ，（６）は補償後書込み電流である。

次に動作について説明する。入力データ（２）は書込
みクロツク（１）に同期して順次シフトして８ビツトよ
りなるデータ列（2a〜2h）を作る。このとき実際に符号
化が行なわれるのは（2g〜2d）の最大４ビツトであり,2
hは１つ前に符号化が行なわれた一分割のデータの最終
ビツトである。データ列（2a〜2h）の内（2g〜2d）は符
号化アルゴリズムに従い符号化され，符号化データ
（３）が生成されるまたこのときの符号化中データの分
割があると，それを示す信号（16）が発生する。

たとえば符号化データ（３）におけるパルスP₁をタイ
ミング補償する場合を考える。このパルスP₁は入力デー
タ（２）の中における“10"を符号化したものであると
考えられる。

すなわち入力データの分割を示す信号の立上り（Ｆ
印）においてシフトレジスタの出力（2a〜2h）は2h＝
“1",2g＝“1",2f＝“0",2e＝“0",2d＝“1",2c＝“0",
2b＝“0",2a＝“0"となつている。ここで2hの“1"は符
号化データの前の“1"P₂から，区切りＦまで“0"が３個
続いていることを示し,2g＝“1"と2f＝“0"は現在符号
化中の符号化データ（３）は４ビツトからなつており，
分割Ｆから次のパルスP₁までに“0"が１個あり，またそ
のパルスP₁から次の分割Ｇまで０が２個あることを示
す。さらに2e＝“0",2d＝“1",2c＝“0"は次の符号化デ
ータ列が“010"であることを示し，つまり分割Ｇから次
のパルスP₃まで“0"が０個であることを示している。

このようにしてパルスP₁とその前後のパルスP₂,P₃と
の間隔が，入力データ（２）をシフトする８ビツトシフ
トレジスタの出力（2a〜2g）を参照することにより明確
になる。

これを利用して８ビツトの入力データ列（２）をもと
にそれぞれタイミングが異なる信号（4a〜4e）の選択を
し，たとえばこの場合P_2c,P_1e,P_3cと順に選択すること
により，補償後符号化データ（５）が生成され，その立
上りで反転する信号が書込み電流（６）となる。

次に以上の方式の実現手段の一例を第２図に示して説
明する。

第２図において，（７）は符号化回路であり,2−7RLL
C方式の符号化回路（７）は，入力データ（２）を記憶
する４段から成るシフトレジスタ7aと，このシフトレジ
スタの内容により符号化データ（３）を発生する組合せ
回路7bと，符号化中の入力データの語長を示す語長カウ
ンタ7cから構成されており，たとえば入力データ「0110
11……」を符号化する場合，シフトレジスタ7aには上位
４ビツト分「0110」が記憶され，第３図の変換テーブル
上で対応するデータ語「011X」が連想され，このとき語
長カウンタ7cにはデータ語「011」の語長「３」がセツ
トされる。この状態より書込みクロツク（１）に同期し
て対応する符号化データ「001000」が生成すると同時に
語調長カウンタ7cも１づつ減算される。その後語長カウ
ンタ7cが“0"になつたとき語長カウンタ7cはデータ分割
信号（16）を出力し，入力データ（２）の次の一分割が
符号化される。

なお，以上のような符号化回路（７）の構成は，第６
図で簡略化して示した符号化回路（７）と変るところは
ない。

第２図中，（10）は遅延素子，（11）は選択回略，
（12）は加算回路，（13）は書込み電流発生回路，（1
4）は符号化回路（７）に含まれる４ビツトからなるシ
フトレジスタ7aの前に１ビツト分，後に３ビツト分を追
加して得られる８ビツトシフトレジスタであり，第２図
では，書込入力データ（２）の入力側に近い側から順に
14a,14b……14hと連続した添字を付して各レジスタを示
しており,2a〜2hは各レジスタ（14a〜14h）の出力であ
る。（15）は補償量決定回路で，各レジスタの出力（2a
〜2h），符号化データ（３）及びデータ分割信号（16）
を入力して補償量を決定する。

次に動作について説明する。

入力データ（２）は書込みクロツク（１）と共にシフ
トレジスタ（14）に入力され，書込みクロツク（１）に
同期して順次シフトされる。同時に符号化回路（７）は
そのシフトレジスタ7aの出力（2d〜2g）を得て入力デー
タ（２）を符号化するとともに，データ分割信号（16）
を出力する。補償量決定回路（15）はデータ分割信号
（16）の立上り時においてシフトレジスタ（14）に保持
されている入力データ（２）の８ビツトパターンにより
補償量を決定し選択回路（11）のゲートを一つ選択す
る。符号化データ（３）は遅延素子（10）により５種類
の異つたタイミングを持つ信号（4a〜4e）になり，選択
回路（11）の中で１つだけ選択されているゲートを通つ
て補償後符号化データ（５）となり，その立上りにおい
て書込み電流（６）を反転させる。

このようにしてタイミング補償が可能となる。

なお，この実施例ではシフトレジスタ7aの後には４ビ
ツト分ではなく３ビツト分のシフトレジスタを設けてい
る。これは現在符号化中の入力データが“0010"または
“0011"の場合は、直後に符号化する入力データは初め
の３桁が判明すればタイミング補償量を決めることがで
きる。即ち、現在符号化中の入力データが“0010"の場
合は，直後に符号化する入力データが“0010"であれ
ば、符号化データは“00 00100100 00100100"になり、
また“0011"であれば，符号化データは“00 00100100 0
0001000"になる。従って現在符号化中の入力データの符
号化データと直後に符号化する入力データの符号化デー
タ“1"の間の“0"は何れも２個と４個以上になり、“1"
と“1"の間の“0"が２個の“1"はこの間の書込みタイミ
ングを狭めるようなタイミング補償量にする。

同様に現在符号化中の入力データが“0011"の場合
は，直後に符号化する入力データが“0010"であれば，
符号化データは“00 00001000 00100100"になり、また
“0011"であれば，符号化データは“00 00001000 00001
000"になる。従って現在符号化中の入力データの符号化
データと直後に符号化する入力データの符号化データの
“1"の間の“0"は何れも５個以上となる。そのため書込
みタイミングは変化させず、タイミング補償量は零にな
る。

このように、この実施例ではシフトレジスタ7aの後に
３ビツト分のシフトレジスタがあれば符号化データのタ
イミン補償量が決定される。

また説明では補償の数を５種類としたが，これも任意
に選択することが可能である。

〔発明の効果〕

以上説明したようにこの発明によれば，シフトレジス
タに保持された入力データを符号化する分割単位長毎に
分割する語長カウンタを設け，補償量決定回路は前記シ
フトレジスタの符号化される入力データと、この入力デ
ータの直前に符号化された入力データと、前記符号化さ
れる入力データの直後に符号化される入力データとに基
づいて予め設定されたデータ分割単位毎に、前記符号化
データの書込みタイミング補償量を決定するようにした
ので，符号化される分割単位長が種々に変化する符号化
方式においても，符号化データの書込みタイミングを入
力データに基づいて決定することが可能となり，また，
書込みタイミング補償量を決定するためのデータを保持
しておくレジスタ容量を少なくすることができる。

さらにまた，シフトレジスタの符号化される入力デー
タを保持する部分を符号化データ発生回路での符号化処
理に用いるレジスタと共通化したものでは，入力データ
を保持するレジスタから符号化データ発生回路の符号化
処理に用いるレジスタへのデータの移動を省略でき、入
力データの入力から記録媒への記録までの時間遅れを少
なくできる。

【図面の簡単な説明】

第１図はこの発明の一実施例によるタイミング補正方式
の各信号のタイミングを示す図，第２図はこの発明の実
現手段の一例を示す回路ブロック図，第３図は実施例と
しての符号化アルゴリズムを示す符号化対応表，第４図
は実施例としての符号化アルゴリズムの適用によるデー
タ符号化の一例を示す図，第５図はピークシフトの発生
のようすを示した波形図，第６図は従来のタイミング補
償方式の実現手段の一例を示す回路ブロック図，第７図
は従来のタイミング補正方式の一実施例による各信号の
タイミングを示す図である。図中（１）は書込みクロック，（２）は入力データ，
（2a〜2h）はシフトレジスタ出力，（３）は符号化デー
タ，（4a〜4e）は遅延符号化データ，（５）は補償後符
号化データ，（６）は補償後書込み電流，（16）は入力
データ分解信号である。なお，図中，同一符号は同一，又は相当部分を示す。

Claims

(57)【特許請求の範囲】

【請求項１】符号化される分割単位長が変化する入力デ
ータの、直前に符号化された入力データと、現符号化さ
れる入力データと、直後に符号化される入力データとを
保持するシフトレジスタと、このシフトレジスタに保持された前記現符号化される入
力データを設定単位長に分割する語長カウンタと、前記シフトレジスタに保持された前記現符号化される入
力データをこの語長カウンタにより分割されたデータ分
割単位で符号化し、符号化データとして出力する符号化
データ発生回路と、この符号化データ発生回路による符号化データを記録媒
体に書込むタイミングを補正するタイミング補償量を、
前記シフトレジスタに保持された直前に符号化された入
力データと、現符号化される入力データと、直前に符号
化される入力データとに基づいて決定する補償量決定回
路と、を備えたことを特徴とする書込みタイミング補償装置。
【請求項２】前記シフトレジスタの現符号化される入力
データ保持部を前記符号化データ発生回路での符号化処
理に用いるレジスタと共通化したことを特徴とする特許
請求の範囲第１項記載の書込みタイミング補償装置。