JP2646021B2 - コンバータ - Google Patents
コンバータInfo
- Publication number
- JP2646021B2 JP2646021B2 JP63323422A JP32342288A JP2646021B2 JP 2646021 B2 JP2646021 B2 JP 2646021B2 JP 63323422 A JP63323422 A JP 63323422A JP 32342288 A JP32342288 A JP 32342288A JP 2646021 B2 JP2646021 B2 JP 2646021B2
- Authority
- JP
- Japan
- Prior art keywords
- converter
- voltage
- circuit
- output
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Dc-Dc Converters (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はコンバータ,特に並列運転時に安定なコンバ
ータに関する。
ータに関する。
直流電源を受けて,一旦交流に変換して変圧器で交流
電圧を変成した後,整流し,再度所望の直流出力電圧に
変換する構成のコンバータは広く普及している。そして
このコンバータは,既製品のコンバータ駆動用の集積回
路によりパルス幅変調信号出力を発生してスイッチング
素子を駆動すると共に,直流出力電圧を検出して構成す
る安定化帰還ループを備えている。コンバータの変換周
波数を高くすれば,変圧器などの磁気部品及びコンデン
サの静電容量はその周波数にほぼ反比例して小さくな
る。近年では変換周波数を500kHz程度まで高周波化する
と共に,使用するコンデンサを低静電容量化して経時容
量変化のある電解コンデンサをすべて排除して,コンバ
ータを長寿命化,超小型化とする技術が普及してきてい
る。
電圧を変成した後,整流し,再度所望の直流出力電圧に
変換する構成のコンバータは広く普及している。そして
このコンバータは,既製品のコンバータ駆動用の集積回
路によりパルス幅変調信号出力を発生してスイッチング
素子を駆動すると共に,直流出力電圧を検出して構成す
る安定化帰還ループを備えている。コンバータの変換周
波数を高くすれば,変圧器などの磁気部品及びコンデン
サの静電容量はその周波数にほぼ反比例して小さくな
る。近年では変換周波数を500kHz程度まで高周波化する
と共に,使用するコンデンサを低静電容量化して経時容
量変化のある電解コンデンサをすべて排除して,コンバ
ータを長寿命化,超小型化とする技術が普及してきてい
る。
しかるに,この種のコンバータを単体で運転する場合
は安定に動作するが,複数を並列運転すると,他のユニ
ットの動作周波数成分が出力にあらわれると共に平滑回
路の中のインダクタがカットオフするユニットがある。
これらの影響により直流出力電圧のリプルは不連続に変
化することになり,よく知られている手段として直流出
力電圧の検出回路にコンデンサと抵抗器とによる位相補
償回路を並列接続しただけでは安定に動作できなくなる
ことがある。このカットオフ時の位相変化は不連続であ
り,コンバータの動作が不安定となる問題点となってい
た。
は安定に動作するが,複数を並列運転すると,他のユニ
ットの動作周波数成分が出力にあらわれると共に平滑回
路の中のインダクタがカットオフするユニットがある。
これらの影響により直流出力電圧のリプルは不連続に変
化することになり,よく知られている手段として直流出
力電圧の検出回路にコンデンサと抵抗器とによる位相補
償回路を並列接続しただけでは安定に動作できなくなる
ことがある。このカットオフ時の位相変化は不連続であ
り,コンバータの動作が不安定となる問題点となってい
た。
本発明ではこのような従来装置の問題点を解決するた
めに,コンバータの安定化帰還ループにおいて,コンバ
ータ駆動回路のパルス幅変調信号を積分する積分回路を
備え,この積分回路により得られた微小三角波をコンバ
ータ駆動回路の電圧安定化端子に重畳する手段を提案す
るものである。
めに,コンバータの安定化帰還ループにおいて,コンバ
ータ駆動回路のパルス幅変調信号を積分する積分回路を
備え,この積分回路により得られた微小三角波をコンバ
ータ駆動回路の電圧安定化端子に重畳する手段を提案す
るものである。
この積分回路としては,コンバータ駆動回路の電圧安
定化端子とコモン線間に抵抗器とコンデンサとを互いに
直列接続すると共に,このコンデンサの両端にパルス幅
変調信号出力で駆動される半導体スイッチング素子を接
続して構成することもあわせて提案する。
定化端子とコモン線間に抵抗器とコンデンサとを互いに
直列接続すると共に,このコンデンサの両端にパルス幅
変調信号出力で駆動される半導体スイッチング素子を接
続して構成することもあわせて提案する。
第1図は本発明の一実施例である。直流電源Eを受け
て,そのプラス側は,変圧器Tの1次巻線とスイッチン
グ素子であるFET Q1のドレイン電極に順次接続され,直
流電源Eのマイナス側は,FET Q1のソース電極に接続さ
れると共に,1次側のコモン線となる。ここでFET Q1のゲ
ート電極には抵抗器R5を介してコンバータ駆動回路U1の
出力端子aからオン・オフ信号が供給されている。(第
2図にその波形を示す)。FET Q1のオン・オフにともな
い,変圧器Tの1次巻線には交流電圧を発生させるもの
である。
て,そのプラス側は,変圧器Tの1次巻線とスイッチン
グ素子であるFET Q1のドレイン電極に順次接続され,直
流電源Eのマイナス側は,FET Q1のソース電極に接続さ
れると共に,1次側のコモン線となる。ここでFET Q1のゲ
ート電極には抵抗器R5を介してコンバータ駆動回路U1の
出力端子aからオン・オフ信号が供給されている。(第
2図にその波形を示す)。FET Q1のオン・オフにともな
い,変圧器Tの1次巻線には交流電圧を発生させるもの
である。
コンバータ駆動回路U1は,既製の集積回路として普及
しているものである。内部回路は,コンバータのスイッ
チング周期を設定する基準発振回路と,この基準発振回
路に基づく三角波発生回路と,基準電圧源と,定電圧化
のための誤差増幅器と,この誤差増幅器の出力レベルと
上記の三角波発生回路の波形と比較するコンパレータ
と,このコンパレータ出力に基づいてパルス幅変調信号
出力を発生する回路とから構成される。なお,第1図に
おいては,本発明の説明に直接必要な端子のみを図示し
ている。すなわち,パルス幅変調信号出力端子aと,基
準電圧源の端子bと,電圧安定化端子c,dと,負帰還用
端子eと,基準発振回路の周期を決定するコンデンサと
抵抗器をそれぞれ接続する端子g,fと,接地端子hとを
図示している。
しているものである。内部回路は,コンバータのスイッ
チング周期を設定する基準発振回路と,この基準発振回
路に基づく三角波発生回路と,基準電圧源と,定電圧化
のための誤差増幅器と,この誤差増幅器の出力レベルと
上記の三角波発生回路の波形と比較するコンパレータ
と,このコンパレータ出力に基づいてパルス幅変調信号
出力を発生する回路とから構成される。なお,第1図に
おいては,本発明の説明に直接必要な端子のみを図示し
ている。すなわち,パルス幅変調信号出力端子aと,基
準電圧源の端子bと,電圧安定化端子c,dと,負帰還用
端子eと,基準発振回路の周期を決定するコンデンサと
抵抗器をそれぞれ接続する端子g,fと,接地端子hとを
図示している。
そして変圧器Tの二次巻線からダイオードD1とダイオ
ードD2とインダクタL及びコンデンサC3によって整流平
滑されて,出力端子t1,t2から目的の直流出力が得ら
れ,負荷RLに供給される。
ードD2とインダクタL及びコンデンサC3によって整流平
滑されて,出力端子t1,t2から目的の直流出力が得ら
れ,負荷RLに供給される。
直流出力電圧は抵抗器R6と抵抗器R7とからなる分圧器
で検出されて演算増幅器U2の反転端子に送られる。また
基準電圧源Vrefが演算測定器U2の非反転端子に接続さ
れている。演算増幅器U2の出力は抵抗器R5を介してフォ
トカプラPCの発光部に供給される。この光信号はフォト
カプラPCの受光トランジスタを導電度変調して,コンバ
ータ駆動回路U1の安定化端子Cに安定化信号を与える。
で検出されて演算増幅器U2の反転端子に送られる。また
基準電圧源Vrefが演算測定器U2の非反転端子に接続さ
れている。演算増幅器U2の出力は抵抗器R5を介してフォ
トカプラPCの発光部に供給される。この光信号はフォト
カプラPCの受光トランジスタを導電度変調して,コンバ
ータ駆動回路U1の安定化端子Cに安定化信号を与える。
コンバータ駆動回路U1の出力端子aから抵抗器R3を介
してPNPトランジスタQ2のベースに供給される。一方コ
ンバータ駆動回路U1の基準電圧発生端子bよりフォトカ
プラPCの受光トランジスタと抵抗器R2及びコンデンサC2
が直列に接続される。そしてコンデンサC2の両端には抵
抗器R4を介してPNPトランジスタQ2のエミッタとコレク
タが接続されている。
してPNPトランジスタQ2のベースに供給される。一方コ
ンバータ駆動回路U1の基準電圧発生端子bよりフォトカ
プラPCの受光トランジスタと抵抗器R2及びコンデンサC2
が直列に接続される。そしてコンデンサC2の両端には抵
抗器R4を介してPNPトランジスタQ2のエミッタとコレク
タが接続されている。
ここで,コンデンサC2と抵抗器R4とトランジスタQ2と
抵抗器R3とからなる回路が積分回路を構成している。こ
れらの回路が存在せず,抵抗器R2の一端がコンデンサC2
に接続されず,直接コモン線に接続される状態が従来通
常の構成である。本発明では,抵抗器R2に上記積分回路
のコンデンサC2が挿入され,この積分回路の電圧信号が
抵抗器R2を介して重畳されるものである。
抵抗器R3とからなる回路が積分回路を構成している。こ
れらの回路が存在せず,抵抗器R2の一端がコンデンサC2
に接続されず,直接コモン線に接続される状態が従来通
常の構成である。本発明では,抵抗器R2に上記積分回路
のコンデンサC2が挿入され,この積分回路の電圧信号が
抵抗器R2を介して重畳されるものである。
次に動作を説明すると,フォトカプラPCの受光トラン
ジスタは出力電圧安定化のための誤差信号を受けて,そ
のエミッタは通常2V位の直流レベルにある。そしてこの
電圧がコンバータ駆動回路U1の安定化端子cに接続され
る。そこへ前記のトランジスタQ2に関連する積分回路の
電圧を発生するコンデンサC2の電圧信号が抵抗器R2を介
して加わる。積分回路のコンデンサC2には,抵抗器R4を
介してトランジスタQ2により,パルス幅変調信号出力に
対応してオンオフするため,ほぼゼロ値を起点とする微
小三角波が発生する。
ジスタは出力電圧安定化のための誤差信号を受けて,そ
のエミッタは通常2V位の直流レベルにある。そしてこの
電圧がコンバータ駆動回路U1の安定化端子cに接続され
る。そこへ前記のトランジスタQ2に関連する積分回路の
電圧を発生するコンデンサC2の電圧信号が抵抗器R2を介
して加わる。積分回路のコンデンサC2には,抵抗器R4を
介してトランジスタQ2により,パルス幅変調信号出力に
対応してオンオフするため,ほぼゼロ値を起点とする微
小三角波が発生する。
したがって,フォトカプラPCの受光トランジスタのエ
ミッタにはコンバータの周期に同期し,かつパルス幅変
調信号出力に対応した,第2図(U1の端子c)に示す波
形の微小三角波は重畳される。この微小三角波はコンバ
ータ駆動回路U1の出力波形を積分した波形であって,出
力端子t1,t2に現れる微小交流分波形とほぼ相似波形で
あるが,他のユニットの動作周波数の影響や出力のイン
ダクタLのカットオフの影響を受けない波形が得られ
る。またこの波形は,上記出力端子t1,t2から抵抗器R7
とコンデンサC5により検出した波形と違いFET Q1のスト
レージや出力フィルタのインダクタLとコンデンサC3の
遅れが入っていないので,系の位相遅れを補償する効果
すなわち進み補償として最適である。したがって第2図
(U1の端子c)に示す波形を安定化端子cに重畳するこ
とにより,自己の動作周波数に同期した進み補償を得る
ことができる。
ミッタにはコンバータの周期に同期し,かつパルス幅変
調信号出力に対応した,第2図(U1の端子c)に示す波
形の微小三角波は重畳される。この微小三角波はコンバ
ータ駆動回路U1の出力波形を積分した波形であって,出
力端子t1,t2に現れる微小交流分波形とほぼ相似波形で
あるが,他のユニットの動作周波数の影響や出力のイン
ダクタLのカットオフの影響を受けない波形が得られ
る。またこの波形は,上記出力端子t1,t2から抵抗器R7
とコンデンサC5により検出した波形と違いFET Q1のスト
レージや出力フィルタのインダクタLとコンデンサC3の
遅れが入っていないので,系の位相遅れを補償する効果
すなわち進み補償として最適である。したがって第2図
(U1の端子c)に示す波形を安定化端子cに重畳するこ
とにより,自己の動作周波数に同期した進み補償を得る
ことができる。
第3図は本発明の他の実施例の中の積分回路の関連部
分を示す図である。図において,コンバータ駆動回路U1
の出力端子aから抵抗器R13と抵抗器R14で分圧して,ト
ランジスタQ5のベースに接続される。トランジスタQ5の
コレクタ・エミッタはトランジスタQ4のベース・エミッ
タにそれぞれ接続される。一方コンバータ駆動回路U1の
基準電圧発生端子bより抵抗器R15と抵抗器R16を介して
一定電位をPNPトランジスタQ3のベースに与えられる。
光信号を伝達されたフォトカプラPCの受光トランジスタ
を直列に介してPNPトランジスタQ3のエミッタ・ベース
が抵抗器R15に並列接続される。PNPトランジスタQ3は出
力電圧安定化の信号を受けて,そのコレクタはコンバー
タ駆動回路U1の安定化端子cに接続される。ここへ抵抗
器R2とコンデンサC2と抵抗器R4からなる積分回路が接続
されて,PNPトランジスタQ3のコレクタはコンバータの周
期に対応した,第2図(U1の端子c)に示す波形の微小
三角波が重畳される。この回路は第1図の回路の場合と
同様の作用をするものであるが,第1図の回路と比較し
て,フォトカプラPCの受光トランジスタが一定電圧モー
ドで動作するので応答速度が早い点と,積分回路のコン
デンサC2の放電トランジスタのオン時の飽和電圧が第1
図の回路と比べて低くなる。
分を示す図である。図において,コンバータ駆動回路U1
の出力端子aから抵抗器R13と抵抗器R14で分圧して,ト
ランジスタQ5のベースに接続される。トランジスタQ5の
コレクタ・エミッタはトランジスタQ4のベース・エミッ
タにそれぞれ接続される。一方コンバータ駆動回路U1の
基準電圧発生端子bより抵抗器R15と抵抗器R16を介して
一定電位をPNPトランジスタQ3のベースに与えられる。
光信号を伝達されたフォトカプラPCの受光トランジスタ
を直列に介してPNPトランジスタQ3のエミッタ・ベース
が抵抗器R15に並列接続される。PNPトランジスタQ3は出
力電圧安定化の信号を受けて,そのコレクタはコンバー
タ駆動回路U1の安定化端子cに接続される。ここへ抵抗
器R2とコンデンサC2と抵抗器R4からなる積分回路が接続
されて,PNPトランジスタQ3のコレクタはコンバータの周
期に対応した,第2図(U1の端子c)に示す波形の微小
三角波が重畳される。この回路は第1図の回路の場合と
同様の作用をするものであるが,第1図の回路と比較し
て,フォトカプラPCの受光トランジスタが一定電圧モー
ドで動作するので応答速度が早い点と,積分回路のコン
デンサC2の放電トランジスタのオン時の飽和電圧が第1
図の回路と比べて低くなる。
以上述べたように本発明は,コンバータ駆動回路のパ
ルス幅変調信号を積分して得られた微小三角波をコンバ
ータ駆動回路の電圧安定化端子に重畳することを特徴と
するので,一次側のみの回路でコンバータの安定化ルー
プの位相補正が可能となる。
ルス幅変調信号を積分して得られた微小三角波をコンバ
ータ駆動回路の電圧安定化端子に重畳することを特徴と
するので,一次側のみの回路でコンバータの安定化ルー
プの位相補正が可能となる。
従ってこのコンバータを単体で運転した時は勿論のこ
と,複数を並列運転した時にでも,相互干渉せずにそれ
ぞれのコンバータがそれぞれの運転モードで安定に動作
する効果を有する。
と,複数を並列運転した時にでも,相互干渉せずにそれ
ぞれのコンバータがそれぞれの運転モードで安定に動作
する効果を有する。
第1図は本発明に係るコンバータの一実施例を示す図で
あり,第2図は本発明に係るコンバータの動作を説明す
るための波形図であり,第3図は本発明に係るコンバー
タの他の実施例を示す図である。 E……直流電源,T……変圧器、D1,D2……ダイオード C1〜C5……コンデンサ、L……インダクタ、R1〜R16…
…抵抗器 U1……コンバータ駆動回路、U2……演算増幅器、PC……
フォトカプラ Q1……FET,Q2,Q3……PNPトランジスタ Q4,Q5……NPNトランジスタ、t1,t2……出力端子 Vref……基準電圧源,RL……負荷
あり,第2図は本発明に係るコンバータの動作を説明す
るための波形図であり,第3図は本発明に係るコンバー
タの他の実施例を示す図である。 E……直流電源,T……変圧器、D1,D2……ダイオード C1〜C5……コンデンサ、L……インダクタ、R1〜R16…
…抵抗器 U1……コンバータ駆動回路、U2……演算増幅器、PC……
フォトカプラ Q1……FET,Q2,Q3……PNPトランジスタ Q4,Q5……NPNトランジスタ、t1,t2……出力端子 Vref……基準電圧源,RL……負荷
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭61−262081(JP,A) 実開 昭51−13515(JP,U)
Claims (2)
- 【請求項1】直流電源と,変圧器と,スイッチング素子
と,該スイッチング素子をオンオフ駆動するコンバータ
駆動回路であって電圧安定化端子を有し,この電圧安定
化端子の電圧レベルに応じてパルス幅変調信号出力を発
生するコンバータ駆動回路とからなり,前記変圧器の二
次巻線の電圧を整流・平滑して直流出力電圧を得ると共
に,該直流出力電圧を検出して,基準電圧と比較して得
られた誤差信号を絶縁手段を介して,前記コンバータ駆
動回路の電圧安定化端子に与えるコンバータにおいて, 前記コンバータ駆動回路のパルス幅変調信号を積分する
積分回路を備え,この積分回路により得られた微小三角
波を前記コンバータ駆動回路の電圧安定化端子に重畳す
ることを特徴とするコンバータ。 - 【請求項2】上記積分回路は,前記コンバータ駆動回路
の電圧安定化端子とコモン線間に抵抗器とコンデンサと
を互いに直列接続すると共に,該コンデンサの両端に前
記パルス幅変調信号出力で駆動される半導体スイッチン
グ素子を接続してなることを特徴とする請求項1に記載
のコンバータ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63323422A JP2646021B2 (ja) | 1988-12-23 | 1988-12-23 | コンバータ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63323422A JP2646021B2 (ja) | 1988-12-23 | 1988-12-23 | コンバータ |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1464197A Division JP2729478B2 (ja) | 1997-01-10 | 1997-01-10 | コンバータ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH02174558A JPH02174558A (ja) | 1990-07-05 |
JP2646021B2 true JP2646021B2 (ja) | 1997-08-25 |
Family
ID=18154510
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63323422A Expired - Lifetime JP2646021B2 (ja) | 1988-12-23 | 1988-12-23 | コンバータ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2646021B2 (ja) |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5840797Y2 (ja) * | 1974-07-19 | 1983-09-13 | オリジン電気 (株) | Dc−dcコンバ−タ |
JPS61262081A (ja) * | 1985-05-13 | 1986-11-20 | Sanken Electric Co Ltd | 直流安定化電源装置 |
-
1988
- 1988-12-23 JP JP63323422A patent/JP2646021B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH02174558A (ja) | 1990-07-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3690814B2 (ja) | 変成器及び1次巻線を介した帰還を有する切替モード電源 | |
US4717994A (en) | Current mode control for DC converters operating over 50% duty cycle | |
US5469349A (en) | Power supply circuit and control circuit for use in a power supply circuit | |
JPH11122926A (ja) | 自励発振型スイッチング電源装置 | |
JP2646021B2 (ja) | コンバータ | |
JPS58112110A (ja) | 安定化電源装置 | |
JPH0139578B2 (ja) | ||
JPH0739346Y2 (ja) | 電流モード制御装置のスロープ補償回路 | |
JP2729478B2 (ja) | コンバータ | |
JPH09265328A (ja) | アクティブダミー回路 | |
JP3006775B2 (ja) | スイッチング電源装置 | |
JP3191756B2 (ja) | スイッチング電源装置 | |
KR930008233Y1 (ko) | 트리거 전류 제어회로 | |
JP2591627Y2 (ja) | Ac−dcコンバータ | |
JPH0223105Y2 (ja) | ||
JPH0218623Y2 (ja) | ||
JPH07244090A (ja) | 電圧検出回路 | |
JP2586993Y2 (ja) | 半導体電力変換装置の電源回路 | |
JPH0231913Y2 (ja) | ||
JPH019270Y2 (ja) | ||
JPH0530179Y2 (ja) | ||
JPH0729742Y2 (ja) | スイッチング電源の電流検出回路 | |
JPS61288730A (ja) | 電源装置 | |
JPH0545114Y2 (ja) | ||
JPH041524B2 (ja) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090509 Year of fee payment: 12 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090509 Year of fee payment: 12 |