JP2645088B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2645088B2 JP2645088B2 JP63176723A JP17672388A JP2645088B2 JP 2645088 B2 JP2645088 B2 JP 2645088B2 JP 63176723 A JP63176723 A JP 63176723A JP 17672388 A JP17672388 A JP 17672388A JP 2645088 B2 JP2645088 B2 JP 2645088B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor region
- opening
- forming
- type
- diffusion layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 69
- 238000000034 method Methods 0.000 title description 29
- 238000004519 manufacturing process Methods 0.000 title description 17
- 239000010410 layer Substances 0.000 claims description 83
- 239000012535 impurity Substances 0.000 claims description 66
- 239000000758 substrate Substances 0.000 claims description 22
- 239000011229 interlayer Substances 0.000 claims description 21
- 238000010438 heat treatment Methods 0.000 claims description 17
- 230000003213 activating effect Effects 0.000 claims description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims 4
- 229910052710 silicon Inorganic materials 0.000 claims 4
- 239000010703 silicon Substances 0.000 claims 4
- 238000009792 diffusion process Methods 0.000 description 85
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 20
- 229920005591 polysilicon Polymers 0.000 description 20
- -1 arsenic ions Chemical class 0.000 description 15
- 238000005516 engineering process Methods 0.000 description 12
- 230000001133 acceleration Effects 0.000 description 11
- 238000005468 ion implantation Methods 0.000 description 11
- 229910052785 arsenic Inorganic materials 0.000 description 10
- 238000005530 etching Methods 0.000 description 8
- 238000002955 isolation Methods 0.000 description 8
- 230000006866 deterioration Effects 0.000 description 7
- 229910015900 BF3 Inorganic materials 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 229910017758 Cu-Si Inorganic materials 0.000 description 5
- 229910017931 Cu—Si Inorganic materials 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 229910045601 alloy Inorganic materials 0.000 description 5
- 239000000956 alloy Substances 0.000 description 5
- 238000000137 annealing Methods 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 5
- 239000005360 phosphosilicate glass Substances 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 229910052698 phosphorus Inorganic materials 0.000 description 4
- 239000011574 phosphorus Substances 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 230000006378 damage Effects 0.000 description 3
- 230000002542 deteriorative effect Effects 0.000 description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- WTEOIRVLGSZEPR-UHFFFAOYSA-N boron trifluoride Chemical compound FB(F)F WTEOIRVLGSZEPR-UHFFFAOYSA-N 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
- H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
- H01L21/2251—Diffusion into or out of group IV semiconductors
- H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
- H01L21/2257—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer being silicon or silicide or SIPOS, e.g. polysilicon, porous silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/02—Contacts, special
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/026—Deposition thru hole in mask
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/102—Mask alignment
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明は、半導体装置における配線間の接続に関す
るもので、特にＮ型およびＰ型の拡散層に至る開孔工程
を含む半導体装置の製造方法に関する。
るもので、特にＮ型およびＰ型の拡散層に至る開孔工程
を含む半導体装置の製造方法に関する。
（従来技術） 従来技術では、半導体基板内にＮ型およびＰ型の拡散
層を形成した後、層間絶縁膜を堆積し、該Ｎ型拡散層
と、Ｐ型拡散層に対して１度にコンタクト孔を開孔した
後、金属配線を行っていた。
層を形成した後、層間絶縁膜を堆積し、該Ｎ型拡散層
と、Ｐ型拡散層に対して１度にコンタクト孔を開孔した
後、金属配線を行っていた。
このような半導体装置の製造方法によると、従来、Ｎ
型MOSFETにおいて、コンタクト孔を開孔する場合、コン
タクト孔が拡散層から外れないよう、マスク合わせの余
裕を設ける必要があった。近年、素子の微細化が進み、
その合わせ余裕が小さく成って来ている。この際、コン
タクト孔が拡散層から外れた場合に備えて、例えば、ヒ
素イオン、リンイオンを用いたイオン注入技術や、ヒ
素、リンを含んだ物質による、固層不純物拡散技術等を
用いようとする、いわゆる公知のSAC（Self−Aligned−
Contact）技術がある。しかしこの技術をＮ型およびＰ
型拡散層が共存するCMOS−LSIに用いようとする場合、
両拡散層に対するコンタクト孔を１度に開孔すると、Ｐ
型拡散層に特性の異なるＮ型の例えば、ヒ素、リン等が
ドーピングされ、コンタクト特性の劣化が生じることに
なる。また、Ｎ型拡散層に対してのSAC形成工程におい
ても、不純物活性化のための熱処理によって、Ｐ型拡散
層の不純物が気相中への不純物拡散、いわゆるアウトデ
ィフュージョンを起こし、Ｐ型拡散層表面の不純物濃度
が低下し、やはり、コンタクト特性の劣化をもたらした
り、さらに、層間絶縁膜を構成するBPSG（ホウ素−リン
ケイ酸ガラス）膜から、リンがＰ型拡散層にドーピング
され、特性劣化が生じてしまう問題がある。
型MOSFETにおいて、コンタクト孔を開孔する場合、コン
タクト孔が拡散層から外れないよう、マスク合わせの余
裕を設ける必要があった。近年、素子の微細化が進み、
その合わせ余裕が小さく成って来ている。この際、コン
タクト孔が拡散層から外れた場合に備えて、例えば、ヒ
素イオン、リンイオンを用いたイオン注入技術や、ヒ
素、リンを含んだ物質による、固層不純物拡散技術等を
用いようとする、いわゆる公知のSAC（Self−Aligned−
Contact）技術がある。しかしこの技術をＮ型およびＰ
型拡散層が共存するCMOS−LSIに用いようとする場合、
両拡散層に対するコンタクト孔を１度に開孔すると、Ｐ
型拡散層に特性の異なるＮ型の例えば、ヒ素、リン等が
ドーピングされ、コンタクト特性の劣化が生じることに
なる。また、Ｎ型拡散層に対してのSAC形成工程におい
ても、不純物活性化のための熱処理によって、Ｐ型拡散
層の不純物が気相中への不純物拡散、いわゆるアウトデ
ィフュージョンを起こし、Ｐ型拡散層表面の不純物濃度
が低下し、やはり、コンタクト特性の劣化をもたらした
り、さらに、層間絶縁膜を構成するBPSG（ホウ素−リン
ケイ酸ガラス）膜から、リンがＰ型拡散層にドーピング
され、特性劣化が生じてしまう問題がある。
また、例えば、Ｎ型拡散層に対して、SAC技術を用い
る場合、Ｎ型拡散層と、ポリシリコン配線に対するコン
タクト孔を同時に開孔し、Ｎ型の不純物を拡散した場
合、ポリシリコン配線に拡散したＮ型ドーパント材が、
拡散移動し、MOSFET特性に悪影響を及ぼす。その拡散移
動した量によっては、MOSFETのゲート酸化膜を破壊し、
動作を不能とする。これは、Ｐ型拡散層へのコンタクト
孔を同時に開孔し、SAC技術を用いてＰ型ドーパント材
がMOSFETまで拡散された場合にも言える。
る場合、Ｎ型拡散層と、ポリシリコン配線に対するコン
タクト孔を同時に開孔し、Ｎ型の不純物を拡散した場
合、ポリシリコン配線に拡散したＮ型ドーパント材が、
拡散移動し、MOSFET特性に悪影響を及ぼす。その拡散移
動した量によっては、MOSFETのゲート酸化膜を破壊し、
動作を不能とする。これは、Ｐ型拡散層へのコンタクト
孔を同時に開孔し、SAC技術を用いてＰ型ドーパント材
がMOSFETまで拡散された場合にも言える。
（発明が解決しようとする課題） この発明は上記のような点に鑑みてなされたもので、
同一基板上にＮ型半導体領域、Ｐ型半導体領域を有し、
これら双方の領域に対するコンタクト特性が良好となる
半導体装置の製造方法を提供することを目的とする。
同一基板上にＮ型半導体領域、Ｐ型半導体領域を有し、
これら双方の領域に対するコンタクト特性が良好となる
半導体装置の製造方法を提供することを目的とする。
［発明の構成］ （課題を解決するための手段） この発明に係る半導体装置の製造方法は、半導体基体
中に第１導電型の第１の半導体領域を形成し、前記基体
中に第２導電型の第２の半導体領域を形成し、前記基体
上に絶縁層を形成する。さらに前記絶縁層中に前記第１
の半導体領域に通じる第１の開孔部を形成し、この第１
の開孔部を介して第１導電型の不純物を導入する。そし
て、熱処理を行い前記不純物を活性化させる。この後、
前記絶縁層中に前記第２の半導体領域に通じる第２の開
孔部を形成し、前記第１の開孔部および第２の開孔部を
介して前記第１の半導体領域および第２の半導体領域に
接続される配線層を形成することを特徴としている。
中に第１導電型の第１の半導体領域を形成し、前記基体
中に第２導電型の第２の半導体領域を形成し、前記基体
上に絶縁層を形成する。さらに前記絶縁層中に前記第１
の半導体領域に通じる第１の開孔部を形成し、この第１
の開孔部を介して第１導電型の不純物を導入する。そし
て、熱処理を行い前記不純物を活性化させる。この後、
前記絶縁層中に前記第２の半導体領域に通じる第２の開
孔部を形成し、前記第１の開孔部および第２の開孔部を
介して前記第１の半導体領域および第２の半導体領域に
接続される配線層を形成することを特徴としている。
（作用） 上記構成を有する半導体装置の製造方法であると、絶
縁層中に第１の半導体領域に通じる第１の開孔部を形成
し、この第１の開孔部を介して第１導電型の不純物を導
入する。この時、第２導電型の第２の半導体領域上は絶
縁層で覆われている。この絶縁層により、第２導電型の
第２の半導体領域には、第１導電型の不純物が混入され
ることがない。
縁層中に第１の半導体領域に通じる第１の開孔部を形成
し、この第１の開孔部を介して第１導電型の不純物を導
入する。この時、第２導電型の第２の半導体領域上は絶
縁層で覆われている。この絶縁層により、第２導電型の
第２の半導体領域には、第１導電型の不純物が混入され
ることがない。
さらに、熱処理を行い、第１の開孔部を介して導入さ
れた第１導電型の不純物を活性化させるが、この時に
も、第２導電型の第２の半導体領域上は絶縁層で覆われ
ている。この絶縁層により、第２導電型の第２の半導体
領域から、第２導電型の不純物がアウトディフュージョ
ンを起こすことがない。また、導電型の異なる第１導電
型の不純物が気相中を介して、第２の半導体領域に混入
されることもない。
れた第１導電型の不純物を活性化させるが、この時に
も、第２導電型の第２の半導体領域上は絶縁層で覆われ
ている。この絶縁層により、第２導電型の第２の半導体
領域から、第２導電型の不純物がアウトディフュージョ
ンを起こすことがない。また、導電型の異なる第１導電
型の不純物が気相中を介して、第２の半導体領域に混入
されることもない。
よって、SAC技術を用いていない第２の半導体領域の
コンタクト特性の劣化を防止できる。
コンタクト特性の劣化を防止できる。
また、第２の半導体領域では、第２の開孔部を介して
の第２導電型の不純物を導入を行わない。このため、導
電型の異なる第２導電型の不純物が、第１の開孔部を介
して、第１の半導体領域に混入されることがない。ま
た、開孔部を介して導入される不純物を活性化させるた
めの熱処理も必要ないので、第１導電型の第１の半導体
領域から、第１導電型の不純物がアウトディフュージョ
ンを起こすこともない。
の第２導電型の不純物を導入を行わない。このため、導
電型の異なる第２導電型の不純物が、第１の開孔部を介
して、第１の半導体領域に混入されることがない。ま
た、開孔部を介して導入される不純物を活性化させるた
めの熱処理も必要ないので、第１導電型の第１の半導体
領域から、第１導電型の不純物がアウトディフュージョ
ンを起こすこともない。
よって、SAC技術を用いている第１の半導体領域のコ
ンタクト特性の劣化をも防止できる。
ンタクト特性の劣化をも防止できる。
従って、第１、第２の半導体領域のいずれの領域にお
いても、コンタクト特性が良好となる半導体装置を製造
することができる。
いても、コンタクト特性が良好となる半導体装置を製造
することができる。
（実施例） 以下、第１図乃至第４図の製造工程図を参照して、こ
の発明の実施例に係わる半導体装置の製造方法を説明す
る。
の発明の実施例に係わる半導体装置の製造方法を説明す
る。
（１） 第１図（ａ）乃至第１図（ｃ）は、第１の実施
例の半導体装置の製造方法を工程順に示す断面図であ
る。
例の半導体装置の製造方法を工程順に示す断面図であ
る。
第１図（ａ）において、Ｎ型の半導体基板11上に、基
板とは反対導電型の井戸状拡散層12を形成し、LOCOS法
を用いて、素子間分離領域13を形成し、続いて、ポリシ
リコン配線18を形成する。次に、この素子間分離領域で
分離された素子領域の半導体基板11中にＮ型不純物拡散
層21をヒ素イオンAs+を加速電圧40KeV、ドーズ量５×10
15cm-2の条件でイオン注入にて形成し、また、Ｐ型不純
物拡散層22をフッ化ホウ素イオンBF2を加速電圧50KeV、
ドーズ量５×1015cm-2の条件でイオン注入して形成す
る。次に、層間絶縁膜として、CVD法により、シリコン
酸化膜14、および低温リフロー用の高濃度不純物含有の
絶縁膜15、例えばBPSG（ホウ素−リンケイ酸ガラス）膜
を堆積形成した後、900℃で30分間アニールすることに
より、前記絶縁膜15の表面平坦化を行う。
板とは反対導電型の井戸状拡散層12を形成し、LOCOS法
を用いて、素子間分離領域13を形成し、続いて、ポリシ
リコン配線18を形成する。次に、この素子間分離領域で
分離された素子領域の半導体基板11中にＮ型不純物拡散
層21をヒ素イオンAs+を加速電圧40KeV、ドーズ量５×10
15cm-2の条件でイオン注入にて形成し、また、Ｐ型不純
物拡散層22をフッ化ホウ素イオンBF2を加速電圧50KeV、
ドーズ量５×1015cm-2の条件でイオン注入して形成す
る。次に、層間絶縁膜として、CVD法により、シリコン
酸化膜14、および低温リフロー用の高濃度不純物含有の
絶縁膜15、例えばBPSG（ホウ素−リンケイ酸ガラス）膜
を堆積形成した後、900℃で30分間アニールすることに
より、前記絶縁膜15の表面平坦化を行う。
次に、第１図（ｂ）において、Ｎ型拡散層21に対し
て、図示しないマスクを用いて第１のコンタクト孔31を
異方性エッチングにより開孔し、例えばヒ素イオンAs+
を加速電圧40KeV、ドーズ量５×1015cm-2の条件でイオ
ン注入し、850℃で30分間アニールすることにより、SAC
によるＮ型拡散層23を形成する。
て、図示しないマスクを用いて第１のコンタクト孔31を
異方性エッチングにより開孔し、例えばヒ素イオンAs+
を加速電圧40KeV、ドーズ量５×1015cm-2の条件でイオ
ン注入し、850℃で30分間アニールすることにより、SAC
によるＮ型拡散層23を形成する。
次に、第１図（ｃ）において、Ｐ型拡散層22、および
ポリシリコン配線18に対して第２のコンタクト孔32を異
方性エッチングにより開孔し、全面にAl−Cu−Si合金配
線材料をスパッタ法により堆積し、これをパターニング
して、配線16を形成し、全面に層間絶縁膜17を堆積す
る。この時、第２のコンタクト孔32を形成するためのマ
スク部材により、第１のコンタクト孔31は塞がれてい
る。
ポリシリコン配線18に対して第２のコンタクト孔32を異
方性エッチングにより開孔し、全面にAl−Cu−Si合金配
線材料をスパッタ法により堆積し、これをパターニング
して、配線16を形成し、全面に層間絶縁膜17を堆積す
る。この時、第２のコンタクト孔32を形成するためのマ
スク部材により、第１のコンタクト孔31は塞がれてい
る。
このような製造方法によれば、SAC技術を用いる側の
コンタクト孔を先に開孔し、そのコンタクト孔に不純物
をドーピング後、他のコンタクト孔を開孔することによ
って、後工程で開孔されたコンタクト孔中に、先工程で
開孔されたコンタクト孔中にドーピングされた不純物が
ドーピングされない。また、不純物活性化のための熱処
理工程の熱により、SAC技術を用いない側の拡散領域に
おいてアウトディフュージョンが生じることや、層間絶
縁膜等からの特性の違う不純物がドーピングされること
も起こることなく、さらに、ポリシリコン配線へも別々
にコンタクト孔を開孔することにより、ポリシリコンに
対する不純物のドーピング、および熱処理工程の熱によ
る拡散移動によるMOSFETの特性劣化、あるいは、ゲート
酸化膜の破壊の恐れがなく、良好なMOSFET特性を持つMO
SFETを備えた、良好なコンタクト特性を有する半導体装
置が製造できる。
コンタクト孔を先に開孔し、そのコンタクト孔に不純物
をドーピング後、他のコンタクト孔を開孔することによ
って、後工程で開孔されたコンタクト孔中に、先工程で
開孔されたコンタクト孔中にドーピングされた不純物が
ドーピングされない。また、不純物活性化のための熱処
理工程の熱により、SAC技術を用いない側の拡散領域に
おいてアウトディフュージョンが生じることや、層間絶
縁膜等からの特性の違う不純物がドーピングされること
も起こることなく、さらに、ポリシリコン配線へも別々
にコンタクト孔を開孔することにより、ポリシリコンに
対する不純物のドーピング、および熱処理工程の熱によ
る拡散移動によるMOSFETの特性劣化、あるいは、ゲート
酸化膜の破壊の恐れがなく、良好なMOSFET特性を持つMO
SFETを備えた、良好なコンタクト特性を有する半導体装
置が製造できる。
（２） 第２図（ａ）乃至第２図（ｃ）は、第２の実施
例に係わる半導体装置の製造方法を工程順に示す断面図
である。
例に係わる半導体装置の製造方法を工程順に示す断面図
である。
第２図（ａ）において、Ｐ型の半導体基板11上に、基
板とは反対導電型の井戸状拡散層12を形成し、LOCOS法
を用いて、素子間分離膜13を形成し、続いて、ポリシリ
コン配線18を形成する。次にこの素子間分離領域13で分
離された素子間分離領域の半導体基板11中にＰ型不純物
拡散層22をフッ化ホウ素イオンBF2を加速電圧50KeV、ド
ーズ量５×1015cm-2の条件でイオン注入にて形成し、ま
た、Ｎ型不純物拡散層21をヒ素イオンAs+を加速電圧40K
eV、ドーズ量５×1015cm-2の条件でイオン注入して形成
する。次に層間絶縁膜として、CVD法により、シリコン
酸化膜14、および低温リフロー用の高濃度不純物含有の
絶縁膜15、例えば、BPSG（ホウ素−リンケイ酸ガラス）
膜を堆積形成した後、900℃で30分間アニールすること
により、前記絶縁膜15の表面平坦化を行う。
板とは反対導電型の井戸状拡散層12を形成し、LOCOS法
を用いて、素子間分離膜13を形成し、続いて、ポリシリ
コン配線18を形成する。次にこの素子間分離領域13で分
離された素子間分離領域の半導体基板11中にＰ型不純物
拡散層22をフッ化ホウ素イオンBF2を加速電圧50KeV、ド
ーズ量５×1015cm-2の条件でイオン注入にて形成し、ま
た、Ｎ型不純物拡散層21をヒ素イオンAs+を加速電圧40K
eV、ドーズ量５×1015cm-2の条件でイオン注入して形成
する。次に層間絶縁膜として、CVD法により、シリコン
酸化膜14、および低温リフロー用の高濃度不純物含有の
絶縁膜15、例えば、BPSG（ホウ素−リンケイ酸ガラス）
膜を堆積形成した後、900℃で30分間アニールすること
により、前記絶縁膜15の表面平坦化を行う。
次に、第２図（ｂ）において、Ｐ型拡散層22に対し
て、図示しないマスクを用いて第１のコンタクト孔31を
異方性エッチングにより開孔し、例えばフッ化ホウ素イ
オンBF2 +を加速電圧40KeV、ドーズ量５×1015cm-2の条
件でイオン注入し、850℃で30分間アニールすることに
より、SACによるＰ型拡散層24を形成する。
て、図示しないマスクを用いて第１のコンタクト孔31を
異方性エッチングにより開孔し、例えばフッ化ホウ素イ
オンBF2 +を加速電圧40KeV、ドーズ量５×1015cm-2の条
件でイオン注入し、850℃で30分間アニールすることに
より、SACによるＰ型拡散層24を形成する。
次に、第２図（ｃ）において、Ｎ型拡散層21、および
ポリシリコン配線18に対して、第２のコンタクト孔32を
異方性エッチングにより開孔し、全面にAl−Cu−Si合金
配線材料をスパッタ法により堆積し、これをパターニン
グして、配線16を形成し、全面に層間絶縁膜17を堆積す
る。この時、第２のコンタクト孔32を形成するためのマ
スク部材により、第１のコンタクト孔31は塞がれてい
る。
ポリシリコン配線18に対して、第２のコンタクト孔32を
異方性エッチングにより開孔し、全面にAl−Cu−Si合金
配線材料をスパッタ法により堆積し、これをパターニン
グして、配線16を形成し、全面に層間絶縁膜17を堆積す
る。この時、第２のコンタクト孔32を形成するためのマ
スク部材により、第１のコンタクト孔31は塞がれてい
る。
このような製造方法によれば、SAC技術を用いる側の
コンタクト孔を先に開孔することによって、そのコンタ
クト孔に不純物をドーピング後、他のコンタクト孔を開
孔することによって、後工程で開孔されたコンタクト孔
中に、先工程で開孔されたコンタクト孔中にドーピング
された不純物がドーピングされない。また、不純物活性
化のための熱処理工程の熱により、SAC技術を用いない
側の拡散領域において、アウトディフュージョンが生じ
ることや、層間絶縁膜等からの特性の違う不純物がドー
ピングされることも起こることなく、さらに、ポリシリ
コン配線へも別々にコンタクト孔を開孔することによ
り、ポリシリコンに対する不純物のドーピング、および
熱処理工程の熱による拡散移動による、MOSFETの特性劣
化、あるいは、ゲート酸化膜の破壊の恐れがなく、良好
なMOSFET特性を持つMOSFETを備えた、良好なコンタクト
特性を有する半導体装置が製造できる。
コンタクト孔を先に開孔することによって、そのコンタ
クト孔に不純物をドーピング後、他のコンタクト孔を開
孔することによって、後工程で開孔されたコンタクト孔
中に、先工程で開孔されたコンタクト孔中にドーピング
された不純物がドーピングされない。また、不純物活性
化のための熱処理工程の熱により、SAC技術を用いない
側の拡散領域において、アウトディフュージョンが生じ
ることや、層間絶縁膜等からの特性の違う不純物がドー
ピングされることも起こることなく、さらに、ポリシリ
コン配線へも別々にコンタクト孔を開孔することによ
り、ポリシリコンに対する不純物のドーピング、および
熱処理工程の熱による拡散移動による、MOSFETの特性劣
化、あるいは、ゲート酸化膜の破壊の恐れがなく、良好
なMOSFET特性を持つMOSFETを備えた、良好なコンタクト
特性を有する半導体装置が製造できる。
（３） 第３図（ａ）乃至第３図（ｃ）は、第３の実施
例の半導体装置の製造方法を工程順に示す断面図であ
る。
例の半導体装置の製造方法を工程順に示す断面図であ
る。
第３図（ａ）において、Ｎ型の半導体基板11上に、基
板とは反対導電型の井戸状拡散層12を形成し、LOCOS法
を用いて、素子間分離領域13を形成する。次に、メモリ
セル領域において、キャパシタ用のトレンチ溝33を開孔
し、ゲート酸化膜19を熱酸化により形成する。続いて、
ポリシリコン配線18、メモリセルのスイッチング・トラ
ンジスタのゲート電極25、およびメモリセルのキャパシ
タのゲート電極26を形成する。次に、素子間分離領域13
で分離された素子領域の半導体基板11中にＮ型不純物拡
散層21、および27をヒ素イオンAs+を加速電圧40KeV、ド
ーズ量５×1015cm-2の条件でイオン注入にて形成し、ま
た、Ｐ型不純物拡散層22をフッ化ホウ素イオンBF2 +を加
速電圧50KeV、ドーズ量５×1015cm-2の条件でイオン注
入して形成する。次に層間絶縁膜として、CVD法によ
り、シリコン酸化膜14、および低温リフロー用の高濃度
不純物含有の絶縁膜15、例えば、BPSG（ホウ素−リンケ
イ酸ガラス）膜を形成した後、900℃で30分間アニール
することにより、前記絶縁膜15の表面平坦化を行う。
板とは反対導電型の井戸状拡散層12を形成し、LOCOS法
を用いて、素子間分離領域13を形成する。次に、メモリ
セル領域において、キャパシタ用のトレンチ溝33を開孔
し、ゲート酸化膜19を熱酸化により形成する。続いて、
ポリシリコン配線18、メモリセルのスイッチング・トラ
ンジスタのゲート電極25、およびメモリセルのキャパシ
タのゲート電極26を形成する。次に、素子間分離領域13
で分離された素子領域の半導体基板11中にＮ型不純物拡
散層21、および27をヒ素イオンAs+を加速電圧40KeV、ド
ーズ量５×1015cm-2の条件でイオン注入にて形成し、ま
た、Ｐ型不純物拡散層22をフッ化ホウ素イオンBF2 +を加
速電圧50KeV、ドーズ量５×1015cm-2の条件でイオン注
入して形成する。次に層間絶縁膜として、CVD法によ
り、シリコン酸化膜14、および低温リフロー用の高濃度
不純物含有の絶縁膜15、例えば、BPSG（ホウ素−リンケ
イ酸ガラス）膜を形成した後、900℃で30分間アニール
することにより、前記絶縁膜15の表面平坦化を行う。
第３図（ｂ）において、メモリセルのスイッチング・
トランジスタのＮ型拡散層27に対して、図示しないマス
クを用いて第１のコンタクト孔31を異方性エッチングに
より開孔し、例えばヒ素イオンAs+を加速電圧40KeV、ド
ーズ量５×1015cm-2の条件でイオン注入し、850℃で30
分間アニールすることにより、SACによるＮ型拡散層23
を形成する。
トランジスタのＮ型拡散層27に対して、図示しないマス
クを用いて第１のコンタクト孔31を異方性エッチングに
より開孔し、例えばヒ素イオンAs+を加速電圧40KeV、ド
ーズ量５×1015cm-2の条件でイオン注入し、850℃で30
分間アニールすることにより、SACによるＮ型拡散層23
を形成する。
次に、第３図（ｃ）において、Ｎ型拡散層21、Ｐ型拡
散層22、およびポリシリコン配線18に対して、第２のコ
ンタクト孔32を異方性エッチングにより開孔し、全面に
Al−Cu−Si合金配線材料をスパッタ法により堆積し、こ
れをパターニングして、配線16を形成し、全面に層間絶
縁膜17を堆積する。この時、第２のコンタクト孔32を形
成するためのマスク部材により、第１のコンタクト孔31
は塞がれている。
散層22、およびポリシリコン配線18に対して、第２のコ
ンタクト孔32を異方性エッチングにより開孔し、全面に
Al−Cu−Si合金配線材料をスパッタ法により堆積し、こ
れをパターニングして、配線16を形成し、全面に層間絶
縁膜17を堆積する。この時、第２のコンタクト孔32を形
成するためのマスク部材により、第１のコンタクト孔31
は塞がれている。
このような製造方法によれば、SAC技術を用いる側の
コンタクト孔を先に開孔し、そのコンタクト孔に不純物
をドーピング後、他のコンタクト孔を開孔することによ
って、後工程で開孔されたコンタクト孔中に、先工程で
開孔されたコンタクト孔中にドーピングされた不純物が
ドーピングされない。また、不純物活性化のための熱処
理工程の熱により、SAC技術を用いない側の拡散領域に
おいて、アウトディフュージョンが生じることや、層間
絶縁膜等からの特性の違う不純物がドーピングされるこ
とも起こることなく、さらに、ポリシリコン配線へも別
々にコンタクト孔を開孔することにより、ポリシリコン
に対する不純物のドーピング、熱処理工程の熱による拡
散移動によるMOSFETの特性劣化、あるいは、ゲート酸化
膜の破壊の恐れがなく、良好なMOSFET特性を持つMOSFET
を備えた、良好なコンタクト特性を有する半導体装置が
製造できる。
コンタクト孔を先に開孔し、そのコンタクト孔に不純物
をドーピング後、他のコンタクト孔を開孔することによ
って、後工程で開孔されたコンタクト孔中に、先工程で
開孔されたコンタクト孔中にドーピングされた不純物が
ドーピングされない。また、不純物活性化のための熱処
理工程の熱により、SAC技術を用いない側の拡散領域に
おいて、アウトディフュージョンが生じることや、層間
絶縁膜等からの特性の違う不純物がドーピングされるこ
とも起こることなく、さらに、ポリシリコン配線へも別
々にコンタクト孔を開孔することにより、ポリシリコン
に対する不純物のドーピング、熱処理工程の熱による拡
散移動によるMOSFETの特性劣化、あるいは、ゲート酸化
膜の破壊の恐れがなく、良好なMOSFET特性を持つMOSFET
を備えた、良好なコンタクト特性を有する半導体装置が
製造できる。
（４） 第４図（ａ）乃至第４図（ｃ）は、第４の実施
例の半導体装置の製造方法を工程順に示す断面図であ
る。
例の半導体装置の製造方法を工程順に示す断面図であ
る。
第４図（ａ）において、Ｐ型の半導体基板11上に、基
板とは反対導電型の井戸状拡散層12を形成し、LOCOS法
を用いて、素子間分離領域13を形成する。次に、メモリ
セル領域において、キャパシタ用のトレンチ溝33を開孔
し、ゲート酸化膜19を熱酸化により形成する。続いて、
ポリシリコン配線18、メモリセルのスイッチング・トラ
ンジスタのゲート電極25、およびメモリセルのキャパシ
タのゲート電極26を形成する。次に、素子間分離領域13
で分離された素子領域の半導体基板11中にＰ型不純物拡
散層22、および28をフッ化ホウ素イオンBF2 +を加速電圧
50KeV、ドーズ量５×1015cm-2の条件でイオン注入にて
形成し、また、Ｎ型拡散層21をヒ素イオンAs+を加速電
圧40KeV、ドーズ量５×1015cm-2の条件でイオン注入し
て、形成する。次に、層間絶縁膜として、CVD法によ
り、シリコン酸化膜14、および低温リフロー用の高濃度
不純物含有の絶縁膜15、例えば、BPSG（ホウ素−リンケ
イ酸ガラス）膜を形成した後、900℃で30分間アニール
することにより、前記絶縁膜15の表面平坦化を行う。
板とは反対導電型の井戸状拡散層12を形成し、LOCOS法
を用いて、素子間分離領域13を形成する。次に、メモリ
セル領域において、キャパシタ用のトレンチ溝33を開孔
し、ゲート酸化膜19を熱酸化により形成する。続いて、
ポリシリコン配線18、メモリセルのスイッチング・トラ
ンジスタのゲート電極25、およびメモリセルのキャパシ
タのゲート電極26を形成する。次に、素子間分離領域13
で分離された素子領域の半導体基板11中にＰ型不純物拡
散層22、および28をフッ化ホウ素イオンBF2 +を加速電圧
50KeV、ドーズ量５×1015cm-2の条件でイオン注入にて
形成し、また、Ｎ型拡散層21をヒ素イオンAs+を加速電
圧40KeV、ドーズ量５×1015cm-2の条件でイオン注入し
て、形成する。次に、層間絶縁膜として、CVD法によ
り、シリコン酸化膜14、および低温リフロー用の高濃度
不純物含有の絶縁膜15、例えば、BPSG（ホウ素−リンケ
イ酸ガラス）膜を形成した後、900℃で30分間アニール
することにより、前記絶縁膜15の表面平坦化を行う。
次に、第４図（ｂ）において、メモリセルのスイッチ
ング・トランジスタのＰ型拡散層28に対して、図示しな
いマスクを用いて第１のコンタクト孔31を異方性エッチ
ングにより開孔し、例えばフッ化ホウ素イオンBF2 +を加
速電圧40KeV、ドーズ量５×1015cm-2の条件でイオン注
入し、850℃で30分間アニールすることにより、SACによ
るＰ型拡散層24を形成する。
ング・トランジスタのＰ型拡散層28に対して、図示しな
いマスクを用いて第１のコンタクト孔31を異方性エッチ
ングにより開孔し、例えばフッ化ホウ素イオンBF2 +を加
速電圧40KeV、ドーズ量５×1015cm-2の条件でイオン注
入し、850℃で30分間アニールすることにより、SACによ
るＰ型拡散層24を形成する。
次に、第４図（ｃ）において、Ｎ型拡散層21、Ｐ型拡
散層22、およびポリシリコン配線18に対して、第２のコ
ンタクト孔32を異方性エッチングにより開孔し、全面に
Al−Cu−Si合金配線材料をスパッタ法により堆積し、こ
れをパターニングして、配線16を形成し、全面に層間絶
縁膜17を堆積する。この時、第２のコンタクト孔32を形
成するためのマスク部材により、第１のコンタクト孔31
は塞がれている。
散層22、およびポリシリコン配線18に対して、第２のコ
ンタクト孔32を異方性エッチングにより開孔し、全面に
Al−Cu−Si合金配線材料をスパッタ法により堆積し、こ
れをパターニングして、配線16を形成し、全面に層間絶
縁膜17を堆積する。この時、第２のコンタクト孔32を形
成するためのマスク部材により、第１のコンタクト孔31
は塞がれている。
このような製造方法によれば、SAC技術を用いる側の
コンタクト孔を先に開孔することにより、そのコンタク
ト孔に不純物にドーピング後、他のコンタクト孔を開孔
することによって、後工程で開孔されたコンタクト孔中
に、先工程で開孔されたコンタクト孔中にドーピングさ
れた不純物がドーピングされない。また、不純物活性化
のための熱処理工程の熱により、SAC技術を用いない側
の拡散領域において、アウトディフュージョンが生じる
ことや、層間絶縁膜等からの特性の違う不純物がドーピ
ングされることも起こることなく、さらに、ポリシリコ
ン配線へも別々にコンタクト孔を開孔することにより、
ポリシリコンに対する不純物のドーピング、熱処理工程
の熱による拡散移動によるMOSFETの特性劣化、あるいは
ゲート酸化膜の破壊の恐れがなく、良好なMOSFET特性を
持つMOSFETを備えた、良好なコンタクト特性を有する半
導体装置が製造できる。
コンタクト孔を先に開孔することにより、そのコンタク
ト孔に不純物にドーピング後、他のコンタクト孔を開孔
することによって、後工程で開孔されたコンタクト孔中
に、先工程で開孔されたコンタクト孔中にドーピングさ
れた不純物がドーピングされない。また、不純物活性化
のための熱処理工程の熱により、SAC技術を用いない側
の拡散領域において、アウトディフュージョンが生じる
ことや、層間絶縁膜等からの特性の違う不純物がドーピ
ングされることも起こることなく、さらに、ポリシリコ
ン配線へも別々にコンタクト孔を開孔することにより、
ポリシリコンに対する不純物のドーピング、熱処理工程
の熱による拡散移動によるMOSFETの特性劣化、あるいは
ゲート酸化膜の破壊の恐れがなく、良好なMOSFET特性を
持つMOSFETを備えた、良好なコンタクト特性を有する半
導体装置が製造できる。
［発明の効果］ 近年、素子の微細化と共に、コンタクト孔の横方向の
寸法の縮小が進み、合わせて、コンタクト孔回りのアラ
イメント余裕のスケールダウンにも一段と拍車が掛り、
各方面で拡散層に対するSAC（Self−Aligned−Contac
t）技術が検討されている。SACを実現する方法として
は、再イオン注入法や、固層不純物拡散法があるが、CM
OS構造のような、同一基板内に、Ｎ型と、Ｐ型の拡散層
が存在する半導体集積回路において、これらのSAC技術
を用いようとする場合、従来のように、Ｎ型拡散層、Ｐ
型拡散層それぞれに対するコンタクト孔を一度に開孔す
ると、SACにおける不純物のドーピングによって、他の
反対導電型の拡散層に特性の異なる不純物がドーピング
されてコンタクト特性が劣化する。また、SAC技術の不
純物活性化のための熱処理による熱のために、他の拡散
層にアウトディフュージョンが生じたり、さらに、層間
絶縁膜等から、特性の異なる不純物が拡散層にドーピン
グされて、やはりコンタクト特性が劣化する。
寸法の縮小が進み、合わせて、コンタクト孔回りのアラ
イメント余裕のスケールダウンにも一段と拍車が掛り、
各方面で拡散層に対するSAC（Self−Aligned−Contac
t）技術が検討されている。SACを実現する方法として
は、再イオン注入法や、固層不純物拡散法があるが、CM
OS構造のような、同一基板内に、Ｎ型と、Ｐ型の拡散層
が存在する半導体集積回路において、これらのSAC技術
を用いようとする場合、従来のように、Ｎ型拡散層、Ｐ
型拡散層それぞれに対するコンタクト孔を一度に開孔す
ると、SACにおける不純物のドーピングによって、他の
反対導電型の拡散層に特性の異なる不純物がドーピング
されてコンタクト特性が劣化する。また、SAC技術の不
純物活性化のための熱処理による熱のために、他の拡散
層にアウトディフュージョンが生じたり、さらに、層間
絶縁膜等から、特性の異なる不純物が拡散層にドーピン
グされて、やはりコンタクト特性が劣化する。
第５図に従来のＮ型、Ｐ型両拡散層に対し、同時にコ
ンタクト孔を開孔し、Ｎ型拡散層にヒ素イオンによる再
イオン注入を用いた場合のコンタクト特性を示す。
ンタクト孔を開孔し、Ｎ型拡散層にヒ素イオンによる再
イオン注入を用いた場合のコンタクト特性を示す。
第５図（ａ）は、Ｎ型の拡散層に対するコンタクト特
性で、第５図（ｂ）は、Ｐ型の拡散層対するコンタクト
特性である。これらから明らかに、Ｐ型拡散層に対する
コンタクト特性には、コンタクト孔同時開孔による、上
記のような影響が出ていることが分る。
性で、第５図（ｂ）は、Ｐ型の拡散層対するコンタクト
特性である。これらから明らかに、Ｐ型拡散層に対する
コンタクト特性には、コンタクト孔同時開孔による、上
記のような影響が出ていることが分る。
第６図は、コンタクト・サイズと、コンタクト抵抗の
関係をグラフにしたものである。
関係をグラフにしたものである。
今後のコンタクトサイズの微細化を考える上では、第
６図の曲線（ａ）に示すように、従来の技術、即ち、SA
C技術を用いない場合、コンタクト・サイズの縮小と共
に、コンタクト抵抗の増大は避けられない問題となる。
しかしながら、第６図の直線（ｂ）に示すように、SAC
技術を用いたならば、コンタクト・サイズの縮小に伴う
コンタクト抵抗の増大を抑制することが可能であり、次
世代デバイスにおける何らかのSAC技術の導入は必須で
あると考えられる。
６図の曲線（ａ）に示すように、従来の技術、即ち、SA
C技術を用いない場合、コンタクト・サイズの縮小と共
に、コンタクト抵抗の増大は避けられない問題となる。
しかしながら、第６図の直線（ｂ）に示すように、SAC
技術を用いたならば、コンタクト・サイズの縮小に伴う
コンタクト抵抗の増大を抑制することが可能であり、次
世代デバイスにおける何らかのSAC技術の導入は必須で
あると考えられる。
この発明によれば、Ｎ型と、Ｐ型の拡散層に対するコ
ンタクト孔を別々に開孔することにより、Ｎ型再拡散層
を形成するための不純物のドーピングや、熱処理を行っ
ても、Ｐ型拡散層は層間絶縁膜で保護されているため
に、コンタクト特性は劣化することなく、良好なSAC技
術を実現することが可能となる。さらに、ポリシリコン
配線へのコンタクト開孔を別々に行うことにより、MOSF
ETの特性の劣化をも防ぐことが可能となる。
ンタクト孔を別々に開孔することにより、Ｎ型再拡散層
を形成するための不純物のドーピングや、熱処理を行っ
ても、Ｐ型拡散層は層間絶縁膜で保護されているため
に、コンタクト特性は劣化することなく、良好なSAC技
術を実現することが可能となる。さらに、ポリシリコン
配線へのコンタクト開孔を別々に行うことにより、MOSF
ETの特性の劣化をも防ぐことが可能となる。
第１図乃至第４図は、この発明の実施例に係わる半導体
装置の製造方法を工程順に示した断面図で、第５図は、
従来技術により製造した半導体装置のコンタクト特性を
本発明による半導体装置のコンタクト特性と比較して示
したグラフで、第６図は、従来技術によるコンタクト
と、この発明に係わるSAC技術によるコンタクトのコン
タクト・サイズとコンタクト抵抗の関係を示したグラフ
である。 11……半導体基板、12……井戸状拡散層、13……素子間
分離領域、14……CVD・シリコン酸化膜、15……BPSG
膜、16……Al−Cu−Si合金配線、17……層間絶縁膜、18
……ポリシリコン配線、19……ゲート酸化膜、21……Ｎ
型不純物拡散層、22……Ｐ型不純物拡散層、23……再Ｎ
型不純物拡散層、24……再Ｐ型不純物拡散層、25……ト
ランジスタのゲート電極、26……キャパシタのゲート電
極、27……メモリセルのＮ型不純物拡散層、28……メモ
リセルのＰ型不純物拡散層、31……第１のコンタクト
孔、32……第２のコンタクト孔、33……トレンチ溝
装置の製造方法を工程順に示した断面図で、第５図は、
従来技術により製造した半導体装置のコンタクト特性を
本発明による半導体装置のコンタクト特性と比較して示
したグラフで、第６図は、従来技術によるコンタクト
と、この発明に係わるSAC技術によるコンタクトのコン
タクト・サイズとコンタクト抵抗の関係を示したグラフ
である。 11……半導体基板、12……井戸状拡散層、13……素子間
分離領域、14……CVD・シリコン酸化膜、15……BPSG
膜、16……Al−Cu−Si合金配線、17……層間絶縁膜、18
……ポリシリコン配線、19……ゲート酸化膜、21……Ｎ
型不純物拡散層、22……Ｐ型不純物拡散層、23……再Ｎ
型不純物拡散層、24……再Ｐ型不純物拡散層、25……ト
ランジスタのゲート電極、26……キャパシタのゲート電
極、27……メモリセルのＮ型不純物拡散層、28……メモ
リセルのＰ型不純物拡散層、31……第１のコンタクト
孔、32……第２のコンタクト孔、33……トレンチ溝
───────────────────────────────────────────────────── フロントページの続き (72)発明者 橋本 一彦 神奈川県川崎市幸区小向東芝町１番地 株式会社東芝総合研究所内 (72)発明者 佐々木 寿代 神奈川県川崎市幸区小向東芝町１番地 株式会社東芝総合研究所内
Claims (2)
- 【請求項１】半導体基体中に第１導電型の第１の半導体
領域を形成する工程と、 前記基体中に第２導電型の第２の半導体領域を形成する
工程と、 前記基体上に絶縁層を形成する工程と、 前記絶縁層中に前記第１の半導体領域に通じる第１の開
孔部を形成する工程と、 前記第１の開孔部を介して第１導電型の不純物を導入す
る工程と、 熱処理を行い、前記不純物を活性化させる工程と、 前記絶縁層中に前記第２の半導体領域に通じる第２の開
孔部を形成する工程と、 前記第１の開孔部および第２の開孔部を介して前記第１
の半導体領域および第２の半導体領域に接続される配線
層を形成する工程と を具備することを特徴とする半導体装置の製造方法。 - 【請求項２】半導体基体上に絶縁膜を介してシリコンを
含むシリコン配線層を形成する工程と、 前記基体中に第１の半導体領域形成用の第１導電型の不
純物を導入する工程と、 前記基体中に第２の半導体領域形成用の第２導電型の不
純物を導入する工程と、 前記基体上に層間絶縁膜を形成する工程と、 熱処理を行い、前記層間絶縁膜の表面を平坦化させる工
程と、 前記層間絶縁膜中に前記第１の半導体領域に通じる第１
の開孔部を形成する工程と、 前記第１の開孔部を介してセルフアラインコンタクト用
の第１導電型の不純物を導入する工程と、 熱処理を行い、少なくとも前記セルフアラインコンタク
ト用の第１導電型の不純物を活性化させる工程と、 前記層間絶縁膜中に前記第２の半導体領域に通じる第２
の開孔部および前記シリコン配線層に通じる第３の開孔
部を形成する工程と、 前記第１の開孔部、第２の開孔部および第３の開孔部を
介して前記第１の半導体領域、第２の半導体領域および
シリコン配線層に接続される配線層を形成する工程とを
具備することを特徴とする半導体装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63176723A JP2645088B2 (ja) | 1988-07-15 | 1988-07-15 | 半導体装置の製造方法 |
| US07/378,627 US5106782A (en) | 1988-07-15 | 1989-07-12 | Method of manufacturing a semiconductor device |
| KR1019890010112A KR920009372B1 (ko) | 1988-07-15 | 1989-07-15 | 반도체장치의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63176723A JP2645088B2 (ja) | 1988-07-15 | 1988-07-15 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0227716A JPH0227716A (ja) | 1990-01-30 |
| JP2645088B2 true JP2645088B2 (ja) | 1997-08-25 |
Family
ID=16018653
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63176723A Expired - Lifetime JP2645088B2 (ja) | 1988-07-15 | 1988-07-15 | 半導体装置の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5106782A (ja) |
| JP (1) | JP2645088B2 (ja) |
| KR (1) | KR920009372B1 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5514616A (en) * | 1991-08-26 | 1996-05-07 | Lsi Logic Corporation | Depositing and densifying glass to planarize layers in semi-conductor devices based on CMOS structures |
| US5646057A (en) * | 1994-07-25 | 1997-07-08 | Taiwan Semiconductor Manufacturing Company | Method for a MOS device manufacturing |
| US5637525A (en) * | 1995-10-20 | 1997-06-10 | Micron Technology, Inc. | Method of forming a CMOS circuitry |
| US5783470A (en) * | 1995-12-14 | 1998-07-21 | Lsi Logic Corporation | Method of making CMOS dynamic random-access memory structures and the like |
| DE19628459A1 (de) * | 1996-07-15 | 1998-01-29 | Siemens Ag | Halbleiterbauelement mit niedrigem Kontaktwiderstand zu hochdotierten Gebieten |
| JP3384714B2 (ja) | 1997-07-16 | 2003-03-10 | 富士通株式会社 | 半導体装置およびその製造方法 |
| JP2005248250A (ja) * | 2004-03-04 | 2005-09-15 | Teijin Ltd | カスケード式に接続された選択的ポンプ群を備える化学気相蒸着装置と、カスケード式に接続された選択的ポンプ群のモニター装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56129364A (en) * | 1980-03-14 | 1981-10-09 | Nec Corp | Complementary field effect transistor |
| JPS63128626A (ja) * | 1986-11-18 | 1988-06-01 | Nec Corp | 半導体集積回路装置のコンタクト形成方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6028397B2 (ja) * | 1978-10-26 | 1985-07-04 | 株式会社東芝 | 半導体装置の製造方法 |
| JPS56134757A (en) * | 1980-03-26 | 1981-10-21 | Nec Corp | Complementary type mos semiconductor device and its manufacture |
| JPS5744022A (en) * | 1980-08-28 | 1982-03-12 | Jiyouban Kiso:Kk | Hydraulic lifting, dead weight drop system pile driving device |
| US4512073A (en) * | 1984-02-23 | 1985-04-23 | Rca Corporation | Method of forming self-aligned contact openings |
| US4535532A (en) * | 1984-04-09 | 1985-08-20 | At&T Bell Laboratories | Integrated circuit contact technique |
| US4549914A (en) * | 1984-04-09 | 1985-10-29 | At&T Bell Laboratories | Integrated circuit contact technique |
| JPS61116870A (ja) * | 1984-11-13 | 1986-06-04 | Seiko Epson Corp | 半導体装置の製造方法 |
| US4686000A (en) * | 1985-04-02 | 1987-08-11 | Heath Barbara A | Self-aligned contact process |
-
1988
- 1988-07-15 JP JP63176723A patent/JP2645088B2/ja not_active Expired - Lifetime
-
1989
- 1989-07-12 US US07/378,627 patent/US5106782A/en not_active Expired - Lifetime
- 1989-07-15 KR KR1019890010112A patent/KR920009372B1/ko not_active IP Right Cessation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56129364A (en) * | 1980-03-14 | 1981-10-09 | Nec Corp | Complementary field effect transistor |
| JPS63128626A (ja) * | 1986-11-18 | 1988-06-01 | Nec Corp | 半導体集積回路装置のコンタクト形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0227716A (ja) | 1990-01-30 |
| KR900002408A (ko) | 1990-02-28 |
| US5106782A (en) | 1992-04-21 |
| KR920009372B1 (ko) | 1992-10-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5372957A (en) | Multiple tilted angle ion implantation MOSFET method | |
| US5472897A (en) | Method for fabricating MOS device with reduced anti-punchthrough region | |
| US5538913A (en) | Process for fabricating MOS transistors having full-overlap lightly-doped drain structure | |
| US4422885A (en) | Polysilicon-doped-first CMOS process | |
| US5674760A (en) | Method of forming isolation regions in a MOS transistor device | |
| EP0469217A1 (en) | Method of forming stacked self-aligned polysilicon PFET devices and structures resulting therefrom | |
| US6828616B2 (en) | Integrated circuit devices that utilize doped Poly-Si1−xGex conductive plugs as interconnects | |
| JP3199717B2 (ja) | 半導体装置およびその製造方法 | |
| US5103272A (en) | Semiconductor device and a method for manufacturing the same | |
| EP0469215A1 (en) | Method of forming stacked tungsten gate PFET devices and structures resulting therefrom | |
| US5554554A (en) | Process for fabricating two loads having different resistance levels in a common layer of polysilicon | |
| US6274914B1 (en) | CMOS integrated circuits including source/drain plug | |
| US5432105A (en) | Method for fabricating self-aligned polysilicon contacts on FET source/drain areas | |
| US6403426B1 (en) | Method of manufacturing a semiconductor device | |
| KR0139772B1 (ko) | 반도체 집적회로 장치 및 그 제조방법 | |
| US5225357A (en) | Low P+ contact resistance formation by double implant | |
| US5814541A (en) | Method for manufacturing semiconductor device | |
| US5683920A (en) | Method for fabricating semiconductor devices | |
| US5497022A (en) | Semiconductor device and a method of manufacturing thereof | |
| JP2645088B2 (ja) | 半導体装置の製造方法 | |
| US4517731A (en) | Double polysilicon process for fabricating CMOS integrated circuits | |
| US4826779A (en) | Integrated capacitor and method of fabricating same | |
| US5571753A (en) | Method for forming a wiring conductor in semiconductor device | |
| US5926707A (en) | Methods for forming integrated circuit memory devices having deep storage electrode contact regions therein for improving refresh characteristics | |
| US20020000618A1 (en) | Semiconductor device and method for fabricating the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090502 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090502 Year of fee payment: 12 |