JP2641340B2 - アクティブマトリクス液晶表示装置 - Google Patents
アクティブマトリクス液晶表示装置Info
- Publication number
- JP2641340B2 JP2641340B2 JP14184591A JP14184591A JP2641340B2 JP 2641340 B2 JP2641340 B2 JP 2641340B2 JP 14184591 A JP14184591 A JP 14184591A JP 14184591 A JP14184591 A JP 14184591A JP 2641340 B2 JP2641340 B2 JP 2641340B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- row selection
- liquid crystal
- row
- selection time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0243—Details of the generation of driving signals
- G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/04—Maintaining the quality of display appearance
- G09G2320/041—Temperature compensation
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、液晶表示装置（ＬＣ
Ｄ）に関し、特に各液晶セルがスイッチ用薄膜トランジ
スタを備えたアクティブマトリクスＬＣＤに関する。
Ｄ）に関し、特に各液晶セルがスイッチ用薄膜トランジ
スタを備えたアクティブマトリクスＬＣＤに関する。
【０００２】
【従来の技術】図２に、従来の技術によるアクティブマ
トリクスＬＣＤの例を示す。図２（Ａ）は、アクティブ
マトリクスＬＣＤの回路構成を概略的に示す。
トリクスＬＣＤの例を示す。図２（Ａ）は、アクティブ
マトリクスＬＣＤの回路構成を概略的に示す。
【０００３】表示面５１内には、多数のピクセル（画
素）ＰＸｉｊがマトリクス（行列）状に配置されてい
る。各ピクセルＰＸｉｊは、接地等の参照電位に接続さ
れたカウンタ電極５８と、ピクセル電極５９の間に液晶
層を挾んでいる。ピクセル電極５９は、トランジスタＴ
ｉｊのドレイン電極５７に接続されている。トランジス
タＴｉｊのソース電極５６は、ｊ番目のセグメントライ
ンに接続されている。また、トランジスタＴｉｊのゲー
ト電極は、ｉ番目のコモンラインに接続されている。各
コモンラインはコモン駆動回路５２によって駆動され、
順次行が選択される。また、セグメントラインはセグメ
ント駆動回路５３に接続され、ビデオ信号が印加され
る。すなわち、コモン駆動回路５２で駆動されたコモン
ラインに接続されたトランジスタを介して、セグメント
駆動回路５３から供給されるビデオ信号がピクセルＰＸ
に印加される。
素）ＰＸｉｊがマトリクス（行列）状に配置されてい
る。各ピクセルＰＸｉｊは、接地等の参照電位に接続さ
れたカウンタ電極５８と、ピクセル電極５９の間に液晶
層を挾んでいる。ピクセル電極５９は、トランジスタＴ
ｉｊのドレイン電極５７に接続されている。トランジス
タＴｉｊのソース電極５６は、ｊ番目のセグメントライ
ンに接続されている。また、トランジスタＴｉｊのゲー
ト電極は、ｉ番目のコモンラインに接続されている。各
コモンラインはコモン駆動回路５２によって駆動され、
順次行が選択される。また、セグメントラインはセグメ
ント駆動回路５３に接続され、ビデオ信号が印加され
る。すなわち、コモン駆動回路５２で駆動されたコモン
ラインに接続されたトランジスタを介して、セグメント
駆動回路５３から供給されるビデオ信号がピクセルＰＸ
に印加される。
【０００４】図２（Ｂ）は、図２（Ａ）の回路における
信号波形を示す。図２（Ｂ）上段には、コモン信号Ｖｇ
ｉの波形を示す。コモン信号Ｖｇｉは、ｉ番目のコモン
ラインに印加されるゲート信号であり、ｉ番目の行が選
択されている選択時間の間、“１”の状態をとる。その
他の時間においては、“０”の状態をとる。たとえば、
コモンラインの数が４００である場合、行選択時間ｔｓ
は、１フレームの１／４００の時間となる。ｉ番目のコ
モン信号が“１”から“０”に変化すると、次の（ｉ＋
１）番目のコモンラインに対する信号が“０”から
“１”に変化し、次の行が選択される。
信号波形を示す。図２（Ｂ）上段には、コモン信号Ｖｇ
ｉの波形を示す。コモン信号Ｖｇｉは、ｉ番目のコモン
ラインに印加されるゲート信号であり、ｉ番目の行が選
択されている選択時間の間、“１”の状態をとる。その
他の時間においては、“０”の状態をとる。たとえば、
コモンラインの数が４００である場合、行選択時間ｔｓ
は、１フレームの１／４００の時間となる。ｉ番目のコ
モン信号が“１”から“０”に変化すると、次の（ｉ＋
１）番目のコモンラインに対する信号が“０”から
“１”に変化し、次の行が選択される。
【０００５】図２（Ｂ）二段目は、画像信号Ｖｓｊを示
す。この画像信号はｊ番目のセグメントラインに印加さ
れる画像信号であり、ｉ行目のピクセルに対する画像信
号は、ｉ番目の行選択時間ｔｓに対応する部分で示され
ている。
す。この画像信号はｊ番目のセグメントラインに印加さ
れる画像信号であり、ｉ行目のピクセルに対する画像信
号は、ｉ番目の行選択時間ｔｓに対応する部分で示され
ている。
【０００６】すなわち、図中左側に示す一列分の画像信
号が、図２（Ａ）に示す表示面５１の１列分のピクセル
に順次供給される。なお、フレームが代わると、図中右
側の一列分の画像信号に示すように画像信号の極性は反
転する。
号が、図２（Ａ）に示す表示面５１の１列分のピクセル
に順次供給される。なお、フレームが代わると、図中右
側の一列分の画像信号に示すように画像信号の極性は反
転する。
【０００７】１つのピクセルに印加される電圧波形は図
２（Ｂ）下段に示すようになる。すなわち、ピクセルＰ
Ｘｉｊに印加される電圧Ｖｉｊは、ｉ行目が選択された
時に印加され、次の行選択の時にトランジスタがオフと
されてセグメントラインとピクセルが分離され、次のフ
レームの該当行の選択まで電気的に分離された状態とさ
れる。カウンタ電極５８、ピクセル電極５９は、液晶層
を挾んでキャパシタを構成する。このキャパシタの絶縁
状態が完全であれば、蓄積された電圧は次の選択時間ま
で変化しない。この理想的な波形を図中実線で示す。し
かしながら、現実的にはリーク電流が流れる。たとえ
ば、液晶層内にイオンが存在し、印加電圧に従ってイオ
ンが移動し、液晶層表面にイオンが蓄積される。これら
蓄積されたイオンは、キャパシタ電極面における電荷を
打消す極性を有するため、蓄積電荷は減少し、実効的に
液晶に印加される電圧は減少する。図中、破線でこの実
効的な電圧波形を示す。
２（Ｂ）下段に示すようになる。すなわち、ピクセルＰ
Ｘｉｊに印加される電圧Ｖｉｊは、ｉ行目が選択された
時に印加され、次の行選択の時にトランジスタがオフと
されてセグメントラインとピクセルが分離され、次のフ
レームの該当行の選択まで電気的に分離された状態とさ
れる。カウンタ電極５８、ピクセル電極５９は、液晶層
を挾んでキャパシタを構成する。このキャパシタの絶縁
状態が完全であれば、蓄積された電圧は次の選択時間ま
で変化しない。この理想的な波形を図中実線で示す。し
かしながら、現実的にはリーク電流が流れる。たとえ
ば、液晶層内にイオンが存在し、印加電圧に従ってイオ
ンが移動し、液晶層表面にイオンが蓄積される。これら
蓄積されたイオンは、キャパシタ電極面における電荷を
打消す極性を有するため、蓄積電荷は減少し、実効的に
液晶に印加される電圧は減少する。図中、破線でこの実
効的な電圧波形を示す。
【０００８】
【発明が解決しようとする課題】液晶パネル内の液晶の
電気的性質は一様ではない。このため、図２（Ｂ）下段
に示すようなピクセル電圧の変化は一様には生じない。
このため、表示すべき画像を不均一にしてしまう。
電気的性質は一様ではない。このため、図２（Ｂ）下段
に示すようなピクセル電圧の変化は一様には生じない。
このため、表示すべき画像を不均一にしてしまう。
【０００９】本発明の目的は、各ピクセルにおける画像
信号の減衰が問題とならないアクティブマトリクス液晶
表示装置を提供することである。
信号の減衰が問題とならないアクティブマトリクス液晶
表示装置を提供することである。
【００１０】
【課題を解決するための手段】本発明のアクティブマト
リクス液晶表示装置は、マトリクス状に配置され、各々
がスイッチ用薄膜トランジスタを備えた多数の液晶ピク
セルと、同一行に配置された液晶ピクセルのスイッチ用
薄膜トランジスタのゲートに行選択信号を印加するコモ
ン駆動回路と、同一列に配置された液晶ピクセルのスイ
ッチ用薄膜トランジスタのソースに各行選択時間内の第
１期間に画像信号を、第２期間に一定電位のバイアス信
号を交互に印加するセグメント駆動回路とを有し、前記
行選択信号は、信号レベルを“１”，“０”とした時、
各行に関して該当する行選択時間において、少なくとも
前記第１期間に“１”をとり、その後の行選択時間にお
いて、複数回前記第２期間に“１”をとり、１回の画像
信号印加に続いて複数回のバイアス信号印加を行なうこ
とを特徴とする。
リクス液晶表示装置は、マトリクス状に配置され、各々
がスイッチ用薄膜トランジスタを備えた多数の液晶ピク
セルと、同一行に配置された液晶ピクセルのスイッチ用
薄膜トランジスタのゲートに行選択信号を印加するコモ
ン駆動回路と、同一列に配置された液晶ピクセルのスイ
ッチ用薄膜トランジスタのソースに各行選択時間内の第
１期間に画像信号を、第２期間に一定電位のバイアス信
号を交互に印加するセグメント駆動回路とを有し、前記
行選択信号は、信号レベルを“１”，“０”とした時、
各行に関して該当する行選択時間において、少なくとも
前記第１期間に“１”をとり、その後の行選択時間にお
いて、複数回前記第２期間に“１”をとり、１回の画像
信号印加に続いて複数回のバイアス信号印加を行なうこ
とを特徴とする。
【００１１】また、前記該当する行選択信号は、前記第
２期間とそれに続く前記第１期間からなり、前記行選択
信号は、該当する行選択時間の間“１”をとり、その後
の行選択時間において、少なくとも１行分の行選択時間
の長さの間“０”をとることが望ましい。
２期間とそれに続く前記第１期間からなり、前記行選択
信号は、該当する行選択時間の間“１”をとり、その後
の行選択時間において、少なくとも１行分の行選択時間
の長さの間“０”をとることが望ましい。
【００１２】
【作用】液晶ピクセルには、画像信号に引続いて一定の
バイアス信号が印加される。このため、画像信号の減衰
が問題とならなくなる。
バイアス信号が印加される。このため、画像信号の減衰
が問題とならなくなる。
【００１３】さらに、行選択信号をフレーム時間中繰返
して与えることにより、液晶に印加されるバイアス電圧
を一定の値に保持することができる。
して与えることにより、液晶に印加されるバイアス電圧
を一定の値に保持することができる。
【００１４】また、画像信号が印加された後、所定時間
行選択信号を与えないことにより、ピクセルに画像信号
が蓄積される時間を所望なだけ長くすることができる。
行選択信号を与えないことにより、ピクセルに画像信号
が蓄積される時間を所望なだけ長くすることができる。
【００１５】
【実施例】アクティブマトリクスＬＣＤにおいて、フレ
ーム時間はたとえば２０ｍｓｅｃ程度である。走査線の
数が４００本の場合、１行の選択時間は約５０μｓｅｃ
となる。約５０μｓｅｃの間に、蓄積した電荷を、２０
ｍｓｅｃ保持しようとすると、液晶層のリークによる蓄
積電圧の減衰が問題となる。蓄積時間がたとえば数百μ
ｓｅｃ程度の間は蓄積電圧の減衰はほとんど問題となら
ない。
ーム時間はたとえば２０ｍｓｅｃ程度である。走査線の
数が４００本の場合、１行の選択時間は約５０μｓｅｃ
となる。約５０μｓｅｃの間に、蓄積した電荷を、２０
ｍｓｅｃ保持しようとすると、液晶層のリークによる蓄
積電圧の減衰が問題となる。蓄積時間がたとえば数百μ
ｓｅｃ程度の間は蓄積電圧の減衰はほとんど問題となら
ない。
【００１６】そこで、画像信号をピクセルに蓄積し、所
定時間保持した後は、画像信号の代わりに一定電圧の信
号を繰返し蓄積させ、平均として所望の表示を行なわせ
る。このため、セグメント線に画像信号と一定のバイア
ス信号とを選択的に印加できるようにする。
定時間保持した後は、画像信号の代わりに一定電圧の信
号を繰返し蓄積させ、平均として所望の表示を行なわせ
る。このため、セグメント線に画像信号と一定のバイア
ス信号とを選択的に印加できるようにする。
【００１７】図１は、このような駆動を行なうためのセ
グメント駆動回路を示す。図１（Ａ）はセグメント駆動
回路の構成をブロック図で示す。セグメント駆動回路１
は、たとえばシフトレジスタを含み、１行分の画像信号
を蓄積し、並列に出力することのできる回路であり、従
来のセグメント駆動回路と同様の構成である。セグメン
ト駆動回路１には、データ、水平同期信号、クロック信
号が入力され、各セグメントに対応するビデオ出力を出
力する。
グメント駆動回路を示す。図１（Ａ）はセグメント駆動
回路の構成をブロック図で示す。セグメント駆動回路１
は、たとえばシフトレジスタを含み、１行分の画像信号
を蓄積し、並列に出力することのできる回路であり、従
来のセグメント駆動回路と同様の構成である。セグメン
ト駆動回路１には、データ、水平同期信号、クロック信
号が入力され、各セグメントに対応するビデオ出力を出
力する。
【００１８】ビデオ出力線に、セグメントラインに対応
した数のアナログスイッチ２が設けられており、その一
方の入力にはビデオ出力が印加され、他方の入力には一
定電圧のバイアス信号が印加される。アナログスイッチ
２の出力は、実効出力ラインに接続されており、バイア
ス選択信号の制御によって実効出力はビデオ出力とバイ
アス電圧とのいずれかに選択的に接続される。すなわ
ち、バイアス選択信号が与えられた時には、バイアス電
圧が選択され、画像信号の代わりに一定のバイアス電圧
が供給される。
した数のアナログスイッチ２が設けられており、その一
方の入力にはビデオ出力が印加され、他方の入力には一
定電圧のバイアス信号が印加される。アナログスイッチ
２の出力は、実効出力ラインに接続されており、バイア
ス選択信号の制御によって実効出力はビデオ出力とバイ
アス電圧とのいずれかに選択的に接続される。すなわ
ち、バイアス選択信号が与えられた時には、バイアス電
圧が選択され、画像信号の代わりに一定のバイアス電圧
が供給される。
【００１９】図１（Ｂ）は、図１（Ａ）に示すセグメン
ト駆動回路の要部における信号波形を示す。図１（Ｂ）
上段にはバイアス信号の波形を示す。バイアス信号は１
フレーム内においては一定の値をとり、フレームが代わ
るとその極性を反転させる。バイアス信号の電圧の絶対
値は一定である。
ト駆動回路の要部における信号波形を示す。図１（Ｂ）
上段にはバイアス信号の波形を示す。バイアス信号は１
フレーム内においては一定の値をとり、フレームが代わ
るとその極性を反転させる。バイアス信号の電圧の絶対
値は一定である。
【００２０】図１（Ｂ）中段に示すバイアス選択信号
は、各行選択時間に対応したパルス形状を有する。図示
の場合、各行選択時間の前半においてバイアス選択信号
は“０”の状態であり、後半において“１”の状態をと
る。バイアス選択信号が“０”の時は画像信号が選択さ
れ、バイアス選択信号が“１”の時はバイアス信号が選
択される。
は、各行選択時間に対応したパルス形状を有する。図示
の場合、各行選択時間の前半においてバイアス選択信号
は“０”の状態であり、後半において“１”の状態をと
る。バイアス選択信号が“０”の時は画像信号が選択さ
れ、バイアス選択信号が“１”の時はバイアス信号が選
択される。
【００２１】したがって、実効出力電圧の波形は図１
（Ｂ）下段に示すように各行選択時間内の前半において
は、画像信号のレベルをとり、各行選択時間の後半にお
いてはバイアス電圧の値をとる。すなわち、ピクセルに
接続されたトランジスタのソース電極には、図１（Ｂ）
下段に示すような実効出力電圧が印加される。
（Ｂ）下段に示すように各行選択時間内の前半において
は、画像信号のレベルをとり、各行選択時間の後半にお
いてはバイアス電圧の値をとる。すなわち、ピクセルに
接続されたトランジスタのソース電極には、図１（Ｂ）
下段に示すような実効出力電圧が印加される。
【００２２】行側のコモン駆動回路として、従来のコモ
ン駆動回路と全く同じ回路を使用すると、該当する行選
択時間のうち前半においては画像信号が印加され、後半
においてはバイアス電圧が印加される。
ン駆動回路と全く同じ回路を使用すると、該当する行選
択時間のうち前半においては画像信号が印加され、後半
においてはバイアス電圧が印加される。
【００２３】この場合、画像信号がピクセルに印加され
る時間は行選択時間の一部となってしまう。コモン駆動
回路を少し変更することにより、画像信号印加時間を長
くすることができる。
る時間は行選択時間の一部となってしまう。コモン駆動
回路を少し変更することにより、画像信号印加時間を長
くすることができる。
【００２４】図３は、画像信号の印加される時間を行選
択時間以上とする駆動信号の波形を示す。
択時間以上とする駆動信号の波形を示す。
【００２５】図４にコモン駆動回路の例を示す。ＬＣＤ
制御回路から与えられるシリアルデータは、クロック信
号のエッジによってトリガされ、シフトレジスト５に転
送される。一組のシリアルデータがシフトレジストに収
容された後、ロード信号のエッジによって全データは同
時にシフトレジスト５からラインメモリ６に転送され
る。このようにして、ラインメモリ６に収容されたデー
タは、たとえば論理回路の０／５Ｖの電位レベルであ
る。ＬＣＤ回路は一般により高い電圧レベルを用いるた
め、変換回路７が所望の電圧レベルに変換を行う。この
ようにして、コモン電極に供給される信号が形成され
る。
制御回路から与えられるシリアルデータは、クロック信
号のエッジによってトリガされ、シフトレジスト５に転
送される。一組のシリアルデータがシフトレジストに収
容された後、ロード信号のエッジによって全データは同
時にシフトレジスト５からラインメモリ６に転送され
る。このようにして、ラインメモリ６に収容されたデー
タは、たとえば論理回路の０／５Ｖの電位レベルであ
る。ＬＣＤ回路は一般により高い電圧レベルを用いるた
め、変換回路７が所望の電圧レベルに変換を行う。この
ようにして、コモン電極に供給される信号が形成され
る。
【００２６】図３（Ａ）は、その１を示す。ｉ番目のコ
モンラインに印加されるコモン信号Ｖｇｉは、該当する
行選択時間の間“１”となり、引続く１行選択時間の間
“０”となる。その他の行選択時間においては、行選択
時間中一部において“１”となり、残りの時間“０”と
なる。
モンラインに印加されるコモン信号Ｖｇｉは、該当する
行選択時間の間“１”となり、引続く１行選択時間の間
“０”となる。その他の行選択時間においては、行選択
時間中一部において“１”となり、残りの時間“０”と
なる。
【００２７】図３（Ａ）中段に示すｊ番目のセグメント
ラインに印加されるセグメント信号Ｖｓｊは、図１
（Ｂ）下段に示した実効出力信号と同等のものである。
ラインに印加されるセグメント信号Ｖｓｊは、図１
（Ｂ）下段に示した実効出力信号と同等のものである。
【００２８】このようなコモン信号がトランジスタのゲ
ートに印加され、セグメント信号がソースに印加される
と、該当する行選択時間において、コモン信号が立上が
ると共にトランジスタは開き、セグメント信号をトラン
ジスタのドレインに接続されたピクセル電極に印加す
る。したがってピクセル電圧はセグメント信号の電圧と
同じ変化を示す。すなわち、初めバイアス電圧をとり、
次に画像信号の電圧となる。該当する行選択時間が終了
すると、次の行選択時間の間コモン信号Ｖｇｉは“０”
となり、トランジスタはオフする。したがって、ピクセ
ルに蓄積された画像信号の電圧はそのまま保持される。
ートに印加され、セグメント信号がソースに印加される
と、該当する行選択時間において、コモン信号が立上が
ると共にトランジスタは開き、セグメント信号をトラン
ジスタのドレインに接続されたピクセル電極に印加す
る。したがってピクセル電圧はセグメント信号の電圧と
同じ変化を示す。すなわち、初めバイアス電圧をとり、
次に画像信号の電圧となる。該当する行選択時間が終了
すると、次の行選択時間の間コモン信号Ｖｇｉは“０”
となり、トランジスタはオフする。したがって、ピクセ
ルに蓄積された画像信号の電圧はそのまま保持される。
【００２９】次の行選択時間となると、セグメント信号
がバイアス電圧となる期間、コモン信号が“１”とな
る。したがって、ピクセルは繰返しバイアス信号に充電
される。フレームが代わるとセグメント信号、従ってピ
クセル電圧の極性が反転する。
がバイアス電圧となる期間、コモン信号が“１”とな
る。したがって、ピクセルは繰返しバイアス信号に充電
される。フレームが代わるとセグメント信号、従ってピ
クセル電圧の極性が反転する。
【００３０】ソース線の数が４００本であり、画像信号
が保持される時間が図３（Ａ）に示すように１．５行選
択時間長の場合、ピクセルに印加される信号電圧の２乗
平均は以下のようになる。
が保持される時間が図３（Ａ）に示すように１．５行選
択時間長の場合、ピクセルに印加される信号電圧の２乗
平均は以下のようになる。
【００３１】 Ｖｉｊ＝｛（１．５／４００）＊（ビデオ電圧）2 ＋
（３９８．５／４００）＊（バイアス電圧）2 ｝1/2 ビデオ電圧は暗状態に対応する０Ｖから、最も明るい状
態に対応する最大電圧、たとえば２０Ｖまで変化する。
バイアス電圧は、液晶の閾値電圧にわずかに及ばない
値、たとえば１Ｖとする。この時、最も明るい状態に対
応して、 Ｖｉｊ（ＯＮ）＝｛（１．５／４００）＊（２０）2 ＋
（３９８．５／４００）＊（１）2 ｝1/2 ＝１．５８
Ｖ。
（３９８．５／４００）＊（バイアス電圧）2 ｝1/2 ビデオ電圧は暗状態に対応する０Ｖから、最も明るい状
態に対応する最大電圧、たとえば２０Ｖまで変化する。
バイアス電圧は、液晶の閾値電圧にわずかに及ばない
値、たとえば１Ｖとする。この時、最も明るい状態に対
応して、 Ｖｉｊ（ＯＮ）＝｛（１．５／４００）＊（２０）2 ＋
（３９８．５／４００）＊（１）2 ｝1/2 ＝１．５８
Ｖ。
【００３２】また、最も暗い状態に対応して、 Ｖｉｊ（ＯＦＦ）＝｛（１．５／４００）＊（０）2 ＋
（３９８．５／４００）＊（バイアス電圧）2 ｝1/2 ＝
｛（３９８．５／４００）＊（１）2 ｝1/2 ≒１Ｖ。
（３９８．５／４００）＊（バイアス電圧）2 ｝1/2 ＝
｛（３９８．５／４００）＊（１）2 ｝1/2 ≒１Ｖ。
【００３３】したがって、Ｖｉｊ（ＯＮ）／Ｖｉｊ（Ｏ
ＦＦ）＝１．５８となる。図３（Ｂ）は、画像信号の印
加される時間をより長くした場合の信号波形を示す。上
段がｉ番目コモン信号Ｖｇｉを示し、中段がｉ番目セグ
メント信号Ｖｓｊを示し、下段がピクセル電圧Ｖｉｊを
示す。この構成においては、該当する行選択時間の後、
行選択時間の３倍分コモン信号が“０”に保持される。
このため、画像信号は一旦ピクセルに蓄積された後、引
続く３行選択時間保持され続ける。該当行選択時間にお
ける半分の蓄積時間と加算し、全体として３．５行選択
時間の間、画像信号が保持される。その他の点は図３
（Ａ）の場合と同様である。
ＦＦ）＝１．５８となる。図３（Ｂ）は、画像信号の印
加される時間をより長くした場合の信号波形を示す。上
段がｉ番目コモン信号Ｖｇｉを示し、中段がｉ番目セグ
メント信号Ｖｓｊを示し、下段がピクセル電圧Ｖｉｊを
示す。この構成においては、該当する行選択時間の後、
行選択時間の３倍分コモン信号が“０”に保持される。
このため、画像信号は一旦ピクセルに蓄積された後、引
続く３行選択時間保持され続ける。該当行選択時間にお
ける半分の蓄積時間と加算し、全体として３．５行選択
時間の間、画像信号が保持される。その他の点は図３
（Ａ）の場合と同様である。
【００３４】この場合、ピクセルに印加されるピクセル
電圧の２乗平均は以下のようになる。
電圧の２乗平均は以下のようになる。
【００３５】 Ｖｉｊ＝｛（３．５／４００）＊（ビデオ信号）2 ＋
（３９６．５／４００）＊（バイアス電圧）2 ｝1/2 前述の場合と同様、ビデオ信号は最も暗い状態に対応す
る“０”から、最も明るい状態に対応する最大電圧、た
とえば２０Ｖまで変化するとする。また、バイアス電圧
は閾値電極よりもわかずか下に、たとえば１Ｖに選ぶ。
この時、 Ｖｉｊ（ＯＮ）＝｛（３．５／４００）＊（２０）2 ＋
（３９６．５／４００）＊（１）2 ｝1/2 ≒２．１１
Ｖ、 Ｖｉｊ（ＯＦＦ）＝｛（３．５／４００）＊（０）2 ＋
（３９６．５／４００）＊（１）2 ｝1/2 ≒１Ｖ、 Ｖｉｊ（ＯＮ）／Ｖｉｊ（ＯＦＦ）＝２．１１ となる。一般に、オフ状態に対応する２乗平均電圧と、
オン状態に対応する２乗平均電圧の比が１．５以上ある
場合、望ましい駆動を実現することができる。従って、
上述の２つの場合において共に十分なコントラストを有
する表示を行なうことができる。
（３９６．５／４００）＊（バイアス電圧）2 ｝1/2 前述の場合と同様、ビデオ信号は最も暗い状態に対応す
る“０”から、最も明るい状態に対応する最大電圧、た
とえば２０Ｖまで変化するとする。また、バイアス電圧
は閾値電極よりもわかずか下に、たとえば１Ｖに選ぶ。
この時、 Ｖｉｊ（ＯＮ）＝｛（３．５／４００）＊（２０）2 ＋
（３９６．５／４００）＊（１）2 ｝1/2 ≒２．１１
Ｖ、 Ｖｉｊ（ＯＦＦ）＝｛（３．５／４００）＊（０）2 ＋
（３９６．５／４００）＊（１）2 ｝1/2 ≒１Ｖ、 Ｖｉｊ（ＯＮ）／Ｖｉｊ（ＯＦＦ）＝２．１１ となる。一般に、オフ状態に対応する２乗平均電圧と、
オン状態に対応する２乗平均電圧の比が１．５以上ある
場合、望ましい駆動を実現することができる。従って、
上述の２つの場合において共に十分なコントラストを有
する表示を行なうことができる。
【００３６】一方、蓄積した画像電圧の減衰は、画像信
号の保持時間に伴って変化する。液晶のリークによる放
電回路が形成されると考え、その時定数をｔｒｃとする
と、ピクセル電圧の変化ΔＶは、以下のように表わせ
る。
号の保持時間に伴って変化する。液晶のリークによる放
電回路が形成されると考え、その時定数をｔｒｃとする
と、ピクセル電圧の変化ΔＶは、以下のように表わせ
る。
【００３７】 ΔＶ＝−Ｖｌｃ＊｛１−ｅｘｐ（−ｔ／ｔｒｃ）｝ ここで、ｔｒｃ＝５０ｍｓｅｃ、フレーム時間＝２０ｍ
ｓｅｃ、行選択時間＝２０ｍｓｅｃ／４００＝５０μｓ
ｅｃとすると、従来技術の場合には、 Ｖｌｃ＝−Ｖｌｃ＊｛１−ｅｘｐ（−２０ｍｓｅｃ／５０ｍｓｅｃ）｝ ≒−Ｖｌｃ＊０．３２ となる。すなわち、約−３２％の減衰が生じる。
ｓｅｃ、行選択時間＝２０ｍｓｅｃ／４００＝５０μｓ
ｅｃとすると、従来技術の場合には、 Ｖｌｃ＝−Ｖｌｃ＊｛１−ｅｘｐ（−２０ｍｓｅｃ／５０ｍｓｅｃ）｝ ≒−Ｖｌｃ＊０．３２ となる。すなわち、約−３２％の減衰が生じる。
【００３８】図３（Ａ）の場合には、画像信号の減衰が
生じるのは、１．５行選択時間の間のみである。すなわ
ち、約７５μｓｅｃの間のみ減衰が生じる。
生じるのは、１．５行選択時間の間のみである。すなわ
ち、約７５μｓｅｃの間のみ減衰が生じる。
【００３９】 ΔＶｌｃ＝−Ｖｌｃ＊｛１−ｅｘｐ（−７５μｓｅｃ／５０ｍｓｅｃ）｝ ≒−Ｖｌｃ＊０．００１４ となる。すなわち、減衰は約−０．１４％のみである。
【００４０】図３（Ｂ）の場合には、減衰は３．５行選
択時間の間、すなわち約１７５μｓｅｃの間生じる。
択時間の間、すなわち約１７５μｓｅｃの間生じる。
【００４１】 ΔＶｌｃ＝−Ｖｌｃ＊｛１−ｅｘｐ（−１７５μｓｅｃ／５０ｍｓｅｃ）｝ ≒−Ｖｌｃ＊０．００３４ となる。すなわわち減衰は約−０．３４％である。
【００４２】このように、画像信号を保持する時間を制
限することより、液晶の導電性に基く画像信号電圧の減
衰をほとんど問題なくすることができる。たとえ、液晶
パネルの温度が上昇し、導電性が上昇したり、パネル内
の不均一性が増加した場合にも、画像電圧の減衰が問題
となることは少ない。
限することより、液晶の導電性に基く画像信号電圧の減
衰をほとんど問題なくすることができる。たとえ、液晶
パネルの温度が上昇し、導電性が上昇したり、パネル内
の不均一性が増加した場合にも、画像電圧の減衰が問題
となることは少ない。
【００４３】以上実施例に沿って本発明を説明したが、
本発明はこれらに制限されるものではない。たとえば、
種々の変更、改良、組合わせ等が可能なことは当業者に
自明であろう。
本発明はこれらに制限されるものではない。たとえば、
種々の変更、改良、組合わせ等が可能なことは当業者に
自明であろう。
【００４４】
【発明の効果】以上説明したように、本発明によれば、
液晶材料の導電性に基く液晶表示の不均一性を低減する
ことができる。
液晶材料の導電性に基く液晶表示の不均一性を低減する
ことができる。
【００４５】広い表示画面の場合にも均質な表示を実現
することができる。
することができる。
【図１】本発明の実施例によるアクティブマトリクス液
晶表示装置のセグメント駆動回路を説明する図である。
図１（Ａ）はセグメント駆動回路のブロック図、図１
（Ｂ）はその要部における信号波形を示す。
晶表示装置のセグメント駆動回路を説明する図である。
図１（Ａ）はセグメント駆動回路のブロック図、図１
（Ｂ）はその要部における信号波形を示す。
【図２】従来の技術によるアクティブマトリクスＬＣＤ
を示す。図２（Ａ）は回路構成を示すブロック図、図２
（Ｂ）はその要部における信号波形を示す。
を示す。図２（Ａ）は回路構成を示すブロック図、図２
（Ｂ）はその要部における信号波形を示す。
【図３】本発明の実施例における信号波形を示す。図３
（Ａ）、（Ｂ）は、それぞれコモン信号、セグメント信
号、ピクセル電圧の波形を示す。
（Ａ）、（Ｂ）は、それぞれコモン信号、セグメント信
号、ピクセル電圧の波形を示す。
【図４】図３のコモン信号を発生することのできるコモ
ン駆動回路のブロック図である。
ン駆動回路のブロック図である。
１ セグメント駆動回路 ２ アナログスイッチ ５ シフトレジスト ６ ラインメモリ ７ 変換回路 ５１ 表示面 ５２、５３ 駆動回路 ５６ ソース ５７ ドレイン Ｔ トランジスタ ＰＸ ピクセル
Claims (3)
- 【請求項１】 マトリクス状に配置され、各々がスイッ
チ用薄膜トランジスタを備えた多数の液晶ピクセルと、 同一行に配置された液晶ピクセルのスイッチ用薄膜トラ
ンジスタのゲートに行選択信号を印加するコモン駆動回
路と、 同一列に配置された液晶ピクセルのスイッチ用薄膜トラ
ンジスタのソースに各行選択時間内の第１期間に画像信
号を、第２期間に一定電位のバイアス信号を交互に印加
するセグメント駆動回路とを有し、 前記行選択信号は、信号レベルを“１”，“０”とした
時、各行に関して該当する行選択時間において、少なく
とも前記第１期間に“１”をとり、その後の行選択時間
において、複数回前記第２期間に“１”をとり、１回の
画像信号印加に続いて複数回のバイアス信号印加を行な
うことを特徴とするアクティブマトリクス液晶表示装
置。 - 【請求項２】 前記該当する行選択時間は、前記第２期
間とそれに続く前記第１期間からなり、前記行選択信号
は、該当する行選択時間の間“１”をとり、その後の行
選択時間において、少なくとも１行分の行選択時間の長
さの間“０”をとる請求項１記載のアクティブマトリク
ス液晶表示装置。 - 【請求項３】 請求項１または２記載のアクティブマト
リクス液晶表示装置用のセグメント駆動回路であって、 液晶ピクセルのセグメント電極に接続された出力と、 画像信号源に接続された第１入力と、 一定電位のバイアスに接続された第２入力と、 前記出力を前記行選択信号のタイミングに合わせて第１
入力と第２入力とに交互に接続する制御部とを含むセグ
メント駆動回路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14184591A JP2641340B2 (ja) | 1991-06-13 | 1991-06-13 | アクティブマトリクス液晶表示装置 |
| US07/893,382 US5455598A (en) | 1991-06-13 | 1992-06-04 | Liquid crystal display with active matrix |
| EP92109871A EP0526713B1 (en) | 1991-06-13 | 1992-06-11 | Liquid crystal display with active matrix |
| DE69218849T DE69218849T2 (de) | 1991-06-13 | 1992-06-11 | Flüssigkristallanzeigegerät mit aktiver Matrix |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14184591A JP2641340B2 (ja) | 1991-06-13 | 1991-06-13 | アクティブマトリクス液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04366891A JPH04366891A (ja) | 1992-12-18 |
| JP2641340B2 true JP2641340B2 (ja) | 1997-08-13 |
Family
ID=15301500
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14184591A Expired - Lifetime JP2641340B2 (ja) | 1991-06-13 | 1991-06-13 | アクティブマトリクス液晶表示装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5455598A (ja) |
| EP (1) | EP0526713B1 (ja) |
| JP (1) | JP2641340B2 (ja) |
| DE (1) | DE69218849T2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5574475A (en) * | 1993-10-18 | 1996-11-12 | Crystal Semiconductor Corporation | Signal driver circuit for liquid crystal displays |
| US5703617A (en) * | 1993-10-18 | 1997-12-30 | Crystal Semiconductor | Signal driver circuit for liquid crystal displays |
| JP3438190B2 (ja) * | 1994-03-14 | 2003-08-18 | 株式会社日立製作所 | Ｔｆｔディスプレイ装置 |
| US5952789A (en) * | 1997-04-14 | 1999-09-14 | Sarnoff Corporation | Active matrix organic light emitting diode (amoled) display pixel structure and data load/illuminate circuit therefor |
| CA2273734A1 (en) * | 1998-07-08 | 2000-01-08 | Robert D. Ross | Vending machine display |
| JP5073935B2 (ja) * | 2005-10-06 | 2012-11-14 | オンセミコンダクター・トレーディング・リミテッド | シリアルデータ入力システム |
| EP2008264B1 (en) * | 2006-04-19 | 2016-11-16 | Ignis Innovation Inc. | Stable driving scheme for active matrix displays |
| US8593450B2 (en) | 2010-12-22 | 2013-11-26 | Apple Inc. | Relay driving of conductive segments in displays |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57109994A (en) * | 1980-12-26 | 1982-07-08 | Citizen Watch Co Ltd | Display panel |
| GB2118346B (en) * | 1982-04-01 | 1985-07-24 | Standard Telephones Cables Ltd | Scanning liquid crystal display cells |
| GB2175725B (en) * | 1985-04-04 | 1989-10-25 | Seikosha Kk | Improvements in or relating to electro-optical display devices |
| JPH0677186B2 (ja) * | 1985-11-27 | 1994-09-28 | 日本電気株式会社 | 薄膜デコ−ダ積層型液晶表示装置 |
| JPH0652938B2 (ja) * | 1986-01-28 | 1994-07-06 | 株式会社精工舎 | 液晶表示装置 |
| US4901066A (en) * | 1986-12-16 | 1990-02-13 | Matsushita Electric Industrial Co., Ltd. | Method of driving an optical modulation device |
| JPS63278033A (ja) * | 1987-05-08 | 1988-11-15 | Seikosha Co Ltd | マトリクス型液晶光学装置の駆動方法 |
| US4845482A (en) * | 1987-10-30 | 1989-07-04 | International Business Machines Corporation | Method for eliminating crosstalk in a thin film transistor/liquid crystal display |
-
1991
- 1991-06-13 JP JP14184591A patent/JP2641340B2/ja not_active Expired - Lifetime
-
1992
- 1992-06-04 US US07/893,382 patent/US5455598A/en not_active Expired - Fee Related
- 1992-06-11 EP EP92109871A patent/EP0526713B1/en not_active Expired - Lifetime
- 1992-06-11 DE DE69218849T patent/DE69218849T2/de not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5455598A (en) | 1995-10-03 |
| EP0526713A3 (en) | 1993-09-01 |
| EP0526713B1 (en) | 1997-04-09 |
| DE69218849D1 (de) | 1997-05-15 |
| JPH04366891A (ja) | 1992-12-18 |
| EP0526713A2 (en) | 1993-02-10 |
| DE69218849T2 (de) | 1997-11-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2705711B2 (ja) | 液晶表示装置で漏話を除去する方法及び液晶表示装置 | |
| US6320565B1 (en) | DAC driver circuit with pixel resetting means and color electro-optic display device and system incorporating same | |
| US4804951A (en) | Display apparatus and driving method therefor | |
| EP0678849B1 (en) | Active matrix display device with precharging circuit and its driving method | |
| US6310600B1 (en) | Active matrix type device using forcible rewriting | |
| JP2528957B2 (ja) | Ａｃ動作用付勢マトリックスセル | |
| CN101512628B (zh) | 有源矩阵基板及具备该有源矩阵基板的显示装置 | |
| US6172663B1 (en) | Driver circuit | |
| US5627560A (en) | Display device | |
| JPH03105312A (ja) | 液晶表示装置のための制御回路 | |
| US20080013005A1 (en) | Display Devices and Driving Method Therefor | |
| CN102725788A (zh) | 像素电路和显示装置 | |
| US5990877A (en) | Driving circuit of an active matrix liquid crystal display | |
| JP3305931B2 (ja) | 液晶表示装置 | |
| JP2641340B2 (ja) | アクティブマトリクス液晶表示装置 | |
| US5742270A (en) | Over line scan method | |
| JP2901429B2 (ja) | 表示装置 | |
| JP3128965B2 (ja) | アクティブマトリクス液晶表示装置 | |
| US7358949B2 (en) | Liquid crystal display device pixel and drive circuit | |
| KR100832049B1 (ko) | 디스플레이 유닛 및 디스플레이 유닛용 디스플레이 드라이버 | |
| EP0731439B1 (en) | A data line driver for applying brightness signals to a display | |
| US6518947B1 (en) | LCD column driving apparatus and method | |
| JPH0430683A (ja) | 液晶表示装置 | |
| US20030112211A1 (en) | Active matrix liquid crystal display devices | |
| JPH1031201A (ja) | 液晶表示装置およびその駆動方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970325 |