JP2635810B2 - 半導体記憶装置 - Google Patents
半導体記憶装置Info
- Publication number
- JP2635810B2 JP2635810B2 JP25904190A JP25904190A JP2635810B2 JP 2635810 B2 JP2635810 B2 JP 2635810B2 JP 25904190 A JP25904190 A JP 25904190A JP 25904190 A JP25904190 A JP 25904190A JP 2635810 B2 JP2635810 B2 JP 2635810B2
- Authority
- JP
- Japan
- Prior art keywords
- source
- common source
- extending
- word line
- source diffusion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/08—Address circuits; Decoders; Word-line control circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
- G11C16/0416—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and no select transistor, e.g. UV EPROM
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/30—Power supply circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Read Only Memory (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Description
導体記憶装置に係り、特にデータの消去、再書き込みが
可能なメモリセルを備えた半導体記憶装置に関する。
憶装置(EPROM)において、メモリセルが積層ゲート構
造(スタック・ゲート)を有する1個のMOSトランジス
タで構成され、データの書き込みはドレイン側からホッ
トエレクトロン注入により行われ、消去はソース側に高
電圧を与えてトンネル電流により行われる形式のものが
知られている。このような形式のメモリセルは通常、EP
ROM−トンネル・オキサイド(Tunnel Oxide)型メモリ
セル(以下、ETOXセルと称する)と呼ばれており、その
断面構造を第13図(A)に示す。
3はドレイン、104はフローティングゲート、105はコン
トロールゲートである。
書き込みを行う時は、通常のEPROMセルの場合と同様に
行なわれる。すなわち、第13図(B)に示すように、ソ
ース102にはソース電圧VSとして低電圧、例えば0Vの電
圧が、ドレイン103にはドレイン電圧VDとして高電圧が
それぞれ与えられ、コントロールゲート105にはコント
ロールゲート電圧VCGとして高電圧が与えられる。する
とソース、ドレイン間にオン電流が流れ、ドレイン近傍
でホットエレクトロンとホール対が発生する。そして、
一方のホットエレクトロンがフローティングゲート104
に注入されることにより、トランジスタとしての閾値が
上昇し、書き込みが完了する。なお、同時に発生したホ
ールは基板電流として基板101に流れる。データの消去
は第13図(C)に示すように、ソース102に高電圧が、
コントロールゲート105に低電圧、例えば0Vの電圧がそ
れぞれ与えられ、ドレイン103がフローティング状態に
設定されることにより行なわれる。このとき、コントロ
ールゲート105とフローティングゲート104との間に存在
する容量及びフローティングゲート104とソース102との
間に存在する容量との容量比並びにソース電圧に応じて
フローティングゲート電位が設定され、フローティング
ゲート104とソース102との間にフゥラー・ノルトハイム
(Fowler−Nordheim)トンネル電流が流れることにより
フローティングゲート104からエレクトロンが抜かれ、
消去が完了する。
気的消去可能なEPROM)では、データの書き込みは1ビ
ット毎に、消去は全ビット一括で行なわれている(フラ
ッシュ消去)。これは、従来の1層メタル・プロセスで
メモリセルアレイを構成する場合、小規模なブロック単
位での消去を行うためにはチップサイズの大幅な増加を
避けることができず、コスト高となり過ぎることが原因
である。
来のEEPROMにおけるメモリセルアレイ部分の回路図であ
る。第14図において、11,…,11はそれぞれ行列状に配列
されたETOXセル、12,…,12はそれぞれ同一行に配置され
た複数個のETOXセル11のゲートが共通に接続されたワー
ド線、13,…,13はそれぞれ隣接する2行分のETOXセル11
のソースが共通に接続され、拡散領域で構成された共通
ソース拡散配線、14,…,14はそれぞれ上記各共通ソース
拡散配線13どうしを電気的に接続する、アルミニウム等
の金属を用いて構成されたソース配線、15,15,…,15は
それぞれ同一列に配置された複数個のETOXセル11のドレ
インが共通に接続され、アルミニウム等の金属を用いて
構成されたビット線である。また、このEEPROMは複数の
ビット構成(複数ビット並列にデータの読み出し/書き
込みが行われる)を想定しているため、上記複数個のET
OXセル11はビット線単位でその並列ビット数分に分割さ
れており、各分割されたそれぞれの複数のビット線15は
列選択用の各トランジスタ16を介して各センスアンプに
共通に接続されている。
積化した際のパターン平面図であり、第16図はそのA−
A′線に沿った断面図である。この例では半導体基板と
してP型シリコン基板21が使用され、前記ETOXセルとし
てそれぞれNチャネル型のものが使用されている。図に
おいて、22は各ETOXセルの第1ゲート絶縁膜、23は各ET
OXセルのフローティングゲート、24は各ETOXセルの第2
ゲート絶縁膜、25は例えば1層の多結晶シリコン層から
なり、前記ワード線12を構成する各ETOXセルのコントロ
ールゲート、26は前記各ETOXセルの共通ソース並びに前
記共通ソース拡散配線13を構成するN+型拡散領域、27は
列方向で隣接する各2個のETOXセルの共通ドレインとな
るN+型拡散領域、28は上記各N+型拡散領域26と接続さ
れ、前記ソース配線14となるアルミニウム等からなる金
属配線、29はこの金属配線28と上記各N+型拡散領域26と
のコンタクトホール、30は上記コントロールゲートを覆
う層間絶縁膜、31は上記共通ドレインとなるN+型拡散領
域27と接続され、前記ビット線15となるアルミニウム等
からなる金属配線、32はこの金属配線31と上記各N+型拡
散領域27とのコンタクトホールである。
は、通常はアルミニウムを用いて構成されたビット線15
を通じて与えられる。またゲート電位(コントロールゲ
ート電位)は、ビット線15と交差する方向に延長して配
置されたワード線12を通じて与えられる。一方、ソース
電位は、ワード線12と並行する方向に延長して配置され
た共通ソース拡散配線13を通じて与えられる。しかし、
この共通ソース拡散配線13における配線抵抗はアルミニ
ウム等の金属からなる配線のものに比べて高く、この共
通ソース拡散配線13の途中には第14図に示すように等価
的に抵抗Rが挿入された状態となっている。このため、
従来では共通ソース拡散配線13の複数箇所に、低抵抗の
アルミニウムで構成されたソース配線14を接続し、この
ソース配線14を介して各共通ソース拡散配線13にソース
電位を分散して与えるようにしている。
つのビット線15及びワード線12に高電圧を選択的に与
え、かつ共通ソース拡散配線13を接地することにより、
前記第13図(B)を用いた説明の場合と同様の原理で行
われる。消去は、全てのワード線12を接地し、列選択用
のトランジスタ16をオフ状態にして全てのビット線15を
フローティング状態にさせ、共通ソース拡散配線に高電
圧を与えることにより、前記第13図(C)を用いた説明
の場合と同様の原理で行われる。すなわち、消去はメモ
リセルのレイアウトに基づく制約により、全ビット一括
消去(フラッシュ消去)方式で行われる。
は、レイアウトに基づく制約により全ビット一括消去、
もしくはメモリ容量が非常に大きなブロック単位での消
去しかできない。これをより細かいブロック単位で消去
するためには、大幅なチップサイズの増加を伴うことに
なる。以下にその理由を説明する。
シュ消去方式のEEPROMにおいて、メモリセルをいくつか
のブロックに分割し、ブロック単位で消去を行う場合の
最小単位について考察する。通常の1Mビットクラスのメ
モリセルアレイは、1キロ(1K)行×1キロ(1K)列で
行列状に配置されている。一方、同時に書き込み/読み
出しされるビット幅は通常のEPROMと同様に8ビットも
しくは16ビットである。データ読み出しの際に使用され
るセンスアンプは列(カラム)側にあるため、結局、メ
モリセルアレイは(1K行×128列)×8ビット構成ある
いは(1K行×64列)×16ビット構成となる。
拡散配線13に与えられるソース電位を、アルミニウムで
構成されているソース配線14毎にブロック化して独立に
与えることを考える。すなわち、第14図において行方向
で共通化されている共通ソース拡散配線13を、例えばビ
ット線8本毎に分離してブロック化し、それぞれに対し
て別々にソース電位を与えるとする。この場合、前記ソ
ース配線14は8本のビット線に対し1本の割合で設けら
れる。このとき、前記ビット幅が8ビットであるとする
と、最小ブロック単位は1K個/1列×8例×8ビット=64
Kとなり、かなり大きいものとなる。これ以上細かくブ
ロック分けしようとすると、ソース配線14の本数を増や
さなければならず、チップサイズ増につながる。
ク消去を求める要求がある。例えば、磁気ディスク記憶
装置の分野では、1つのトラックが512バイト単位にな
っており、OS(オペレーティング・システム)も全て51
2バイト単位で作られている。この分野にフラッシュ消
去方式のEEPROMを適用する場合にはOSを変える必要があ
り、技術的な困難が伴う。さらに、フラッシュ消去方式
のEEPROMで問題になるのは、データの書き換えにかかる
時間である。1Mビット分のデータを書き込むのに要する
時間は、1ビット当りの書き込み時間を100μSとした
場合、一般に15秒程度である。従って、極く一部のわず
かなデータを書き換えるために全ビット消去を行った後
に15秒の時間を費やして書き込みを行わなければならな
いのは、アプリケーション上で大きなハンデを背負うこ
とになりかねない。
が限られているという問題がある。これは消去/書き込
み動作を繰り返すうちにゲート絶縁膜に電荷がトラップ
されていき、特性が少しずつ悪化することに起因する。
通常、E/Wサイクルは104程度まで保証されているが、そ
れ以上のサイクルではメモリセルの特性は保証されな
い。このE/Wサイクルを考慮しても、はやり細かなブロ
ック単位で消去できることが好ましい。その理由は、書
き換える必要がないメモリセルに余分な電気的ストレス
がかかることが防止でき、装置全体の信頼性を向上でき
ると期待されるからである。
であり、その目的は、集積化した場合のチップサイズを
増加させることなしに細かなブロック単位の消去が実現
できる半導体記憶装置を提供することである。
行するように延長された複数の共通ソース拡散領域を有
する複数個のメモリセルと、上記複数の共通ソース拡散
領域の延長方向と並行する方向に延長され、上記複数個
のメモリセルの各ゲートが接続されるワード線と、上記
共通ソース拡散領域の延長方向と交差する方向に延長さ
れ、上記複数の各共通ソース拡散領域と電気的に接続さ
れ、1層目の金属配線層で構成された第1ソース配線
と、上記ワード線と並行する方向に延長され、上記第1
ソース配線と電気的に接続され、2層目の金属配線層で
構成された第2ソース配線とを具備したことを特徴す
る。
接続し、複数の第2ソース配線に対して選択的に電圧を
与えることにより、ブロック単位でメモリセルのデータ
消去が行われる。また、第1ソース配線と第2ソース配
線は異なる層の金属配線層で構成されるため、第2ソー
ス配線を自由にレイアウトすることができ、チップサイ
ズの増加を伴わずに細かなブロック単位の消去を行うこ
とができる。
る。
ルアレイの構成を示す回路図である。なお、前記第14図
に示す従来例と対応する箇所には同じ符号を付して説明
を行う。第1図において、 11,…,11はそれぞれETOXセル、12,…,12はそれぞれ少な
くとも1層が多結晶シリコン層、例えば多結晶シリコン
層のみもしくはシリサイド層やポリサイド層からなり、
それぞれ同一行に配置された複数個のETOXセル11のゲー
トが共通に接続されたワード線、13,…,13はそれぞれ隣
接する2行分のETOXセル11のソースが共通に接続された
共通ソース拡散配線、14,…,14はそれぞれ上記各共通ソ
ース拡散配線13どうしを電気的に接続する、アルミニウ
ム等の金属を用いて構成されたソース配線(第1ソース
配線)、15,15,…,15はそれぞれ同一列に配置された複
数個のETOXセル11のドレインが共通に接続され、アルミ
ニウム等の金属を用いて構成されたビット線である。ま
た、このEEPROMの場合も複数ビット構成(複数ビット並
列にデータの読み出し/書き込みが行われる)を想定し
ており、上記複数個のETOXセル11はビット線単位でその
並列ビット数分に分割されており、各分割されたそれぞ
れの複数のビット線15は列選択用のトランジスタ16を介
して各センスアンプに共通に接続されている。また、1
7,…,17はそれぞれ同一の共通ソース拡散配線13に接続
されている複数のソース配線14と電気的に接続され、上
記ソース配線14とは異なる層の金属配線を用いて構成さ
れたソース配線(2ソース配線)である。
積化した際のパターン平面図であり、第3図はそのA−
A′線に沿った断面図である。なお、この場合にも、前
記第15図、第16図の従来例と対応する箇所には同じ符号
を付して説明を行う。図において、21はP型のシリコン
基板、22は各ETOXセルの第1のゲート絶縁膜、23は各ET
OXセルのフローティングゲート、24は各ETOXセルの第2
ゲート絶縁膜、25は例えば1層の多結晶シリコン層から
なり、前記ワード線12を構成する各ETOXセルのコントロ
ールゲート、26は前記各ETOXセルの共通ソース並びに前
記共通ソース拡散配線13を構成するN+型拡散領域、27は
列方向で隣接する各2個のETOXセルの共通ドレインとな
るN+型拡散領域、28は上記各N+型拡散領域26と接続さ
れ、前記ソース配線14となるアルミニウム等からなる金
属配線、26はこの金属配線28と上記各N+型拡散領域26と
のコンタクトホール、30は上記コントロールゲートを覆
う層間絶縁膜、31は上記共通ドレインとなるN+型拡散領
域27と接続され、前記ビット線15となるアルミニウム等
からなる金属配線、32はこの金属配線31と上記各N+型拡
散領域27とのコンタクトホールである。
されており、この膜33上には前記第2ソース配線17を構
成する第2層目のアルミニウム層からなる金属配線34が
形成されている。この金属配線34はワード線の延長方向
と並行する方向に延長し、第2図に示すように一部が前
記共通ドレインとなるN+型拡散領域27側にはみ出すよう
に形成され、このはみ出した部分で前記金属配線28とス
ルーホール35を介して電気的に接続されている。
配線17毎にブロック分割されている、そして各ブロック
は2行分のメモリセルを有している。すなわち、ワード
線2本で1本の第2ソース配線17が共有されているが、
原理的には2〜(ワード線の本数/2)の範囲でブロック
分割が可能である。例えば、1Mビット(1K×1K)のメモ
リセルアレイである場合、2Kビット単位でブロック分割
が可能になる。これは前述した512バイト(=4Kビッ
ト)単位消去の条件を十分に満たすものである。
書き込み時には選択されたメモリセルのワード線12及び
ビット線15に高電圧が与えられる。このとき、少なくと
も選択されたメモリセルが存在するブロック内の共通ソ
ース拡散配線13に接続された第2ソース配線17には0Vの
接地電位が与えられる。従って、この場合には前記第13
図(B)で説明したように1個のメモリセルに対するデ
ータの書き込みが行われる。
ット線15がフローティング状態に設定され、かつ選択さ
れたブロック内の共通ソース拡散配線13のみ第2ソース
配線17及び第1ソース配線14を介して高電圧が選択的に
与えられる。このとき、他のブロック内の共通ソース拡
散配線には低電圧すなわち0Vの接地電位が並列に与えら
れる。これにより、選択されたブロックのみにおける消
去が行われる。
実現するためには、ソース電位をデコードし、必要な共
通ソース拡散配線に選択的に供給するデコード回路が必
要である。以下にこのデコード回路について説明する。
ド線に並行に延長される第2ソース配線に電位を与える
ものであるから、このデコード回路はメモリセルアレイ
に隣接して配置するか、もしくはメモリセルアレイの近
傍に配置することが望ましい。特に、ワード線と同じ行
アドレスに対応したメモリセルのソースを選択するので
あるから、ワード線を選択するロウデコーダと同じ場所
にこのデコード回路をレイアウトするのが最も効率の良
いパターンとなる。
選択的に供給するデコーダ(以下、ソースデコーダと称
する)の種々の具体回路例を説明する。
Vのデータ読み出し用の電源電圧であり、SWは消去/書
き込み時にはそれぞれ高電圧、例えば12Vになり、デー
タ読み出し時には5VのVCCとなる内部電源電圧、すなわ
ち集積回路内部でVCCを用いて形成される電源電圧であ
る。VCC系の行デコード信号はNANDゲート41でデコード
された後、PチャネルのMOSトランジスタ42,43、Nチャ
ネルのMOSトランジスタ44,45及びインバータ46からなる
回路でSW系の電圧に変換される。電圧変換された信号は
消去モード信号▲▼と共に、SW系の電圧で動
作するNORゲート47に入力される。上記消去モード信号
▲▼はSW系の信号であり、消去時には“L"、
それ以外では“H"となる信号である。そして、上記NOR
ゲート47の出力は対応する第2ソース配線に供給され
る。すなわち、このような構成のソースデコーダは第2
ソース配線の数だけ設けられ、各NANDゲート41にはそれ
ぞれ異なった行デコード信号の組み合わせが入力され
る。
つのソースデコーダのNANDゲート41における論理が成立
し、その出力が“L"になると、トランジスタ42がオン
し、インバータ46の入力が“H"になる。これにより、NO
Rゲート47の入力が共に“L"になり、“H"、すなわち12V
系の電源電圧が対応する第2ソース配線に出力される。
このとき他のソースデコーダのNANDゲート41では論理が
成立せず、それぞれの出力は共に“H"になる。すると各
トランジスタ45がオンし、インバータ46の入力が“L"に
なり、NORゲート47の出力が“L"、すなわち0Vの接地電
位となり、これが残りの全ての第2ソース配線に出力さ
れる。従って、前記のようにブロック単位の消去が行わ
れる。なお、上記PチャネルのMOSトランジスタ43はイ
ンバータ46の入力が“L"になった場合、すなわちトラン
ジスタ42がオフし、トランジスタ45がオンとなる場合に
オンし、PチャネルのMOSトランジスタ42のゲート電位
をSWに設定して、このトランジスタ42が十分なオフ状態
となる目的で設けられている。また、ゲートにVCCが与
えられているNチャネルのMOSトランジスタ44は、上記
トランジスタ42のゲート電位がSWに設定されている時
に、SWからNANDゲート41の出力側への電流流出を防止す
る目的で設けられている。
▼が“H"になるため、各NORゲート47の出力が0V
の接地電位となり、従来と同様な書き込み/読み出し動
作が行われる。
ド信号がNANDゲート51でデコードされた後、ゲートにV
CCが与えられているNチャネルのMOSトランジスタ52を
介して、SW系の電圧で動作するインバータ35に入力され
る。このインバータ53の出力は同じくSW系の電圧で動作
するインバータ54に入力される。このインバータ54の出
力は消去モード信号▲▼と共に、SW系の電圧
で動作するNORゲート55に入力される。このNORゲート55
の出力は対応する第2ソース配線に供給される。また、
上記前段のインバータ53の入力側にはSW系の負荷として
作用するディプレッション型のMOSトランジスタ56が接
続されている。
つのソースデコーダのNANDゲート51における論理が成立
し、その出力が“L"になると、インバータ53の出力が
“H"、インバータ54の出力が“L"になる。これによりNO
Rゲート55の入力が共に“L"になり、12V系の電源電圧が
対応する第2ソース配線に出力される。このとき他の全
てのソースデコーダのNANDゲート51では論理が成立せ
ず、それぞれの出力が“H"になるため、トランジスタ56
によってインバータ53の入力がSW系の“H"に設定され、
このインバータ53の出力が“L"、インバータ54の出力
が、“H"になり、NORゲート55の出力は0Vの接地電位と
なる。また、データの書き込み/読み出し時には信号▲
▼が“H"になるため、第4図の場合と同様に
各NORゲート55の出力が0Vの接地電位となり、従来と同
様な書き込み/読み出し動作が行われる。
NDゲート41もしくは51に入力される行デコード信号がV
CC系であるが、これは行デコード信号の段階でSW系の信
号に変換するようにしてもかまわない。第6図に示すソ
ースデコーダは、SW系の行デコード信号を用いる例であ
り、SW系の行デコード信号はNANDゲート56でデコードさ
れた後、SW系の消去モード信号▲▼と共にNO
Rゲート57に供給される。
つのソースデコーダのNANDゲート56における論理が成立
し、その出力が“L"になると、NORゲート57の出力が12V
の高電圧となる。
を用いる例である。このソースデコーダでは、SW系の行
デコード信号がNANDゲート61でデコードされ、このデコ
ード信号がSW系のインバータ62で反転され、さらにPチ
ャネル及びNチャネルのMOSトランジスタからなり、消
去モード信号▲▼及びその反転信号で導通制
御されるCMOSトランスファゲート63を介して対応して第
2ソース配線に出力される。また、第2ソース配線と接
地電位との間には、消去モード信号▲▼がゲ
ートに供給され、消去時以外の期間にオン状態にされる
NチャネルMOSトランジスタ64が接続されている。
“L"、その反転信号が“H"になる消去時には上記CMOSト
ランスファゲート63が導通し、トランジスタ64がオフす
る。この場合、NANDゲート61における論理が成立し、そ
の出力が“L"になると、インバータ62の出力が“H"にな
り、この信号がCMOSトランスファゲート63を介して第2
ソース配線に出力される。一方、信号▲▼が
“H"、その反転信号が“L"になる消去以外の期間では、
CMOSトランスファゲート63が非導通となる。一方、トラ
ンジスタ64がオンするため、第2ソース配線には接地電
位が与えられる。
アウトされている場合を想定していたが、前述のように
ワード線と第2ソース配線は同じアドレスで選択される
のであるから、パターン設計上の効率を考えた場合、ロ
ウデコーダとソースデコーダとは同じ場所にレイアウト
されていることが望ましい。
発明の半導体記憶装置の全体の構成を示す回路図であ
る。この実施例は、前記ワード線12がメインワード線MW
Lとセクションワード線SWLからなり、これら二重ワード
線の選択がメインロワデコーダとセクションロウデコー
ダの二段階で行われる二重ワード線方式のものである。
ート71及び2個のSW系のインバータ72,73からなるメイ
ンロウデコーダMRDでデコード及び電圧変換された後、
メインワード線MWLに出力される。メインワード線MWLの
信号はNORゲート74,…,74からなるセクションロウデコ
ーダSRDにおいてセクションワード線選択信号と共にデ
コードされ、複数のセクションワード線SWLに出力され
る。一方、メインワード線MWLの信号は消去モード信号
▲▼と共に、ソースデコーダであるNORゲー
ト75でデコードされ、第2ソース配線76に出力される。
この第2ソース配線76の信号は各第1ソース配線77を介
してそのブロック内の共通ソース拡散配線に供給され
る。なお、消去モード信号▲▼が“L"(消去
時)のときに各セクションワード線SWLが全て“L"とな
るように、セクションワード線選択信号は消去モード信
号▲▼と共に各NANDゲート78を介してセクシ
ョンロウデコーダSRDに供給される。
ーン・レイアウトを示す平面図である。図示のようにメ
モリセルアレイ内のメモリセルはいくつかのセクション
に分割され、これら各セクション内では各メモリセルの
ソース拡散領域が共通化されている。そして、メインロ
ウデコーダMRDからの出力はメインワード線MWLを介して
各セクションに供給される。また、複数のセクションワ
ード線SWLには、各セクションロウデコーダSRD内に設け
られたNORゲート74を介して信号が供給される。一方、
第2ソース配線76に対する信号は、メインロウデコーダ
MRDと同じ回路ブロック内に設けられた前記NORゲート75
(第9図では図示せず)を介して供給される。
系からSWへでの電圧変換も行われているが、これに限定
されるものではない。例えばデコードされる信号自体が
既にSWに電圧変換されているならば、メインロウデコー
ダとして例えば前記第6図に示した構成のものを使用す
ることができる。また、セクションロウデコーダはNOR
ゲートを用いているが、これはANDゲートで構成するこ
とも可能である。
メインワード線の信号で制御されるメモリセル群が1つ
のブロックとなり、このブロック単位で消去が行われ
る。そして、メインロウデコーダでデコードされた信号
をそのままソース側のデコードに使用しているので、ソ
ース側をデコードしない従来の場合と比べて、デコーダ
部分が占める面積の増加はほとんどない。また、この場
合にはメモリセルのワード線方向にメインワード線と第
2ソース配線とが形成されることになる。ところで、上
記セクションワード線は一般に多結晶シリコン層で構成
されるが、メインワード線はビット線とは異なる層の金
属配線、すなわち第2ソース配線と同じ第2層目の金属
配線で構成されることになり、メインワード線と第2ソ
ース配線間の間隔が十分に取れなくなることが心配され
る。しかし、メインワード線は、複数本例えば4本や6
本のセクションワード線に対して1本の割合で設ければ
よいので、第2ソース配線との間隔は十分に確保でき
る。
の、上記第8図とは異なる構成を示す回路図である。第
8図の実施例ではメインワード線単位で一括消去が行わ
れるが、大容量化に伴って各メインワード線当たりのメ
モリセルの個数が大きくなり、より細かな単位での消去
が必要になる。そこで、この実施例回路では各メインワ
ード線を共有するメモリセル群をさらにセクション毎に
分割し、それぞれの第2ソース配線も分割するようにし
たものである。このため、ソースデコーダを構成する前
記NORゲート75に前記消去モード信号▲▼を
直接に供給せず、NANDゲート79により消去モード信号▲
▼の反転信号をセクション選択信号でデコー
ドし、このデコードされた信号をメインワード線MWLの
信号と共にソースデコーダとしてのNORゲート75に供給
し、このNORゲート75の出力を対応するセクション内の
第2ソース配線76に供給するようにしたものである。
ーン・レイアウトを示す平面図である。図示のように第
2ソース配線76は各セクション毎に分割されている。ま
た、メインロウデコーダMRDでデコードされた信号はメ
インワード線MWLを介して各セクション内のセクション
ロウデコーダSRDに供給され、ここでさらにデコードさ
れて、各セクション毎に分割されたそれぞれ複数のセク
ションワード線SWLに供給される。一方、各セクション
内のセクションロウデコーダSRDではソース側の信号も
デコードされ、このデコードされた信号が各セクション
内の第2ソース配線76を介して共通ソース拡散配線に供
給される。
なく、種々の変形が可能であるということはいうまでも
ない。例えば上記各実施例ではこの発明をETOXセルを用
いたEEPROMに実施した場合を説明したが、これは一般の
EPROMやEEPROMにも実施が可能である。第12図はこのよ
うな半導体記憶装置にこの発明を実施した場合のデコー
ド回路部分の構成を示している。すなわち、デコーダ選
択信号(例えば行アドレス信号の一部)が供給されるNA
NDゲート81の出力は、ワード線選択信号(行アドレス信
号の残りをデコードして得られた信号)がゲートに供給
される各MOSトランジスタ82を介してSW系の各インバー
タ83に入力され、これら各インバータ83の出力は対応す
るワード線に供給される。一方、上記NANDゲート81の出
力は、ゲートに電源電圧VCCが供給されるMOSトランジス
タ84を介してSW系のNORゲート85に消去モード信号▲
▼と共に入力される。そして、このNORゲート8
5の出力は対応するソース配線に供給される。もちろ
ん、この場合、メモリセルは複数のセクションに分割さ
れており、メモリセルのソース領域は各セクション毎に
1本のソース配線(第2ソース配線)で共通化されてい
るものである。なお、各インバータ83の入力側とNORゲ
ート85の消去モード信号側ではない入力側には、SW系の
負荷として作用するディプレッション型のMOSトランジ
スタ86がそれぞれ設けられている。
く、その他のEPROM、SRAM(スタティク・ランダム・ア
クセス・メモリ)等にも適用することができる。
去は各群毎に独立して行う場合を説明したが、これは全
メモリセルの一括消去を行うこともできる。すなわち、
一括消去時は全ての第2ソース配線が選択されるように
アドレス指定を行えば良い。このように一括消去の機能
を付加することで、必要に応じてブロック消去と一括消
去の任意の消去モードを選択することができる。
合のチップサイズを増加させることなしに細かなブロッ
ク単位の消去が実現できる半導体記憶装置を提供するこ
とができる。
アレイの構成を示す回路図、第2図は上記第1図に示さ
れるメモリセルアレイを集積化した際のパターン平面
図、第3図は第2図中のA−A′線に沿った断面図、第
4図ないし第7図はそれぞれソースデコーダの異なる構
成を示す回路図、第8図はロワデコーダ及びソースデコ
ーダを含むこの発明の半導体記憶装置の全体の構成を示
す回路図、第9図は上記第8図に示す回路を集積化した
際のパターン・レイアウトを示す平面図、第10図はロウ
デコーダ及びソースデコーダを含む全体の、上記第8図
とは異なる構成を示す回路図、第11図は上記第10図に示
す回路を集積化した際のパターン・レイアウトを示す平
面図、第12図はこの発明の他の実施例に係るデコード回
路部分の構成を示す回路図、第13図(A)はEPROM−ト
ンネル・オキサイド型メモリセルの素子構造を示す断面
図、第13図(B)は第13図(A)のメモリセルに対する
データの書き込み動作を説明するための図、第13図
(C)は第13図(A)のメモリセルに対するデータの消
去動作を説明するための図、第14図は上記第13図(A)
のメモリセルを使用した従来のEEPROMにおけるメモリセ
ルアレイの構成を示す回路図、第15図は上記第14図に示
されるメモリセルアレイを集積化した際のパターン平面
図、第16図はそのA−A′線に沿った断面図である。 11……ETOXセル、12……ワード線、13……共通ソース拡
散配線、14……ソース配線(第1ソース配線)、15……
ビット線、16……選択用のトランジスタ、17……第ソー
ス配線(第2ソース配線)、21……P型のシリコン基
板、22……第1ゲート絶縁膜、23……フローティングゲ
ート、24……第2ゲート絶縁膜、25……コントロールゲ
ート、26,27……N+型拡散領域、28,31,34……金属配
線、29,32……コンタクトホール、30,33……層間絶縁
膜、35……スルーホール。
Claims (14)
- 【請求項1】所定の方向に延長された共通ソース拡散領
域及びこの共通ソース拡散領域と離間して設けられたド
レイン拡散領域を有する複数個のメモリセルと、 上記共通ソース拡散領域の延長方向と並行する方向に延
長され、上記複数個のメモリセルの各ゲートが接続され
るワード線と、 上記共通ソース拡散領域の延長方向と交差する方向に延
長され、上記ドレイン拡散領域と電気的に接続され、1
層目の金属配線層の一部分で構成されたビット線と、 上記ワード線と並行する方向に延長され、上記1層目の
金属配線層の他の部分を介して上記共通ソース拡散領域
と電気的に接続された2層目の金属配線層からなるソー
ス配線と を具備したことを特徴する半導体記憶装置。 - 【請求項2】所定の方向に互いに並行するように延長さ
れた複数の共通ソース拡散領域を有する複数個のメモリ
セルと、 上記複数の共通ソース拡散領域の延長方向と並行する方
向に延長され、上記複数個のメモリセルの各ゲートが接
続されるワード線と、 上記共通ソース拡散領域の延長方向と交差する方向に延
長され、上記複数の各共通ソース拡散領域と電気的に接
続され、1層目の金属配線層で構成された第1ソース配
線と、 上記ワード線と並行する方向に延長され、上記第1ソー
ス配線と電気的に接続され、2層目の金属配線層で構成
された第2ソース配線と を具備したことを特徴する半導体記憶装置。 - 【請求項3】前記第2ソース配線は、一つの前記ワード
線毎あるいは隣接した複数のワード線毎に一つの割合で
配置され、これら各第2ソース配線には入力アドレスに
応じて独立に電位が与えられることを特徴する請求項2
に記載の半導体記憶装置。 - 【請求項4】前記メモリセルがデータの消去、再書き込
みが可能な不揮発性メモリセルである請求項2に記載の
半導体記憶装置。 - 【請求項5】所定の方向に延長された複数の共通ソース
拡散領域を有し、データの消去、再書き込みが可能であ
りデータの消去時には少なくとも共通ソース拡散領域に
高電圧が与えられるそれぞれ複数個の不揮発性メモリセ
ルからなるメモリセルアレイと、 上記各共通ソース拡散領域の延長方向と並行する方向に
延長され、上記複数個のメモリセルのゲートがそれぞれ
共通に接続される複数のワード線と、 入力アドレスに応じて上記ワード線を選択する第1のデ
コード手段と、 上記複数の各共通ソース拡散領域と電気的に接続され、
1層目の金属配線層で構成された複数の第1ソース配線
と、 上記ワード線と並行する方向に延長され、上記各第1ソ
ース配線と電気的に接続され、2層目の金属配線層で構
成された複数の第2ソース配線と、 データの消去時に入力アドレスに応じた一つの第2ソー
ス配線にのみ高電圧を選択的に与え、その他の第2ソー
ス配線には低電圧を並列に与える第2のデコード手段と を具備したことを特徴する半導体記憶装置。 - 【請求項6】前記前記複数の各第1ソース配線が前記ワ
ード線と交差する方向に延長されている請求項5に記載
の半導体記憶装置。 - 【請求項7】前記第2のデコード手段には前記入力アド
レスの他に消去モードを制御するための第1の制御信号
が供給される請求項5に記載の半導体記憶装置。 - 【請求項8】前記第2のデコード手段が前記メモリセル
アレイと隣接して配置されている請求項5に記載の半導
体記憶装置。 - 【請求項9】所定の方向に延長された複数の共通ソース
拡散領域を有し、データの消去、再書き込みが可能であ
りデータの消去時には少なくとも共通ソース拡散領域に
高電圧が与えられるそれぞれ複数個の不揮発性メモリセ
ルからなるメモリセルアレイと、 メインワード線と複数のセクションワード線とから構成
され、複数の各セクションワード線が上記各共通ソース
拡散領域と並行する方向に延長され、複数の各セクショ
ンワード線に上記複数個のメモリセルのゲートがそれぞ
れ共通に接続される複数のワード線と、 入力アドレスに応じて上記ワード線を選択する第1のデ
コード手段と、 上記共通ソース拡散領域の延長方向と交差する方向に延
長され、上記複数の各共通ソース拡散領域と電気的に接
続され、1層目の金属配線層で構成された複数の第1ソ
ース配線と、 上記ワード線と並行する方向に延長され、上記各第1ソ
ース配線と電気的に接続され、2層目の金属配線層で構
成された複数第2ソース配線と、 データの消去時に、上記メインワード線の信号に応じた
一つの第2ソース配線にのみ高電圧を選択的に与え、そ
の他の第2ソース配線には低電圧を並列に与える第2の
デコード手段と を具備したことを特徴する半導体記憶装置。 - 【請求項10】前記複数の第1ソース配線が、前記共通
ソース拡散領域の延長方向と交差する方向に延長されて
いる請求項9に記載の半導体記憶装置。 - 【請求項11】前記メモリセルアレイが前記ワード線方
向で複数のセクションに分割されており、各セクション
毎に前記第2ソース配線が設けられている請求項5また
は9に記載の半導体記憶装置。 - 【請求項12】データの消去時に、前記第2ソース配線
には一部にのみ高電圧が選択的に与えられるか、もしく
は全ての第2ソース配線に並列に高電圧が与えられるこ
とを特徴とする請求項5または9に記載の半導体記憶装
置。 - 【請求項13】前記第1のデコード手段が、前記メイン
ワード線を選択する第1のデコード部と、前記複数のセ
クションワード線を選択する第2のデコード部とから構
成されていることを特徴とする請求項9に記載の半導体
記憶装置。 - 【請求項14】前記第1のデコード手段の第1のデコー
ド部と、前記第2のデコード手段とが同じ回路ブロック
内に設けられていることを特徴する請求項13に記載の半
導体記憶装置。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25904190A JP2635810B2 (ja) | 1990-09-28 | 1990-09-28 | 半導体記憶装置 |
US07/764,633 US5295105A (en) | 1990-09-28 | 1991-09-24 | Semiconductor memory device |
EP91116443A EP0477938B1 (en) | 1990-09-28 | 1991-09-26 | Semiconductor memory device |
DE69127155T DE69127155T2 (de) | 1990-09-28 | 1991-09-26 | Halbleiterspeicheranordnung |
KR1019910016878A KR960001320B1 (ko) | 1990-09-28 | 1991-09-27 | 반도체기억장치 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25904190A JP2635810B2 (ja) | 1990-09-28 | 1990-09-28 | 半導体記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH04137298A JPH04137298A (ja) | 1992-05-12 |
JP2635810B2 true JP2635810B2 (ja) | 1997-07-30 |
Family
ID=17328516
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP25904190A Expired - Lifetime JP2635810B2 (ja) | 1990-09-28 | 1990-09-28 | 半導体記憶装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US5295105A (ja) |
EP (1) | EP0477938B1 (ja) |
JP (1) | JP2635810B2 (ja) |
KR (1) | KR960001320B1 (ja) |
DE (1) | DE69127155T2 (ja) |
Families Citing this family (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2816062B2 (ja) * | 1992-10-05 | 1998-10-27 | 株式会社東芝 | メモリセルの情報の消去方法 |
EP0595775B1 (en) * | 1992-10-29 | 1999-07-28 | STMicroelectronics S.r.l. | Method of evaluating the dielectric layer of nonvolatile EPROM, EEPROM and flash-EEPROM memories |
EP0594920B1 (en) * | 1992-10-29 | 1999-07-28 | STMicroelectronics S.r.l. | Method of evaluating the gate oxide of non-volatile EPROM, EEPROM and flash-EEPROM memories |
JPH06215590A (ja) * | 1993-01-13 | 1994-08-05 | Nec Ic Microcomput Syst Ltd | フラッシュ消去型不揮発性メモリ |
JPH07147095A (ja) * | 1993-03-31 | 1995-06-06 | Sony Corp | 半導体不揮発性記憶装置およびデコーダ回路 |
JP3105109B2 (ja) * | 1993-05-19 | 2000-10-30 | 株式会社東芝 | 不揮発性半導体記憶装置 |
EP0676816B1 (en) * | 1994-03-28 | 2001-10-04 | STMicroelectronics S.r.l. | Flash - EEPROM memory array and biasing method thereof |
US5583808A (en) * | 1994-09-16 | 1996-12-10 | National Semiconductor Corporation | EPROM array segmented for high performance and method for controlling same |
US5663923A (en) * | 1995-04-28 | 1997-09-02 | Intel Corporation | Nonvolatile memory blocking architecture |
US5646886A (en) * | 1995-05-24 | 1997-07-08 | National Semiconductor Corporation | Flash memory having segmented array for improved operation |
US5631864A (en) * | 1995-07-28 | 1997-05-20 | Micron Quantum Devices, Inc. | Memory array having a reduced number of metal source lines |
KR100228424B1 (ko) * | 1996-06-29 | 1999-11-01 | 김영환 | 반도체 메모리 장치의 엑스 디코더 회로 |
US5751038A (en) * | 1996-11-26 | 1998-05-12 | Philips Electronics North America Corporation | Electrically erasable and programmable read only memory (EEPROM) having multiple overlapping metallization layers |
US6212103B1 (en) * | 1999-07-28 | 2001-04-03 | Xilinx, Inc. | Method for operating flash memory |
JP2002100689A (ja) * | 2000-09-22 | 2002-04-05 | Toshiba Corp | 不揮発性半導体記憶装置 |
EP1227499B1 (en) * | 2001-01-24 | 2006-05-10 | STMicroelectronics S.r.l. | Non-volatile electrically alterable semiconductor memory |
JP2003051197A (ja) * | 2001-08-06 | 2003-02-21 | Matsushita Electric Ind Co Ltd | 半導体記憶装置 |
US6891747B2 (en) | 2002-02-20 | 2005-05-10 | Stmicroelectronics S.R.L. | Phase change memory cell and manufacturing method thereof using minitrenches |
KR100568872B1 (ko) * | 2004-11-29 | 2006-04-10 | 삼성전자주식회사 | 반도체 메모리 장치에서의 회로 배선 배치구조 |
US7606057B2 (en) * | 2006-05-31 | 2009-10-20 | Arm Limited | Metal line layout in a memory cell |
US7719919B2 (en) * | 2007-03-20 | 2010-05-18 | Kabushiki Kaisha Toshiba | Semiconductor memory device in which word lines are driven from either side of memory cell array |
JP2009158094A (ja) * | 2009-04-14 | 2009-07-16 | Renesas Technology Corp | 不揮発性記憶装置 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4366555A (en) * | 1980-08-01 | 1982-12-28 | National Semiconductor Corporation | Electrically erasable programmable read only memory |
US4949309A (en) * | 1988-05-11 | 1990-08-14 | Catalyst Semiconductor, Inc. | EEPROM utilizing single transistor per cell capable of both byte erase and flash erase |
JP2507576B2 (ja) * | 1988-12-28 | 1996-06-12 | 株式会社東芝 | 半導体不揮発性メモリ |
JPH0376098A (ja) * | 1989-08-18 | 1991-04-02 | Hitachi Ltd | 半導体不揮発性記憶装置 |
US5126808A (en) * | 1989-10-23 | 1992-06-30 | Advanced Micro Devices, Inc. | Flash EEPROM array with paged erase architecture |
-
1990
- 1990-09-28 JP JP25904190A patent/JP2635810B2/ja not_active Expired - Lifetime
-
1991
- 1991-09-24 US US07/764,633 patent/US5295105A/en not_active Expired - Lifetime
- 1991-09-26 EP EP91116443A patent/EP0477938B1/en not_active Expired - Lifetime
- 1991-09-26 DE DE69127155T patent/DE69127155T2/de not_active Expired - Lifetime
- 1991-09-27 KR KR1019910016878A patent/KR960001320B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
US5295105A (en) | 1994-03-15 |
DE69127155T2 (de) | 1998-01-15 |
EP0477938B1 (en) | 1997-08-06 |
EP0477938A3 (en) | 1994-09-28 |
KR960001320B1 (ko) | 1996-01-25 |
EP0477938A2 (en) | 1992-04-01 |
KR920007193A (ko) | 1992-04-28 |
JPH04137298A (ja) | 1992-05-12 |
DE69127155D1 (de) | 1997-09-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2635810B2 (ja) | 半導体記憶装置 | |
US6510086B2 (en) | Nonvolatile semiconductor memory | |
US5956268A (en) | Nonvolatile memory structure | |
JP4127605B2 (ja) | 半導体記憶装置 | |
JP2024001222A (ja) | 半導体記憶装置 | |
KR100629987B1 (ko) | 3층 금속 배선을 이용한 플래시 메모리 아키텍처 | |
JP4033438B2 (ja) | 半導体記憶装置 | |
JPH0832035A (ja) | 半導体記憶装置 | |
JPH0528783A (ja) | 不揮発性半導体メモリ | |
JP3862409B2 (ja) | 半導体メモリ装置 | |
JPH08236650A (ja) | 不揮発性半導体記憶装置及びその書き込み方法 | |
JPH0644630B2 (ja) | 不揮発性半導体メモリ | |
JP2001319489A (ja) | 半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080425 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090425 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100425 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100425 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110425 Year of fee payment: 14 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110425 Year of fee payment: 14 |