JP2632071B2 - Liquid crystal display panel drive device - Google Patents
Liquid crystal display panel drive deviceInfo
- Publication number
- JP2632071B2 JP2632071B2 JP2162340A JP16234090A JP2632071B2 JP 2632071 B2 JP2632071 B2 JP 2632071B2 JP 2162340 A JP2162340 A JP 2162340A JP 16234090 A JP16234090 A JP 16234090A JP 2632071 B2 JP2632071 B2 JP 2632071B2
- Authority
- JP
- Japan
- Prior art keywords
- display panel
- circuit
- liquid crystal
- crystal display
- video signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Transforming Electric Information Into Light Information (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、アクティブマトリックス型の液晶表示パネ
ルに交流駆動用の映像信号を供給する液晶表示パネルの
駆動装置に関する。Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display panel driving device that supplies a video signal for AC driving to an active matrix type liquid crystal display panel.
従来、液晶テレビジョン受像機等に用いられるこの種
のアクティブマトリックス型の液晶表示パネルは、画素
毎にスイッチング用薄膜トランジスタ（以下TFTとい
う）を設けて第４図に示すように構成される。Conventionally, this type of active matrix type liquid crystal display panel used for a liquid crystal television receiver or the like is configured as shown in FIG. 4 by providing a switching thin film transistor (hereinafter referred to as TFT) for each pixel.
同図において、（１）はｍ（縦）×ｎ（横）画素構成
の液晶表示パネル（２）が設けられた表示パネル部、
（３），（４）は表示パネル（２）の各画素のTFT,液
晶、（５）は交流駆動用の映像信号（以下交流映像信号
という）が供給される交流映像端子、（６）は交流映像
信号の水平走査周期（以下ライン周期という）のクロッ
ク信号（以下水平クロック信号という）が供給される水
平クロック端子、（７）は各TFT（３）のソース（Ｓ）
に接続された共通電極端子である。In the figure, (1) is a display panel section provided with a liquid crystal display panel (2) having an m (vertical) × n (horizontal) pixel configuration,
(3) and (4) are TFT and liquid crystal of each pixel of the display panel (2), (5) is an AC video terminal to which an AC drive video signal (hereinafter referred to as an AC video signal) is supplied, and (6) is A horizontal clock terminal to which a clock signal (hereinafter, referred to as a horizontal clock signal) of a horizontal scanning cycle (hereinafter, referred to as a line cycle) of an AC video signal is supplied. (7) is a source (S) of each TFT (3).
Are connected to the common electrode terminal.
（８）は水平クロック信号が供給されるシフトレジス
タ構成のＸドライバ回路であり、表示パネル（２）の水
平方向のｍ本のゲート電極（X1），（X2），…，（Xm）
にライン周期で順次に水平ライン選択用の信号を供給す
る。(8) denotes an X driver circuit having a shift register configuration to which a horizontal clock signal is supplied. The gate driver (m) includes m gate electrodes (X 1 ), (X 2 ),..., (Xm) in the horizontal direction of the display panel (2).
, A signal for selecting a horizontal line is sequentially supplied in a line cycle.
（９）は交流映像信号が供給されるＹドライバ回路で
あり、交流映像信号のサンプルホールド回路を有し、表
示パネル（２）の垂直方向のｎ本のドレイン電極
（Y1），（Y2），…，（Yn）に毎ラインの各画素にそれ
ぞれの交流映像信号を供給する。(9) is a Y driver circuit to which an AC video signal is supplied, which has a sample and hold circuit for the AC video signal, and has n drain electrodes (Y 1 ), (Y 2 ) in the vertical direction of the display panel (2). ),..., (Yn), each AC video signal is supplied to each pixel of each line.
そして、各TFT（３）のゲート（ｇ）は水平方向のｎ
個ずつがゲート電極（X1）〜（Xm）それぞれに接続さ
れ、各TFT（３）のドレイン（ｄ）は垂直方向のｍ個ず
つがドレイン電極（Y1）〜（Yn）それぞれに接続されて
いる。The gate (g) of each TFT (3) is n in the horizontal direction.
Pieces each are connected to the respective gate electrodes (X 1) ~ (Xm) , the drain of each TFT (3) (d) is by m pieces of the vertical direction are connected to each drain electrodes (Y 1) ~ (Yn) ing.
また、ドライバ回路（８），（９）は表示パネル
（２）の駆動装置の出力段回路として設けられ、表示パ
ネル（２）の駆動特性に応じた電源電圧で動作する。The driver circuits (8) and (9) are provided as output stage circuits of a driving device of the display panel (2), and operate with a power supply voltage according to the driving characteristics of the display panel (2).
さらに、直流駆動に基づく表示パネル（２）の劣化を
防止するため、前記駆動装置は、ドライバ回路（９）の
前段に特公平２−6069号公報（G09G 3/36），特公昭62
−16068号公報（HO4N 5/66）等に記載の映像処理回路を
備える。Further, in order to prevent the display panel (2) from being deteriorated due to the DC drive, the driving device is provided before the driver circuit (9) in Japanese Patent Publication No. 2-6069 (G09G 3/36) and Japanese Patent Publication No. Sho 62-62.
The image processing circuit described in -16068 (H O 4N 5/66) or the like is provided.
そして、映像処理回路により、受信，記録媒体の再生
等に基づく通常の映像信号がフィールド周期又はライン
周期で極性反転処理され、例えば第５図の実線Ｓに示す
ように、中心電位Vcentを基準にしてフィールド周期又
はライン周期で極性反転する交流映像信号が形成され
る。Then, a normal video signal based on reception, reproduction of a recording medium, and the like is subjected to polarity inversion processing in a field cycle or a line cycle by a video processing circuit, and, for example, as shown by a solid line S in FIG. Thus, an AC video signal whose polarity is inverted in the field cycle or the line cycle is formed.
なお、第５図の各斜線部は１フィールド又は１ライン
の映像信号期間を示す。Each shaded portion in FIG. 5 indicates a video signal period of one field or one line.
ところで、ドライバ回路（８），（９）では信号レベ
ルの加工等が行われないため、交流映像信号について
は、従来、映像処理回路内のペデスタルクランプ処理等
で中心電位Vcentが設定される。By the way, since the driver circuits (8) and (9) do not process the signal level or the like, the center potential Vcent of the AC video signal is conventionally set by pedestal clamp processing or the like in the video processing circuit.
そして、表示パネル（２）の駆動特性に応じて、ドラ
イバ回路（９）の電源電圧が電圧Vh,Vl（Vh＞Vl）で設
定される正あるいは負の単電源電圧又は正，負の２電源
電圧のいずれに設定されていても、中心電位Vcentは、
従来、ほぼ駆動電圧の1/2を（Vh−Vl）/2に直流バイア
スされて設定される。Then, according to the driving characteristics of the display panel (2), the power supply voltage of the driver circuit (9) is set to the voltage Vh, Vl (Vh> Vl), or a positive or negative single power supply voltage or two positive and negative power supplies. No matter which voltage is set, the center potential Vcent is
Conventionally, a half of the driving voltage is set by DC bias to (Vh-Vl) / 2.
また、設定された中心電位Vcentを保持するため、通
常、映像処理回路からドライバ回路（９）までは、直流
結合で構成される。Further, in order to hold the set center potential Vcent, normally, the components from the video processing circuit to the driver circuit (9) are configured by DC coupling.
さらに、前述のように中心電位Vcentをほぼ駆動電圧
の1/2に設定した場合、理想的（原理的）には、共通電
極端子（７）の共通電極電圧Vcomを中心電位Vcentに等
しく設定することにより、表示パネル（２）が最適状態
で駆動される。Further, when the center potential Vcent is set to approximately half of the drive voltage as described above, ideally (in principle), the common electrode voltage Vcom of the common electrode terminal (7) is set equal to the center potential Vcent. Thus, the display panel (2) is driven in an optimal state.
しかし、実際には、表示パネル（２）の各TFT（３）
のゲート，ソース間容量のばらつき等に基づき中心電位
Vcentと共通電極電圧Vcomとをずらして設定する必要が
ある。However, in practice, each TFT (3) on the display panel (2)
Center potential based on variations in capacitance between gate and source
It is necessary to set Vcent and common electrode voltage Vcom so as to be shifted from each other.
そして、従来は中心電位Vcentを最適値に調整する代
わりに、共通電極電圧Vcomがオフセット調整で最適値に
調整される。Conventionally, instead of adjusting the center potential Vcent to an optimum value, the common electrode voltage Vcom is adjusted to an optimum value by offset adjustment.
ところで、共通電極電圧Vcomのずれ量（オフセット
量）が表示パネル（２）毎に異なるため、例えば表示パ
ネル（２）を３原色それぞれ毎に設けるプロジェクショ
ン型の液晶テレビジョン受像機においては、共通電極電
圧Vcomのオフセット調整が表示パネル（２）毎に電圧設
定回路を設けて行われる。By the way, since the shift amount (offset amount) of the common electrode voltage Vcom differs for each display panel (2), for example, in a projection type liquid crystal television receiver in which the display panel (2) is provided for each of the three primary colors, the common electrode The offset adjustment of the voltage Vcom is performed by providing a voltage setting circuit for each display panel (2).
前記従来の駆動装置の場合、映像処理回路内のペデス
タルクランプ処理等により、交流映像信号の中心電位Vc
entが表示パネル（２）の駆動特性に応じた適当な電位
になるように直流バイアスを施すため、映像処理回路の
電源電圧等はドライバ回路（９）のための電源電圧を考
慮して設定する必要がある。In the case of the conventional driving device, the central potential Vc of the AC video signal is controlled by a pedestal clamp process or the like in the video processing circuit.
Since a DC bias is applied so that ent has an appropriate potential according to the drive characteristics of the display panel (2), the power supply voltage and the like of the video processing circuit are set in consideration of the power supply voltage for the driver circuit (9). There is a need.
そして、ドライバ回路（９）の電源電圧は、表示パネ
ル（２）の駆動特性に応じて＋15Vの単電源電圧，＋13V
と−20Vの２電源電圧等の種々の電圧になる。The power supply voltage of the driver circuit (9) is a single power supply voltage of +15 V, +13 V according to the drive characteristics of the display panel (2).
And −20 V for two power supply voltages.
したがって、映像処理回路の設計の自由度，とくに電
源電圧の自由度が表示パネル（２）の駆動特性で制限さ
れ、使用する表示パネル（２）の専用回路として設計す
る必要がある。Therefore, the degree of freedom in designing the video processing circuit, particularly the degree of freedom in the power supply voltage, is limited by the drive characteristics of the display panel (2), and it is necessary to design the circuit as a dedicated circuit for the display panel (2) to be used.
そのため、映像処理回路の汎用性が低く、この回路を
汎用の集積回路で形成することができず、装置の低価格
化等が図れない問題点がある。Therefore, the versatility of the video processing circuit is low, and this circuit cannot be formed by a general-purpose integrated circuit, and there is a problem that the price of the apparatus cannot be reduced.
しかも、交流映像信号の中心電位Vcentが表示パネル
（２）の駆動電圧のほぼ1/2に設定されるのみであるた
め、共通電極電圧Vcomの調整を要し、とくに、３原色毎
に表示パネル（２）を設けるプロジェクション型の液晶
テレビジョン受像機等に適用する際は、表示パネル
（２）毎に共通電極電圧Vcomの設定回路を要する問題点
もある。In addition, since the center potential Vcent of the AC video signal is only set to almost half of the drive voltage of the display panel (2), it is necessary to adjust the common electrode voltage Vcom. When the present invention is applied to a projection type liquid crystal television receiver or the like provided with (2), there is also a problem that a circuit for setting the common electrode voltage Vcom is required for each display panel (2).
本発明は、映像処理回路と周期的に極性反転する出力
映像信号に、簡単かつ安価に液晶表示パネルの動作特性
に応じたオフセット量調整用の直流のバイアス電圧を重
畳して液晶表示パネルのドライバ回路に供給し、簡単か
つ安価に、映像処理回路の設計の自由度を大きくしてそ
の汎用性を向上し、かつ、液晶表示パネルの共通電極電
圧Vcomの従来のオフセット調整を省くようにしたアクテ
ィブマトリクス型の液晶表示パネルの最適な駆動装置を
提供することを課題とする。The present invention provides a driver for a liquid crystal display panel by superimposing a DC bias voltage for adjusting an offset amount according to the operation characteristics of a liquid crystal display panel on an output video signal whose polarity is periodically inverted with a video processing circuit. An active circuit that supplies power to the circuit, easily and inexpensively, increases the degree of freedom in designing the video processing circuit to improve its versatility, and eliminates the conventional offset adjustment of the common electrode voltage Vcom of the liquid crystal display panel. It is an object to provide an optimal driving device for a matrix type liquid crystal display panel.
前記の課題を解決するために、本発明の液晶表示パネ
ルの駆動装置においては、映像処理回路と液晶表示パネ
ルのドライバ回路との間にトランジスタ増幅回路溝成の
出力バッファ回路を設け、 この出力バッファ回路に、 周期的に極成反転する映像処理回路の出力映像信号の
直流成分を遮断して除去するコンデンサと、 前記トランジスタ増幅回路の抵抗バイアス回路からな
り，ドライバ回路の駆動電源を分圧して形成した直流電
圧を前記コンデンサの交流出力に重畳する直流重畳手段
とを備え、 出力バッファ回路により、前記出力映像信号に液晶表
示パネルの駆動特性に応じたオフセット量調整用の直流
のバイアス電圧を重畳してドライバ回路に供給する。In order to solve the above-mentioned problems, in a driving device for a liquid crystal display panel according to the present invention, an output buffer circuit having a transistor amplification circuit is provided between a video processing circuit and a driver circuit of the liquid crystal display panel. The circuit includes a capacitor for cutting off and removing a DC component of an output video signal of a video processing circuit that periodically polarizes and inverts, and a resistor bias circuit of the transistor amplifier circuit, and is formed by dividing a driving power supply of a driver circuit. DC superimposing means for superimposing the obtained DC voltage on the AC output of the capacitor. The output buffer circuit superimposes a DC bias voltage for adjusting an offset amount according to the driving characteristics of the liquid crystal display panel on the output video signal. To the driver circuit.
前記のように構成された本発明の駆動装置の場合、映
像処理回路で形成された周期的に極性反転する交流映像
信号は、出力バッファ回路のコンデンサにより直流成分
が除去されて中心電位Vcentが0Vにされ、同時に、直流
重畳手段を形成する抵抗バイアス回路の直流電圧の重畳
に基づき、液晶表示パネルの駆動特性に応じたオフセッ
ト量調整用の直流のバイアス電圧が重畳されてその中心
電位Vcentが最適値に設定され、この最適値にオフセッ
ト調整されて周期的に極性反転する交流映像信号が液晶
表示パネルのドライバ回路に供給される。In the case of the driving device of the present invention configured as described above, the AC video signal formed by the video processing circuit and having periodically inverted polarity has a DC component removed by the capacitor of the output buffer circuit and the center potential Vcent is 0 V. At the same time, based on the superposition of the DC voltage of the resistance bias circuit forming the DC superimposing means, the DC bias voltage for adjusting the offset amount according to the driving characteristics of the liquid crystal display panel is superimposed, and the center potential Vcent is optimal. An AC video signal which is set to a value, is offset adjusted to this optimum value, and periodically reverses its polarity is supplied to the driver circuit of the liquid crystal display panel.
この場合、ドライバ回路に供給される交流映像信号の
中心電位Vcentの最終的な設定が映像処理回路の次段の
出力バッファ回路で行われるため、映像処理回路におい
ては、電源電圧等を表示パネルの駆動特性等を考慮する
ことなく自由に設定することができ、設計の自由度が大
きくなってその汎用性が大きくなる。また、ドライバ回
路に供給される交流映像信号の中心電位Vcentが出力バ
ッファ回路によって最適値に設定されるため、従来の煩
雑な液晶表示パネルの共通電極電圧Vcomのオフセット調
整が省ける。In this case, the final setting of the center potential Vcent of the AC video signal supplied to the driver circuit is performed by the output buffer circuit at the next stage of the video processing circuit. It can be set freely without considering the drive characteristics and the like, the degree of freedom of design is increased, and the versatility is increased. Further, since the center potential Vcent of the AC video signal supplied to the driver circuit is set to an optimum value by the output buffer circuit, the conventional complicated offset adjustment of the common electrode voltage Vcom of the liquid crystal display panel can be omitted.
さらに、出力バッファ回路の出力信号が、映像信号に
同期した直流再生用のクランプ回路等で再度直流成分を
重畳したりすることなく、そのまま液晶表示パネルのド
ライバ回路に供給され、しかも、出力バッファ回路が初
段に直流カット用のコンデンサを有する簡単なトランジ
スタ増幅回路構成に形成され、その抵抗バイアス回路に
よってオフセット量調整用の直流のバイアス電圧が重畳
されるため、極めて簡単かつ安価に、液晶表示パネルの
最適な駆動装置を提供することができる。Further, the output signal of the output buffer circuit is directly supplied to the driver circuit of the liquid crystal display panel without superimposing a DC component again by a DC reproduction clamp circuit or the like synchronized with the video signal. Is formed in a simple transistor amplifier circuit configuration having a DC cut capacitor in the first stage, and a DC bias voltage for offset amount adjustment is superimposed by the resistance bias circuit. An optimal driving device can be provided.
〔実施例〕 実施例について、第１図，第２図及び第３図を参照し
て説明する。Embodiment An embodiment will be described with reference to FIGS. 1, 2, and 3. FIG.
第１図において、第４図と同一記号は同一のものを示
し、（10）は受信，記録媒体の再生等に基づく通常の映
像信号（以下入力映像信号という）が供給される映像入
力端子（11）は例えば電源端子（12）の正の単電源電圧
Vccにより動作してライン周期の交流映像信号を形成す
る映像処理回路、（13）は映像処理回路（11）と表示パ
ネル部（１）の交流映像端子（５）との間に設けられた
出力バッファ回路であり、Ｙドライバ回路（９）に供給
される電源端子（14h），（14l）の電圧Vh,Vlが供給さ
れて動作する。In FIG. 1, the same symbols as those in FIG. 4 denote the same components, and (10) denotes a video input terminal (hereinafter referred to as an input video signal) to which a normal video signal based on reception, reproduction of a recording medium, etc. is supplied. 11) is, for example, the positive single power supply voltage of the power supply terminal (12)
A video processing circuit which operates by Vcc to form an AC video signal having a line cycle; (13) an output provided between the video processing circuit (11) and the AC video terminal (5) of the display panel section (1); This is a buffer circuit, and operates by being supplied with the voltages Vh and Vl of the power supply terminals (14h) and (14l) supplied to the Y driver circuit (9).
そして、入力端子（10）から映像処理回路（11）の結
合用のコンデンサ（C1）に供給された正極性の入力映像
信号は、トランジスタ（Q1），可変抵抗（VR1），コン
デンサ（C2）によりクランプ処理され、ペデスタルレベ
ルが可変抵抗（VR1）で設定された０〜Vccの間の適当な
電圧VBになる。Then, the positive input video signal supplied from the input terminal (10) to the coupling capacitor (C1) of the video processing circuit (11) is supplied by the transistor (Q1), the variable resistor (VR1), and the capacitor (C2). clamped processing, the appropriate voltage V B between 0~Vcc the pedestal level is set by the variable resistor (VR1).
さらに、クランプ処理された入力映像信号は、トラン
ジスタ（Q2），ダイオード（D1），抵抗（R1）のバッフ
ァを介してトランジスタ（Q3），抵抗（R2），（R3）の
対称増幅器に供給される。Further, the input video signal subjected to the clamp processing is supplied to a symmetrical amplifier of the transistor (Q3), the resistor (R2), and the (R3) via a buffer of the transistor (Q2), the diode (D1), and the resistor (R1). .
このとき、トランジスタ（Q2）のエミッタの信号波形
は、第２図（ａ）に示すようにクランプ処理された映像
信号の波形になる。At this time, the signal waveform of the emitter of the transistor (Q2) becomes the waveform of the clamped video signal as shown in FIG.
また、トランジスタ（Q3）のエミッタの信号波形は、
ベース，エミッタ間電圧の温度変化がダイオード（D1）
で相殺されて補償されるため、トランジスタ（Q2）のエ
ミッタの信号波形と同じになる。The signal waveform of the emitter of the transistor (Q3) is
Temperature change of base-emitter voltage is diode (D1)
And is compensated, so that the signal waveform becomes the same as that of the emitter of the transistor (Q2).
さらに、トランジスタ（Q3）のコレクタの信号波形
は、第２図（ｂ）に示すようにエミッタの信号波形に反
転してペデスタルレベルを（Vcc−VB）に移行した信号
波形になる。Further, the collector of the signal waveform of the transistor (Q3) will transition to the signal waveform of the pedestal level is inverted to the emitter of a signal waveform as shown in FIG. 2 (b) to (Vcc-V B).
そして、トランジスタ（Q3）のエミッタ，コレクタの
信号は、例えばCMOSラテラルスイッチ構成のアナログス
イッチ（SW）に供給される。The emitter and collector signals of the transistor (Q3) are supplied to, for example, an analog switch (SW) having a CMOS lateral switch configuration.
このとき、端子（10）の入力映像信号に同期した第２
図（ｅ）のライン周期の切換信号が制御端子（16）を介
してアナログスイッチ（SW）に供給され、スイッチ（S
W）がライン周期でスイッチングする。At this time, the second signal synchronized with the input video signal of the terminal (10)
The switching signal of the line cycle shown in FIG. 9E is supplied to the analog switch (SW) through the control terminal (16), and the switch (S
W) switches at the line cycle.
このスイッチングにより、トランジスタ（Q3）のエミ
ッタの信号とコレクタの信号とが周期交互に選択されて
合成され、アナログスイッチ（SW）の出力信号は第２図
（ｃ）に示すように、中心電位VcentをほぼVcc/2に設定
した周期的に極性反転する交流映像信号になる。By this switching, the signal of the emitter of the transistor (Q3) and the signal of the collector are alternately selected and synthesized alternately, and the output signal of the analog switch (SW) is, as shown in FIG. Is set to approximately Vcc / 2, and the AC video signal is periodically inverted in polarity.
さらに、アナログスイッチ（SW）の出力信号は、中心
電位Vcentを表示パネル（２）の駆動特性に応じた適正
な電位にするため、トランジスタ増幅回路構成の出力バ
ッファ回路（13）に供給される。Further, the output signal of the analog switch (SW) is supplied to an output buffer circuit (13) having a transistor amplifier circuit configuration in order to set the central potential Vcent to an appropriate potential according to the driving characteristics of the display panel (2).
この出力バッファ回路（13）は、表示パネル（２）の
駆動特性に応じたドライバ回路（９）駆動電源を共用し
て動作する。The output buffer circuit (13) operates by sharing a driver circuit (9) drive power supply corresponding to the drive characteristics of the display panel (2).
そして、出力バッファ回路（13）の初段のコンデンサ
（C3）が直流カット用のコンデンサを形成し、このコン
デンサ（C3）により、アナログスイッチ（SW）の出力信
号の直流成分が除去され、この除去により中心電位Vcen
tが0Vになる。The first-stage capacitor (C3) of the output buffer circuit (13) forms a DC cut capacitor. The DC component of the output signal of the analog switch (SW) is removed by the capacitor (C3). Central potential Vcen
t becomes 0V.
さらに、出力バッファ回路（13）のトランジスタ（Q
4），（Q5），（Q6），（Q7）の抵抗バイアス回路を形
成する抵抗（R4），（R5），（R6），可変抵抗（VR2）
が直流重畳手段を形成し、可変抵抗（VR2）によりトラ
ンジスタ（Q4），（Q5）の動作バイアス点の電圧が、表
示パネル（２）の駆動特性に応じた中心電位Vcentの最
適な直流バイアス値に設定される。Further, the transistor (Q
4) The resistors (R4), (R5), (R6), and the variable resistor (VR2) that form the resistance bias circuit of (Q5), (Q6), and (Q7)
Forms a DC superimposing means, and the voltage at the operating bias point of the transistors (Q4) and (Q5) is adjusted by the variable resistor (VR2) to the optimum DC bias value of the center potential Vcent according to the driving characteristics of the display panel (2). Is set to
すなわち、中心電位Vcentは、従来の表示パネル部
（１）の共通電極電圧Vcomのオフセット量を考慮し、
（Vh−Vl）/2からオフセット量ずらした最適値に設定さ
れる。That is, the center potential Vcent is determined by considering the offset amount of the common electrode voltage Vcom of the conventional display panel unit (1).
(Vh-Vl) / 2 is set to an optimal value shifted from the offset amount.
この設定に基づき、コンデンサ（C3）の交流出力にオ
フセット量調整用の最適な直流のバイアス電圧が重畳さ
れ、トランジスタ（Q6），（Q7）の接続点から交流映像
端子（５）を介してドライバ回路（９）に、第２図
（ｄ）に示す交流映像信号が供給される。Based on this setting, the optimal DC bias voltage for offset adjustment is superimposed on the AC output of the capacitor (C3), and the driver connects via the AC video terminal (5) from the connection point of the transistors (Q6) and (Q7). The circuit (9) is supplied with an AC video signal shown in FIG. 2 (d).
この交流映像信号は、電圧Vh,VlがVh＝|Vl|の正，負
の２電源電圧の場合、中心電位Vcentが（Vh−Vl）/2＝0
Vより前記オフセット量だけずれる。The center potential Vcent of this AC video signal is (Vh-Vl) / 2 = 0 when the voltages Vh and Vl are two positive and negative power supply voltages of Vh = | Vl |.
V is shifted by the offset amount.
そのため、表示パネル部（１）においては、共通電圧
Vcomの調整を省いて表示パネル（２）が最適状態で駆動
される。Therefore, in the display panel section (1), the common voltage
The display panel (2) is driven in an optimal state without Vcom adjustment.
そして、映像処理回路（11）の電源電圧Vcc等は、表
示パネル（２）の駆動特性に基づくドライバ回路（９）
の電源電圧Vh,Vl等を考慮することなく任意に設定で
き、映像処理回路（11）を汎用の集積回路で形成するこ
とができる。The power supply voltage Vcc and the like of the video processing circuit (11) are controlled by the driver circuit (9) based on the driving characteristics of the display panel (2).
Can be arbitrarily set without considering the power supply voltages Vh, Vl, and the like, and the video processing circuit (11) can be formed by a general-purpose integrated circuit.
さらに、例えばプロジェクション型の液晶テレビジョ
ン受像機に適用する際は、第３図に示すように、R,G,B
の３原色の表示パネル部（1R），（1G），（1B）毎に、
第１図の映像処理回路（11），出力バッファ回路（13）
が設けられる。Further, for example, when applied to a projection type liquid crystal television receiver, as shown in FIG.
For each of the three primary color display panels (1R), (1G), and (1B),
Video processing circuit (11) and output buffer circuit (13) in FIG.
Is provided.
そして、各映像入力端子（10R），（10G），（10B）
の３原色の映像信号は、それぞれの映像処理回路（1
1），出力バッファ回路（13）により処理されて３原色
の交流映像信号になり、各表示パネル部（1R），（1
G），（1B）のドライバ回路（９）に供給される。And each video input terminal (10R), (10G), (10B)
The three primary color video signals are supplied to the respective video processing circuits (1
1), processed by the output buffer circuit (13) to become an AC video signal of three primary colors, and each display panel (1R), (1
G) and (1B) are supplied to the driver circuit (9).
このとき、例えば表示パネル部（IG）の液晶表示パネ
ルを基準にして各交流映像信号の中心電位Vcentが設定
されるとすると、各表示パネル部（1R），（1G），（1
B）液晶表示パネルのの共通電極端子（７）には、従来
のように別個の電圧設定回路を用いることなく、１個の
共通の電圧設定回路（15）を用いて、この回路（15）の
共通電極電圧Vcomが供給される。At this time, for example, assuming that the center potential Vcent of each AC video signal is set with reference to the liquid crystal display panel of the display panel section (IG), each of the display panel sections (1R), (1G), (1
B) A common voltage setting circuit (15) is used for the common electrode terminal (7) of the liquid crystal display panel instead of using a separate voltage setting circuit as in the related art. Is supplied.
そして、液晶表示パネル間の特性のばらつきに基づく
表示パネル部（1R），（1B）の中心電位Vcentと共通電
極電圧Vcomとのオフセットずれの調整は、それぞれの出
力バッファ回路（13）の可変抵抗（VR2）の操作によ
り、中心電位Vcentを補正して行われる。The adjustment of the offset deviation between the center potential Vcent of the display panel units (1R) and (1B) and the common electrode voltage Vcom based on the variation in the characteristics between the liquid crystal display panels is performed by adjusting the variable resistance of each output buffer circuit (13). The operation of (VR2) is performed by correcting the central potential Vcent.
なお、電圧設定回路（15）は、トランジスタ（Q8），
…，（Q11）及び出力調整用の可変抵抗（VR3），抵抗
（R7），（R8）からなる。The voltage setting circuit (15) includes a transistor (Q8),
…, (Q11), variable resistor (VR3) for output adjustment, resistors (R7) and (R8).
また、表示パネル部（IG）の出力バッファ回路（13）
は、可変抵抗（VR2）が固定抵抗（Rx）に置換されて形
成されている。Also, the output buffer circuit (13) of the display panel (IG)
Is formed by replacing the variable resistor (VR2) with a fixed resistor (Rx).
そして、第３図の場合は、表示パネル毎に共通電極電
圧Vcomを調整する代わりに、表示パネル部（1R），（1
B）交流映像信号の中心電位Vcentを調整すればよく、調
整の簡素化が図られる。In the case of FIG. 3, instead of adjusting the common electrode voltage Vcom for each display panel, the display panel units (1R), (1
B) The center potential Vcent of the AC video signal may be adjusted, and the adjustment is simplified.
しかも、各表示パネル部（1R），（1G），（1B）の液
晶表示パネルの共通電極電圧Vcomが共通の１個の電圧設
定回路（15）から供給されるため、回路構成の大幅な簡
素化が図れる利点もある。In addition, since the common electrode voltage Vcom of the liquid crystal display panel of each display panel (1R), (1G), and (1B) is supplied from one common voltage setting circuit (15), the circuit configuration is greatly simplified. There is also an advantage that can be achieved.
そして、映像処理回路（11），出力バッファ回路（1
3）の構成等は実施例に限定されるものではない。The video processing circuit (11) and the output buffer circuit (1
The configuration 3) is not limited to the embodiment.
本発明は、以上説明したように構成されているため、
以下に記載する効果を奏する。Since the present invention is configured as described above,
The following effects are obtained.
映像処理回路（11）と液晶表示パネル（２）のドライ
バ回路（９）との間に出力バッファ回路（13）を設け、
映像処理回路（11）で形成された周期的に極性反転する
交流駆動用の映像信号の直流成分を出力バッファ回路
（13）のコンデンサ（C3）により遮断して除去し、同時
に、出力バッファ回路（13）の直流重畳手段を形成する
抵抗バイアス回路の直流電圧の重畳に基づき、コンデン
サ（C3）の出力交流に液晶表示パネル（２）の駆動特性
に応じたオフセット量調整用の直流のバイアス電圧を重
畳してその中心電位を最適値に設定し、この最適値にオ
フセット調整されて周期的に極性反転する交流駆動用の
映像信号を液晶表示パネル（２）のドライバ回路（９）
に供給したため、映像処理回路（11）の電源電圧等を液
晶表示パネル（２）の駆動特性等を考慮することなく自
由に設定することができ、設計の自由度が大きくなって
その汎用性が大きくなり、映像処理回路（11）を汎用の
集積回路で形成して駆動装置の低格化等を図ることがで
きる。An output buffer circuit (13) provided between the video processing circuit (11) and the driver circuit (9) of the liquid crystal display panel (2);
The DC component of the AC driving video signal, which is periodically inverted in polarity and formed by the video processing circuit (11), is cut off by the capacitor (C3) of the output buffer circuit (13) and removed, and at the same time, the output buffer circuit ( Based on the superimposition of the DC voltage of the resistance bias circuit forming the DC superimposing means of 13), a DC bias voltage for adjusting an offset amount according to the driving characteristics of the liquid crystal display panel (2) is applied to the output AC of the capacitor (C3). The center potential is superimposed and set to an optimum value, and a video signal for AC driving, which is offset-adjusted to this optimum value and whose polarity is periodically inverted, is driven by a driver circuit (9) of a liquid crystal display panel (2).
The power supply voltage of the video processing circuit (11) can be set freely without considering the driving characteristics of the liquid crystal display panel (2). As a result, the size of the driving device can be reduced by forming the video processing circuit (11) with a general-purpose integrated circuit.
また、ドライバ回路（９）に供給される前記交流駆動
用の映像信号の中心電位が出力バッファ回路（13）によ
って最適値に設定されるため、従来の煩雑な液晶表示パ
ネル（２）の共通電極電圧のオフセット調整が省けて調
整の簡素化が図れ、とくに、液晶表示パネルが複数枚に
なるプロジェクション型の液晶テレビジョン受像機等に
適用する際は、調整の簡素化を図るとともに共通電極電
圧を共通の１個の回路で形成して構成の簡素化を図るこ
とができる。Further, since the center potential of the AC drive video signal supplied to the driver circuit (9) is set to an optimum value by the output buffer circuit (13), the common electrode of the conventional complicated liquid crystal display panel (2) is set. Voltage offset adjustment can be omitted to simplify the adjustment.Especially, when applied to a projection-type liquid crystal television receiver with multiple liquid crystal display panels, the adjustment is simplified and the common electrode voltage is reduced. The circuit can be formed by one common circuit to simplify the configuration.
さらに、出力バッファ回路（13）の出力信号が、映像
信号に同期した直流再生用のクランプ回路等で再度直流
成分を重畳したりすることもなく、そのまま液晶表示パ
ネル（２）のドライバ回路（９）に供給され、しかも、
出力バッファ回路（13）が初段に直流カット用のコンデ
ンサ（C3）を有する簡単なトランジスタ増幅回路構成に
形成され、その抵抗バイアス回路によってオフセット量
調整用の直流のバイアス電圧が重畳されるため、極めて
簡単かつ安価に、液晶表示パネル（２）の最適な駆動装
置を提供することができる。Further, the output signal of the output buffer circuit (13) is not superimposed with a DC component again by a DC reproduction clamp circuit or the like synchronized with the video signal, and the driver circuit (9) of the liquid crystal display panel (2) is left as it is. ), And
The output buffer circuit (13) is formed in a simple transistor amplifier circuit configuration having a DC cut capacitor (C3) in the first stage, and the DC bias voltage for offset amount adjustment is superimposed by the resistance bias circuit. An optimal driving device for the liquid crystal display panel (2) can be provided simply and inexpensively.
したがって、簡単かつ安価に、映像処理回路の設計の
自由度を大きくしてその汎用性を向上し、かつ、液晶表
示パネル（２）の共通電極電圧の従来のオフセット調整
を省いて調整を簡素化するようにしたアクティブマトリ
クス型の液晶表示パネルの最適な、駆動装置を提供する
ことができる。Therefore, the flexibility of design of the video processing circuit is increased easily and inexpensively to improve its versatility, and the adjustment is simplified by eliminating the conventional offset adjustment of the common electrode voltage of the liquid crystal display panel (2). Thus, it is possible to provide an optimal driving device for the active matrix type liquid crystal display panel.
第１図ないし第３図は本発明の液晶表示パネルの駆動装
置の実施例を示し、第１図は要部の回路結線図、第２図
（ａ）〜（ｅ）は第１図の動作説明用の波形図、第３図
は液晶テレビジョン受像機に適用した場合の回路結線
図、第４図はアクティブマトリックス型の表示パネル部
の結線図、第５図は第４図の交流駆動用の映像信号の説
明図である。 （１），（1R），（1G），（1B）……表示パネル部、
（２）……液晶表示パネル、（３）……スイッチング用
薄膜トランジスタ（TFT）、（４）……液晶、（８），
（９）……ドライバ回路、（11）……映像処理回路、
（13）……出力バッファ回路、（C3）……直流カット用
のコンデンサ。1 to 3 show an embodiment of a liquid crystal display panel driving device according to the present invention. FIG. 1 is a circuit connection diagram of a main part, and FIGS. 2 (a) to 2 (e) show operations of FIG. FIG. 3 is a circuit connection diagram when applied to a liquid crystal television receiver, FIG. 4 is a connection diagram of an active matrix type display panel section, and FIG. 5 is a diagram for AC drive in FIG. FIG. 4 is an explanatory diagram of a video signal. (1), (1R), (1G), (1B) ... Display panel,
(2) ... liquid crystal display panel, (3) ... switching thin film transistor (TFT), (4) ... liquid crystal, (8),
(9) ... driver circuit, (11) ... video processing circuit,
(13) Output buffer circuit, (C3) DC cut capacitor.
Claims (1)
周期の極性反転処理により交流駆動用の映像信号を形成
し、該映像信号により画素毎にスイッチング用薄膜トラ
ンジスタを設けたアクティブマトリックス型の液晶表示
パネルを駆動する液晶表示パネルの駆動装置において、 前記映像処理回路と前記液晶表示パネルのドライバ回路
との間にトランジスタ増幅回路構成の出力バッファ回路
を設け、 前記出力バッファ回路に、 周期的に極性反転する前記映像処理回路の出力映像信号
の直流成分を遮断して除去するコンデンサと、 前記トランジスタ増幅回路の抵抗バイアス回路からな
り，前記ドライバ回路の駆動電源を分圧して形成した直
流電圧を前記コンデンサの交流出力に重畳する直流重畳
手段とを備え、 前記出力バッファ回路により、前記出力映像信号に前記
表示パネルの駆動特性に応じたオフセット量調整用の直
流のバイアス電圧を重畳して前記ドライバ回路に供給す
ることを特徴とする液晶表示パネルの駆動装置。1. An active matrix type liquid crystal display panel in which a video signal for AC driving is formed by a polarity inversion process of a field cycle or a line cycle of a video processing circuit, and a switching thin film transistor is provided for each pixel by the video signal. In the driving device for a liquid crystal display panel to be driven, an output buffer circuit having a transistor amplification circuit configuration is provided between the video processing circuit and a driver circuit of the liquid crystal display panel, and the polarity of the output buffer circuit is periodically inverted. A capacitor that cuts off and removes a DC component of an output video signal of the video processing circuit; and a resistive bias circuit of the transistor amplifier circuit. The DC voltage generated by dividing the driving power supply of the driver circuit is output to the AC output of the capacitor. DC superimposing means for superimposing on the output buffer circuit, Driving device for a liquid crystal display panel and supplying to the driver circuit by superimposing a DC bias voltage for offset adjustment according to the driving characteristics of the display panel to the output video signal.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2162340A JP2632071B2 (en) | 1990-06-20 | 1990-06-20 | Liquid crystal display panel drive device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2162340A JP2632071B2 (en) | 1990-06-20 | 1990-06-20 | Liquid crystal display panel drive device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0452683A JPH0452683A (en) | 1992-02-20 |
| JP2632071B2 true JP2632071B2 (en) | 1997-07-16 |
Family
ID=15752697
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2162340A Expired - Fee Related JP2632071B2 (en) | 1990-06-20 | 1990-06-20 | Liquid crystal display panel drive device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2632071B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7190381B2 (en) | 2002-06-19 | 2007-03-13 | Sanyo Electric Co., Ltd. | Liquid crystal display device and adjusting method of the same |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI730648B (en) | 2020-03-03 | 2021-06-11 | 和碩聯合科技股份有限公司 | Buckle assembly and electronic device using the same |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07118795B2 (en) * | 1984-09-13 | 1995-12-18 | ソニー株式会社 | Driving method for liquid crystal display device |
| JPH0710095B2 (en) * | 1985-12-18 | 1995-02-01 | 松下電器産業株式会社 | Luminance circuit |
| JPH0727339B2 (en) * | 1986-09-16 | 1995-03-29 | 三洋電機株式会社 | Driving method of matrix type liquid crystal display device |
-
1990
- 1990-06-20 JP JP2162340A patent/JP2632071B2/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7190381B2 (en) | 2002-06-19 | 2007-03-13 | Sanyo Electric Co., Ltd. | Liquid crystal display device and adjusting method of the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0452683A (en) | 1992-02-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100189275B1 (en) | Active matrix liquid crystal drive circuit capable of correcting offset voltage | |
| US7903077B2 (en) | Image display device | |
| JPH07118795B2 (en) | Driving method for liquid crystal display device | |
| JPH08286642A (en) | Display device | |
| KR100220493B1 (en) | Sample and hold circuit | |
| JP3526244B2 (en) | Liquid crystal display | |
| JP2632071B2 (en) | Liquid crystal display panel drive device | |
| JP3307308B2 (en) | Output circuit | |
| JP3295953B2 (en) | Liquid crystal display drive | |
| JP3026439B2 (en) | Liquid crystal display drive | |
| JPH1124633A (en) | Liquid crystal driving circuit | |
| JP3801290B2 (en) | Comb filter device | |
| JPH10198316A (en) | Liquid crystal display device | |
| JP2000206940A (en) | Liquid crystal display drive device | |
| JPH02250477A (en) | Video signal processing circuit | |
| JPH05134627A (en) | Driving device for liquid crystal display body | |
| JPH0546112A (en) | Liquid crystal driving circuit | |
| JPH11161239A (en) | Liquid crystal drive circuit | |
| JPH01174185A (en) | Liquid crystal display device | |
| JP2971282B2 (en) | Display device drive circuit | |
| JP3605332B2 (en) | Display device | |
| JPH0666925B2 (en) | LCD panel drive circuit | |
| JP3241903B2 (en) | Signal processing device | |
| JP3035923B2 (en) | Driving method of TFT panel | |
| JP2581137B2 (en) | Color LCD television drive circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090425 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |