JP2629682B2

JP2629682B2 - 回転制御装置

Info

Publication number: JP2629682B2
Application number: JP61273394A
Authority: JP
Inventors: 忠房富高
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1986-11-17
Filing date: 1986-11-17
Publication date: 1997-07-09
Anticipated expiration: 2012-07-09
Also published as: JPS63129877A

Description

【発明の詳細な説明】〔産業上の利用分野〕この発明は例えばVTRのドラムサーボ回路に用いて好
適な回転制御装置に関する。

〔発明の概要〕

この発明は、回転体の回転速度検出信号、例えば回転
体と同軸体に設けられ、回転体の回転速度に対応した周
波数の信号を発生するパルスエンコーダの出力信号と基
準とを比較して、その比較出力により回転体の回転速度
を所定のものに制御するものにおいて、パルスエンコー
ダの出力信号のうち回転体の１回転周期で発生する固有
の変動分をメモリに記憶しておき、これにより回転体駆
動時においてパルスエンコーダの出力信号の変動分を除
去する補正を行うものにおいて、回転の立ち上がり時等
の過渡応答時にはメモリの記憶情報による補正を行なわ
ないようにしたもので、立ち上がり時間を早くする等、
過渡応答時の制御性能の向上を図ったものである。

〔従来の技術〕

例えばVTRのドラムスピードサーボ回路においては、
ドラムモータの回転速度を、その回転速度に比例した周
波数の信号を発生するパルスエンコーダで検出し、この
パルスエンコーダよりの出力周波数信号の周波数が設定
した基準値となるように制御することにドラムモータの
回転速度をほぼ一定にするようにしている。

ところで、この場合に、一般にモータのトルクリップ
ル等による変動要因や、パルスエンコーダ自身における
回転中心の偏心や、パルスエンコーダが磁気的なもので
あればその着磁パターン誤差、光学的なものであればそ
の光学パターン誤差により、パルスエンコーダよりの周
波数検出信号はモータの１回転周期の変動を含んでい
る。この変動は各機毎に固有のものである。

そこで、各機毎に、モータの１回転の基準位置に対す
る適当な複数位置における固有の変動量をメモリに記憶
しておき、モータ駆動時に、このメモリからの信号によ
り固有変動分を補正するようにすれば、モータの１回転
周期の固有の変動分の影響を殆ど受けないサーボ回路を
実現できる。

この考えを基に、モータの希望する回転速度の定常状
態におけるモータのトルクリップルによる変動分を予め
メモリに記憶しておき、定常状態におけるトルクリップ
ルを、このメモリよりの信号により除去するようにした
モータ制御装置は実開昭58−63894号公報により知られ
ている。

ところが、このように定常状態における固有の変動分
を予め、メモリに記憶しておく場合、実際的なモータ駆
動時における種々の条件の違いによる上記変動分の変化
には対処できない。また、経年変化による上記変動分が
変化した場合にも対応できず、上記変動分を除去する補
正が正確でなくなる。

〔発明が解決しようとする問題点〕

そこで、出願人は先に、各１回転毎の固有の変動分を
学習して、変動分記憶用メモリ内容をリフレッシュする
ようにした速度制御装置を提案した（特願昭61−134685
号特開昭62−293983号、本出願の出願時においては未公
開）参照）。

この先の発明によれば、モータの１回転周期の固有の
変動分のメモリの内容は、実際的なモータ駆動時におけ
る変動分そのものであり、駆動時の種々の条件の違いに
も経年変化にも対応できるものとなる。

しかしながら、先の発生の場合、モータの回転の立ち
上がり時等の過渡応答時における制御が問題になる。

すなわち、先の発明のように学習機能を有する制御を
行なう場合、定常状態ではモータの回転速度検出信号は
一定周期となるので、この周期の誤差として検出される
上記の変動分の学習は完全に行なわれ、良好にその変動
分が除去される。

ところが、モータの立ち上がり時等の過渡応答時は回
転速度が乱れており、したがって回転速度検出信号の周
期が大きく変動する。するとこの変動分をドラムの１回
転周期の固有の変動と同様に取り扱ってメモリに順次記
憶し、これを用いた補正を行なうことになる。このとき
のメモリの内容は１回転周期の変動分（本来その値は小
さい）に回転速度検出信号の基準値からのずれの分が加
わったものとなっている。モータの立ち上がり時には、
回転速度は大きく基準からずれて、モータにはその大き
なずれに応じた値が供給されて迅速に速度を上げるべき
であるところ、上記のメモリからの信号による補正がな
されると、前の回転における回転速度検出信号の基準値
からのずれ分が、今回の回転時のずれ分より減算されて
しまうことにより、モータ供給電圧は低いものとなって
しまう。その結果、モータの立ち上がり時間が遅くなる
欠点を生じる。

以上のように、１回転周期の変動分の学習機能を有す
る速度制御系では過渡応答時には、学習が間違って実行
されることになり、速度制御が乱れてしまうものであ
る。

この発明はこの点を改善したものである。

〔問題点を解決するための手段〕

本発明にかかる回転制御装置は、回転体の回転速度を
ほぼ一定に制御するためのサーボループを有する回転制
御装置であって、上記回転体の回転速度を検出する回転
速度検出手段と、上記回転速度検出手段からの回転速度
検出信号に基づいて回転速度エラーデータを出力する速
度エラーデータ形成手段と、上記速度エラーデータ形成
手段からの出力信号を微分して上記回転体の回転速度の
変動分を得る微分手段と、上記回転体の回転速度の変動
分から上記回転体の１回転周期の固有の変動分を学習し
つつ記憶するメモリ手段を有し、上記回転体駆動時にお
ける上記回転速度の変動分から該１回転周期の固有の変
動分を除去するくし形フィルタ手段と、上記回転体の回
転を制御するため、上記くし形フィルタ手段からの上記
回転体の１回転周期の固有の変動分が除去された上記回
転体の回転速度の変動分と上記回転速度検出手段からの
回転速度検出信号を加算する加算手段とを備え、上記回
転速度エラーデータが所定レベル以上のときは、上記く
し形フィルタの上記メモリ手段をリセットすることによ
り上記回転体の１回転周期の固有の変動分を学習しつつ
記憶する動作を停止して、上記１回転周期の固有の変動
分を除去する補正が実質的に行われないようにしてい
る。

〔作用〕

過渡応答時は、１回転周期の変動分を除去する機能を
有しない速度制御系と同様に働く。したがって、モータ
の立ち上がり時等の過渡応答時の特性が従来のものより
劣化することがない。しかも、定常状態では１回転周期
の変動分は毎回転ごとに学習されてメモリに書き込ま
れ、このメモリより読み出した信号による変動除去の補
正がなされるので、制御性能が向上する。

〔実施例〕

第１図はこの発明をVTRのドラムサーボ回路に適用し
た場合の例で、スピードサーボ系だけでなく位相サーボ
系をも有している。

図において、（１）はドラムモータで、定常状態では
例えば30rpsで回転するようにされる。（２）は、この
ドラムモータ（１）の回転に伴って回転する回転体を有
する回転検出器で、検出ヘッド（３）（波形整形アンプ
を含む）からはドラムモータ（１）の回転速度に応じた
周波数信号FGが得られ、検出ヘッド（４）（波形整形ア
ンプ含む）からはモータ（１）の１回転につき１個の、
モータの回転位相を示す信号PGが得られる。

この周波数信号FGとしてはモータ（１）の１回転につ
き、第２図Ａに示すようにデューティファクタが一定、
例えば50％の矩形波の６周期が得られる。

このとき、検出ヘッド（４）からのパルスPGの位置を
基準にすれば、この信号FGの６周期の各１周期の位置は
一義的に定まる。

この周波数信号FGは速度エラーデータの形成回路
（５）に供給される。この形成回路（５）からはこの例
では速度エラーデータがカウント値データとして得られ
る。すなわち、形成回路（５）はカウンタを有し、周波
数信号FG（第２図Ａ）の立ち上がりでカウンタがリセッ
トされ、周波数信号FGの立ち下がりでカウンタのカウン
ト値をラッチし、そのカウント値をエラーデータとして
出力する。カウンタのカウント値をアナログ的に表現す
れば第２図Ｂのようになり、パルスPGの位置を基準にし
た各位置P₁,P₂,‥‥P₆において、モータの１回転毎に、
順次、信号FGの各１周期についてのデータN₁,N₂,‥‥N₆
がくり返し得られることになる。このデータN₁,N₂,‥‥
N₆の発生位置P₁〜P₆は回転検出器（２）の１回転につい
てパルスPGの発生位置を基準にした定まった位置であ
る。

この形成回路（５）よりの角速度エラーデータSDは、
微分回路（６）に供給されて、その変化分（角加速度）
のデータに変換される。この角加速度データは乗算回路
（７）に供給されて、定数K₀（K₀＜１）倍された後、デ
ジタルくし形フィルタ回路（８）に供給されて、モータ
（１）の１回転周期の固有の変動分を除去する補正がな
される。

第３図はこのデジタルくし形フィルタ（８）の一例
で、（81）はその入力端で、この入力端（81）を通じた
乗算回路（７）よりの角加速度データαＤは減算回路
（82）に供給されて、これにおいて後述するようにこの
データαＤからモータ（１）の１回転周期の変動分が除
去され、出力端子（83）に、その変動分が除去された角
加速度データαDCTが得られるようにされる。

この場合、モータ（１）の１回転周期の変動分は、各
位置P₁,P₂,‥‥P₆での加速度データの各々について得、
そのそれぞれを入力加速度データαＤから減算すること
により変動除去の補正動作をなすもので、（84₁）〜（8
4₆）はそれぞれ位置P₁〜P₆における変動分を得るための
デジタル帰還形くし形フィルタである。そして、これら
くし形フィルタ（84₁）〜（84₆）は、これらの入力側及
び出力側に設けられ、連動して切換えられるスイッチ回
路SW₁及びSW₂により、入力加速度データαＤに同期して
切り換えられて、入力端（81）と減算回路（82）との間
に択一的に挿入される。

すなわち、検出ヘッド（３）よりの信号FG及び検出ヘ
ッド（４）よりのパルスPGがタイミング信号形成回路
（20）に供給されて、これよりスイッチ回路SW₁及びSW₂
の切換信号が得られ、これによりスイッチ回路SW₁及びS
W₂が端子（81）よりの各位置P₁〜P₆のデータN₁〜N₆の入
力加速度データがそれぞれ得られる期間、つまり信号FG
の１周期分の期間ずつ端子ａ〜ｆに順次切り換えられる
ものである。

したがって、スイッチ路SW₁を通じてフィルタ（84₁）
には位置P₁の角加速度データが、フィルタ（84₂）には
位置P₂の角加速度データが、‥‥フィルタ（84₆）には
位置P₆の角加速度データが供給され、処理されて、スイ
ッチ回路SW₂から順次取り出されることになる。

この場合、デジタル帰還形のくし形フィルタ（84₁）
〜（84₆）の構成は全く同一の構成であるので、その具
体的構成例については第３図例においては、位置P₁にお
けるデータに対するフィルタ（84₁）のみについて示
し、これについて説明し、他は省略する。

デジタルフィルタ（84₁）に入力されたデータは減算
回路（85）及び加速回路（86）を介してリミッタ（87）
に供給されてレベル制限された後、メモリ素子からなる
遅延回路（88）に供給されて、モータの１回転周期（こ
の例では１回転で速度データはN₁〜N₆の６サンプルであ
るのでこの６サンプル分）だけ遅延される。つまり、遅
延回路（88）は、このフィルタ（84₁）では位置P₁のデ
ータが到来する毎に、その記憶内容が更新される。この
遅延回路（88）の出力は乗算回路（89）に供給されてK₄
（K₄＜１）倍される。この乗算回路（89）の出力は減算
回路（85）に帰還されて入力加速度データから減算され
る。また、遅延回路（88）の出力信号が加算回路（86）
に帰還ささて、減算回路（85）よりの減算出力と加算さ
れる。

以上の構成により、遅延回路（88）の出力には入力加
速度データの平均値が得られ、これが乗算回路（89）を
介してフィルタ（84₁）の出力とされる。

したがって、各フィルタ（84₁）〜（84₆）より得られ
る出力データは、入力加速度データαＤの各位置P₁,P₂,
‥‥P₆における、センター値からのずれ分を表わすもの
となる。しかも、これは各回転角位置P₁〜P₆おける加速
度データつまり、速度変動成分の積分値であるから、各
位置P₁〜P₆におけるモータの１回転周期の固有の変動分
である。

すなわち、加算回路（86）、リミッタ（87）及び遅延
回路（88）は積分回路を構成するもので、これにより定
常、モータの１回転周期の固有の変動分を学習しつつ、
遅延回路（88）つまりメモリよりこの変動分を得るもの
である。

こうして、得られた各位置P₁〜P₆における変動分は減
算回路（82）に供給され、入力データαＤから減算され
る。したがって、くし形フィルタ（８）の出力端（83）
にはモータの１回転周期の固有の変動分が除去された速
度エラーが得られる。

くし形フィルタ（８）の出力は加算回路（９）に供給
される。

くし形フィルタ（８）より得られるデータは速度エラ
ーのうちの交流的成分のみである。そこで、形成回路
（５）からの速度エラーデータは、乗算回路（10）に供
給されれ、定数K₁（K₁＜１）倍された後、リミッタ（1
1）を介して加算回路（９）に供給される。この場合、
リミッタ（11）はその入力がリミッタレベルより大きい
とき、それをリミッタレベル以下に制限するものであ
る。モータ（１）の回転の立ち上がり時の過渡応答時に
は、このリミッタ（11）の入力はリミッタレベルより大
きくなる。そして、このようにリミッタ動作がなされる
ときは、このリミッタ（11）よりメモリリセット信号RS
が得られ、このメモリリセット信号RSがくし形フィルタ
（８）の各フィルタ（84₁）〜（84₆）の各遅延回路（8
8）を構成するメモリに供給されてメモリがリセットさ
れて、その内容がゼロにされる。したがって、積分動
作、つまり学習動作は停止され、各フィルタ（84₁）〜
（84₆）の出力はゼロとされる。

この結果、モータの１回転周期の変動分の除去動作が
行なわれない状態になる。したがって、モータの立ち上
がり時の過渡応答時は上記変動除去機能のない従来の装
置と同様になり、立ち上がり時間は従来のものより遅く
なることはない。

次に位相サーボ系について説明するに、検出ヘッド
（４）よりのパルスPG（第２図Ｃ）は位相エラー形成回
路（21）に供給される。また、位相基準信号として映像
信号の垂直周期の信号VREF（第２図Ｄ）がこの位相エラ
ー形成回路（21）に供給される。この形成回路（21）で
は両信号の位相差に応じた信号が形成される。例えば、
第２図Ｅに示すようにパルスPGによりカウンタがリセッ
トされ、この時点からカウントが開始され、垂直周期の
信号VREFによりそのときのカウンタのカウント値をラッ
チし、このラッチしたカウント値を位相エラーデータと
して出力するものである。

この位相エラーデータは乗算回路（22）に供給され
て、定数K₂（K₂＜１）倍された後、リミッタ（23）を介
して加算回路（９）に供給されるとともに、積分回路
（24）に供給されて積分され、その積分出力が乗算回路
（25）に供給されて定数K₃（K₃＜１）倍された後、加算
回路（９）に供給される。

そして、加算回路（９）の出力がD/Aコンバータ（2
6）に供給されてアナログ電圧とされ、これがドライブ
アンプ（27）を介してドラムモータ（１）に供給される
ことにより、ドラムモータ（１）は速度一定、かつ、垂
直周期の信号に位相同期して回転する。

なお、位相サーボエラーは、モータの立ち上がり時等
の過渡応答時は、速度サーボ系に対して外乱を与えるこ
とになってしまう。そこで、この例ではこの過渡応答時
には位相サーボエラーをゼロにリセットしておく。

すなわち、乗算回路（22）及び（24）は出力データを
保持するためのメモリを有しているが、リミッタ（11）
で、そのリミッタレベルより大きい入力があったときに
は、前述のフィルタ（84₁）〜（84₆）のメモリのリセッ
トとともに、これら乗算回路（22）及び（24）のメモリ
をもメモリリセット信号RSによりリセットして、その記
憶内容をゼロにするものである。

なお、以上の例においてはデータはデジタルデータで
あるのでフィルタ（８）はデジタルフィルタを用いた
が、遅延回路（88）用としてCCD等のアナログメモリを
用いたアナログフィルタを使用し、速度エラー、位相エ
ラーはアナログ電圧のままで取り扱うようにしてもよ
い。

また、この発明はVTRのドラムサーボ回路に限らず、
回転体の回転速度サーボ回路のすべての場合に適用でき
る。

なお、以上の動作はマイクロコンピュータを用いて制
御するようにすることができる。

〔発明の効果〕

この発明においては、回転体の１回転周期の固有の変
動分を学習しながら検出して速度エラーから除去するも
のにおいて、回転体の回転の立ち上がり時等の過渡応答
時には学習を停止して速度エラーから除去する補正が実
質的に行なわれないようにしたので、過渡応答時は固有
の変動分を除去補正しない従来の速度サーボ系と同様に
なり、迅速に立ち上がり等、過渡応答時の特性の劣化が
防止されるものである。

【図面の簡単な説明】

第１図はこの発明の一実施例のブロック図、第２図はそ
の説明のためのタイミングチャート、第３図はその要部
の一実施例のブロック図である。（１）はドラムモータ、（２）は回転検出器で、（３）
及び（４）は回転検出ヘッド、（５）は速度エラー形成
回路、（８）はモータ（１）の１回転周期の固有の変動
を除去するためのくし形フィルタ、（11）は過渡応答時
等を検出するためのリミッタ、（88）はメモリで構成さ
れる遅延回路である。

Claims

(57)【特許請求の範囲】

【請求項１】回転体の回転速度をほぼ一定に制御するた
めのサーボループを有する回転制御装置において、該回
転制御装置は、上記回転体の回転速度を検出する回転速度検出手段と、上記回転速度検出手段からの回転速度検出信号に基づい
て回転速度エラーデータを出力する速度エラーデータ形
成手段と、上記速度エラーデータ形成手段からの出力信号を微分し
て上記回転体の回転速度の変動分を得る微分手段と、上記回転体の回転速度の変動分から上記回転体の１回転
周期の固有の変動分を学習しつつ記憶するメモリ手段を
有し、上記回転体駆動時における上記回転速度の変動分
から該１回転周期の固有の変動分を除去するくし形フィ
ルタ手段と、上記回転体の回転を制御するため、上記くし形フィルタ
手段からの上記回転体の１回転周期の固有の変動分が除
去された上記回転体の回転速度の変動分と上記回転速度
検出手段からの回転速度検出信号を加算する加算手段と
を備え、上記回転速度エラーデータが所定レベル以上のときは、
上記くし形フィルタの上記メモリ手段をリセットするこ
とにより上記回転体の１回転周期の固有の変動分を学習
しつつ記憶する動作を停止して、上記１回転周期の固有
の変動分を除去する補正が実質的に行われないようにし
ている、回転制御装置。