JP2627367B2 - Y / C separation circuit - Google Patents

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【産業上の利用分野】この発明はＹ／Ｃ分離回路に関
し、特にたとえば１Ｈ（ライン）ガラス遅延線を用いて
コンポジット映像信号を輝度信号と色信号とに分離する
くし形Ｙ／Ｃ分離回路に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a Y / C separation circuit, and more particularly to a Y / C separation circuit for separating a composite video signal into a luminance signal and a chrominance signal using, for example, a 1H (line) glass delay line. .

【０００２】[0002]

【従来の技術】図７に、一般的なこの種のくし形Ｙ／Ｃ
分離回路１を示す。このＹ／Ｃ分離回路１は、ライン毎
に色信号の位相が反転することを利用して輝度信号と色
信号とに分離するものである。そのためには、ガラス遅
延線２の遅延時間は正確に１Ｈでなければならない。し
かしながら、ガラス遅延線２は、一般に、矩形のガラス
基板の対角に一対の超音波トランスデューサを設け、そ
の間のガラス基板の表面形状によって一方の超音波トラ
ンスデューサに入力された電気信号を１Ｈ遅延した電気
信号として他方の超音波トランスデューサから取り出す
ものであり、ガラス基板の加工のばらつき等によって遅
延時間にばらつきが生じる。したがって、図７に示すよ
うに、ガラス遅延線２を可変コイルＬを用いて終端し、
そのインダクタンス値を調整することによって、ガラス
遅延線２の遅延時間のばらつきを補正している。2. Description of the Related Art FIG. 7 shows a general Y / C comb of this kind.
1 shows a separation circuit 1. This Y / C separation circuit 1 separates a luminance signal and a chrominance signal by utilizing the inversion of the phase of a chrominance signal for each line. For that purpose, the delay time of the glass delay line 2 must be exactly 1H. However, the glass delay line 2 is generally provided with a pair of ultrasonic transducers at opposite corners of a rectangular glass substrate, and delays an electric signal input to one of the ultrasonic transducers by 1H depending on the surface shape of the glass substrate therebetween. The signal is extracted from the other ultrasonic transducer as a signal, and the delay time varies due to the variation in processing of the glass substrate and the like. Therefore, as shown in FIG. 7, the glass delay line 2 is terminated using the variable coil L,
By adjusting the inductance value, the variation in the delay time of the glass delay line 2 is corrected.

【０００３】[0003]

【発明が解決しようとする課題】しかしながら、図７に
示す従来のＹ／Ｃ分離回路１では、手作業によりその可
変コイルＬを調整していたので、調整に時間がかかるば
かりでなく、製品毎に性能のばらつきを生じていた。そ
れゆえに、この発明の主たる目的は、簡単かつ正確にガ
ラス遅延線の遅延時間を補正できる、Ｙ／Ｃ分離回路を
提供することである。However, in the conventional Y / C separation circuit 1 shown in FIG. 7, since the variable coil L is manually adjusted, not only takes a long time for adjustment, but also requires a long time for each product. Had variations in performance. Therefore, a main object of the present invention is to provide a Y / C separation circuit that can easily and accurately correct a delay time of a glass delay line.

【０００４】[0004]

【課題が解決しようとする課題】この発明は、入力信号
としてコンポジット映像信号を受ける入力端子、１ライ
ンの遅延時間を有しかつ入力端子からの入力信号を受け
るガラス遅延線、入力信号およびガラス遅延線からの出
力信号に基づいて輝度信号を得る加算回路、入力信号お
よびガラス遅延線からの出力信号に基づいて色信号を得
る減算回路、ガラス遅延線の入力側および出力側の少な
くとも一方を終端する半導体可変インダクタンス回路、
および入力信号および出力信号に基づいて、半導体可変
インダクタンス回路のインダクタンス値を制御する制御
手段を備える、Ｙ／Ｃ分離回路である。SUMMARY OF THE INVENTION The present invention relates to an input signal
Output input terminal for receiving a composite video signal, a glass delay line for receiving an input signal from a and the input terminal of the delay time of one line from the input signal and the glass delay line as
An adder circuit for obtaining a luminance signal based on the input signal,
And a color signal based on the output signal from the glass delay line.
Subtraction circuit, a semiconductor variable inductance circuit that terminates at least one of the input side and the output side of the glass delay line,
And a control unit for controlling an inductance value of the semiconductor variable inductance circuit based on the input signal and the output signal.

【０００５】[0005]

【作用】入力端子に入力されたコンポジット映像信号
（バースト信号）とガラス遅延線から出力される信号
（バースト信号）とを制御手段に入力し、両信号の位相
差が正確に１８０°であるときを基準として、その基準
からの位相差のずれ量に応じた制御信号を制御手段から
半導体可変インダクタンス回路に与える。半導体可変イ
ンダクタンス回路ではその制御信号に応じてインダクタ
ンス値が変化され、したがって、ガラス遅延線の終端イ
ンダクタンスが自動的に制御され、入力端子からのコン
ポジット映像信号のバースト信号とガラス遅延線から出
力される信号（バースト信号）との位相差が正確に１８
０°調整される。したがって、加算回路および減算回路
によって、Ｙ信号およびＣ信号を正確に分離して取り出
すことができる。 When the composite video signal (burst signal) input to the input terminal and the signal (burst signal) output from the glass delay line are input to the control means, when the phase difference between the two signals is exactly 180 ° Is given as a reference, a control signal corresponding to a shift amount of the phase difference from the reference is supplied from the control means to the semiconductor variable inductance circuit. In the semiconductor variable inductance circuit, the inductance value is changed in accordance with the control signal, so that the terminal inductance of the glass delay line is automatically controlled, and the burst signal of the composite video signal from the input terminal and output from the glass delay line. The phase difference with the signal (burst signal) is exactly 18
It is adjusted by 0 °. Therefore, the addition circuit and the subtraction circuit
And accurately separate and extract the Y and C signals
Can be

【０００６】[0006]

【発明の効果】この発明によれば、半導体可変インダク
タンス回路および制御手段によって自動的に終端インダ
クタンスを調整するので、手作業によることなくガラス
遅延線の遅延時間を正確に補正でき、したがって、製造
コストが減じられるとともに、製品毎に性能のばらつき
を生ずることもない。According to the present invention, the terminating inductance is automatically adjusted by the semiconductor variable inductance circuit and the control means, so that the delay time of the glass delay line can be accurately corrected without manual operation, and therefore, the manufacturing cost is reduced. Is reduced, and performance does not vary from product to product.

【０００７】この発明の上述の目的，その他の目的，特
徴および利点は、図面を参照して行う以下の実施例の詳
細な説明から一層明らかとなろう。The above and other objects, features and advantages of the present invention will become more apparent from the following detailed description of embodiments with reference to the accompanying drawings.

【０００８】[0008]

【実施例】図１を参照して、この実施例のＹ／Ｃ分離回
路１０はＩＣ（集積回路）１２として構成され、そのＩ
Ｃ１２に内蔵される加算回路１４および減算回路１６を
含む。ＩＣ１２はコンポジット映像信号の入力端子とな
るＩＣ端子１８を有し、加算回路１４および減算回路１
６には、それぞれ、ＩＣ端子１８からのコンポジット映
像信号が入力される。ＩＣ端子１８からのコンポジット
映像信号は増幅器２０，ＩＣ端子２２および抵抗Ｒ１を
介してガラス遅延線２６の入力端子２４に与えられる。
なお、増幅器２０はガラス遅延線２６における挿入損失
を補償するためのものであり、特に設けなくてもよい。
ガラス遅延線２６の入力端子２８と出力端子３０とはア
ースされ、出力端子３０と３２との間には抵抗Ｒ２が介
挿される。ガラス遅延線２６は先に述べたように構成さ
れ、１Ｈの遅延時間を有し、入力コンポジット信号を１
Ｈ遅延して出力映像信号として出力する。この出力映像
信号は、ＩＣ端子３４から増幅器３６を介して加算回路
１４および減算回路１６に入力される。この増幅器３６
は振幅調整用の増幅器である。加算回路１４では、「前
ライン＋現ライン」が演算され、残った輝度信号が出力
され、減算回路１６では、「前ライン−現ライン」が演
算され、残った色信号が出力される。Referring to FIG. 1, a Y / C separation circuit 10 of this embodiment is configured as an IC (integrated circuit) 12,
It includes an addition circuit 14 and a subtraction circuit 16 built in C12. The IC 12 has an IC terminal 18 serving as an input terminal for a composite video signal, and includes an addition circuit 14 and a subtraction circuit 1.
6, a composite video signal from the IC terminal 18 is input. The composite video signal from the IC terminal 18 is supplied to the input terminal 24 of the glass delay line 26 via the amplifier 20, the IC terminal 22, and the resistor R1.
The amplifier 20 is for compensating for the insertion loss in the glass delay line 26, and need not be provided.
The input terminal 28 and the output terminal 30 of the glass delay line 26 are grounded, and a resistor R2 is interposed between the output terminals 30 and 32. The glass delay line 26 is configured as described above, has a delay time of 1H, and
And outputs as output Film image signal by H delay. The output Film image signal is input from the IC terminal 34 to the addition circuit 14 and subtraction circuit 16 through an amplifier 36. This amplifier 36
Is an amplifier for amplitude adjustment. The adder circuit 14 calculates “previous line + current line” and outputs the remaining luminance signal, and the subtraction circuit 16 calculates “previous line−current line” and outputs the remaining color signal.

【０００９】ガラス遅延線２６の入力端子２４および出
力端子３２には、それぞれＩＣ端子３８および３４を介
して半導体可変インダクタンス回路としてのジャイレー
タ４０および４２が接続される。ジャイレータ４０およ
び４２は、それぞれ、ガラス遅延線２６の入力および出
力終端インダクタンスとして機能し、そのインダクタン
ス値がローパスフィルタ（以下、「ＬＰＦ」という）４
４の出力によって制御される。ただし、ガラス遅延線２
６の入力および出力の両方を終端する必要はなく、いず
れか一方のみでよい。そして、ＬＰＦ４４には、ＩＣ端
子１８からのコンポジット映像信号に含まれるバースト
信号とガラス遅延線２６からの出力映像信号に含まれる
バースト信号との位相差に応じた誤差信号が入力され
る。この実施例では、ガラス遅延線２６からの出力映像
信号が９０°移相回路４６で９０°進相されて、またＩ
Ｃ端子１８からのコンポジット映像信号がそのまま、位
相比較を構成する乗算器４８に与えられる。したがっ
て、乗算器４８からは、両信号が９０°の位相差のとき
を基準として、両信号の位相差の９０°からのずれ量に
応じた誤差信号をＬＰＦ４４に与える。したがって、Ｌ
ＰＦ４４からは、その位相差のずれ量に応じた制御電圧
が出力され、その制御電圧がジャイレータ４０および４
２に与えられる。Gyrators 40 and 42 as semiconductor variable inductance circuits are connected to input terminal 24 and output terminal 32 of glass delay line 26 via IC terminals 38 and 34, respectively. The gyrators 40 and 42 function as input and output terminal inductances of the glass delay line 26, respectively, and their inductance values are low-pass filters (hereinafter, referred to as “LPFs”) 4.
4 is controlled by the output. However, glass delay line 2
It is not necessary to terminate both the input and the output of No. 6; Then, the LPF 44, the error signal corresponding to the phase difference between the burst signal included in the output movies image signal from the burst signal and the glass delay line 26 included in the composite video signal from the IC terminal 18 is input. In this embodiment, the output movies image signal from the glass delay line 26 is 90 ° phase advance with 90 ° phase shift circuit 46, also I
The composite video signal from the C terminal 18 is directly supplied to a multiplier 48 forming a phase comparison. Therefore, the multiplier 48 supplies an error signal to the LPF 44 in accordance with the amount of deviation of the phase difference between the two signals from 90 ° with reference to the time when the two signals have a phase difference of 90 °. Therefore, L
The PF 44 outputs a control voltage corresponding to the phase difference shift amount, and outputs the control voltage to the gyrators 40 and 4.
2 given.

【００１０】なお、上述の９０°移相回路４６として
は、平成３年１月２８日の本件出願人の出願に係る特願
平３−８５８５号に開示された、図２に示すようなもの
が利用できる。図２の９０°移相回路４６では、その端
子５０からの出力ｅｏ´は、The above-mentioned 90 ° phase shift circuit 46 is disclosed in Japanese Patent Application No. Hei 3-8585 filed on Jan. 28, 1991 filed by the present applicant, as shown in FIG. Is available. In the 90 ° phase shift circuit 46 of FIG. 2, the output eo ′ from the terminal 50 is

【００１１】[0011]

【数１】 (Equation 1)

【００１２】となり、抵抗Ｒ０，コンデンサＣ０および
信号角周波数ωの値に拘わらず、９０°移相された出力
ｅｏ´が得られる。また、位相比較器すなわち乗算器４
８は、図３のように構成され、図４に示すように動作す
る。すなわち、入力端子５２および５４には、ＩＣ端子
１８から図４（Ａ）に示すような信号が入力され、入力
端子５６および５８には、ガラス遅延線２６から図４
（Ｂ）に示すような信号が入力される。Thus, an output eo 'having a 90 ° phase shift is obtained regardless of the values of the resistor R0, the capacitor C0 and the signal angular frequency ω. Further, a phase comparator, ie, a multiplier 4
8 is configured as shown in FIG. 3 and operates as shown in FIG. That is, signals as shown in FIG. 4A are input from the IC terminal 18 to the input terminals 52 and 54, and signals from the glass delay line 26 are input to the input terminals 56 and 58 from the glass delay line 26.
A signal as shown in FIG.

【００１３】両信号が同相の場合、正の周期ではトラン
ジスタＴｒ１およびＴｒ５がオンしかつ負の周期ではト
ランジスタＴｒ３およびＴｒ６がオンする。したがっ
て、出力Ａにおける電圧は図４（Ｃ）に示すように負方
向に半周期ごとに脈動し、出力Ｂにおける電圧は図４
（Ｄ）に示すように一定電圧となる。したがって、トラ
ンジスタＡを流れる電流Ｉ１（すなわちＩ４）は図４
（Ｅ）に示すように正方向に脈動し、トランジスタＢを
流れる電流Ｉ２は図４（Ｆ）に示すように一定電流とな
る。そのため、Ｉ２−Ｉ４であるＬＰＦ４４に流れる電
流Ｉ３は、図４（Ｇ）に示すように負方向に脈動する。
この電流Ｉ３がＬＰＦ４４によって平滑（積分）され、
したがって、ＬＰＦ４４の出力は図４（Ｈ）に示すよう
に、両信号が同相のときには負の制御電圧を出力する。When both signals are in phase, the transistors Tr1 and Tr5 are turned on in a positive cycle, and the transistors Tr3 and Tr6 are turned on in a negative cycle. Therefore, the voltage at the output A pulsates every half cycle in the negative direction as shown in FIG.
The voltage becomes constant as shown in FIG. Therefore, the current I1 (that is, I4) flowing through the transistor A is as shown in FIG.
As shown in FIG. 4E, the current I2 pulsates in the positive direction, and the current I2 flowing through the transistor B becomes constant as shown in FIG. Therefore, the current I3 flowing through the LPF 44, which is I2-I4, pulsates in the negative direction as shown in FIG.
This current I3 is smoothed (integrated) by the LPF 44,
Therefore, as shown in FIG. 4H, the output of the LPF 44 outputs a negative control voltage when both signals are in phase.

【００１４】両信号が逆相の場合、ＩＣ端子１８からの
信号が正の周期ではトランジスタＴｒ４およびＴｒ６が
オンしかつＩＣ端子１８からの信号が負の周期ではトラ
ンジスタＴｒ２およびＴｒ５がオンする。したがって、
出力Ａにおける電圧は図４（Ｃ）に示すように一定とな
り、出力Ｂにおける電圧は図４（Ｄ）に示すように負方
向に半周期ごとに脈動する。したがって、トランジスタ
Ａを流れる電流Ｉ１（すなわちＩ４）は図４（Ｅ）に示
すように一定電流となり、トランジスタＢを流れる電流
Ｉ２は図４（Ｆ）に示すように正方向に脈動する。その
ため、Ｉ２−Ｉ４であるＬＰＦ４４に流れる電流Ｉ３
は、図４（Ｇ）に示すように正方向に脈動する。この電
流Ｉ３がＬＰＦ４４によって平滑（積分）され、したが
って、ＬＰＦ４４の出力は図４（Ｈ）に示すように、両
信号が逆相のときには正の制御電圧を出力する。When both signals have opposite phases, the transistors Tr4 and Tr6 turn on when the signal from the IC terminal 18 has a positive cycle, and the transistors Tr2 and Tr5 turn on when the signal from the IC terminal 18 has a negative cycle. Therefore,
The voltage at the output A becomes constant as shown in FIG. 4C, and the voltage at the output B pulsates in the negative direction every half cycle as shown in FIG. 4D. Therefore, the current I1 flowing through the transistor A (that is, I4) becomes a constant current as shown in FIG. 4E, and the current I2 flowing through the transistor B pulsates in the positive direction as shown in FIG. Therefore, the current I3 flowing through the LPF 44 that is I2-I4
Pulsates in the positive direction as shown in FIG. This current I3 is smoothed (integrated) by the LPF 44, so that the output of the LPF 44 outputs a positive control voltage when both signals are out of phase as shown in FIG.

【００１５】両信号が９０°の位相差を有する場合、図
４（Ａ）のＩＣ端子１８からの信号の前半周期の前半で
はトランジスタＴｒ１およびＴｒ５がオンし、後半では
トランジスタＴｒ４およびＴｒ６がオンする。また、Ｉ
Ｃ端子１８からの信号の後半周期の前半ではトランジス
タＴｒ３およびＴｒ６がオンし、後半ではトランジスタ
Ｔｒ２およびＴｒ５がオンする。したがって、出力Ａに
おける電圧は図４（Ｃ）に示すように各半周期の前半に
のみ負方向電圧となり、出力Ｂにおける電圧は図４
（Ｄ）に示すように各半周期の後半にのみ負方向電圧と
して出現する。したがって、トランジスタＡを流れる電
流Ｉ１（すなわちＩ４）は図４（Ｅ）に示すように各半
周期の前半にのみ正方向に流れ、トランジスタＢを流れ
る電流Ｉ２は図４（Ｆ）に示すように各半周期の後半に
のみ正方向に流れる。そのため、Ｉ２−Ｉ４であるＬＰ
Ｆ４４に流れる電流Ｉ３は、図４（Ｇ）に示すようにほ
ぼ正弦波となり、したがって、ＬＰＦ４４の出力は図４
（Ｈ）に示すように、両信号が９０°位相差を有すると
きにはほぼ０の制御電圧を出力する。When both signals have a phase difference of 90 °, transistors Tr1 and Tr5 are turned on in the first half of the first half cycle of the signal from IC terminal 18 in FIG. 4A, and transistors Tr4 and Tr6 are turned on in the second half. . Also, I
In the first half of the second half cycle of the signal from the C terminal 18, the transistors Tr3 and Tr6 are turned on, and in the second half, the transistors Tr2 and Tr5 are turned on. Therefore, the voltage at the output A becomes a negative direction voltage only in the first half of each half cycle as shown in FIG.
As shown in (D), it appears as a negative voltage only in the latter half of each half cycle. Therefore, the current I1 flowing through the transistor A (that is, I4) flows in the positive direction only in the first half of each half cycle as shown in FIG. 4E, and the current I2 flowing through the transistor B as shown in FIG. It flows in the positive direction only in the second half of each half cycle. Therefore, LP which is I2-I4
The current I3 flowing through the FF 44 has a substantially sinusoidal waveform as shown in FIG. 4 (G).
As shown in (H), when both signals have a 90 ° phase difference, a control voltage of almost 0 is output.

【００１６】このようにして、位相比較器すなわち乗算
器４８に入力される２つの信号の位相差が９０°のとき
は、ＬＰＦ４４からはほぼ０の制御電圧が出力される。
２つの信号の位相差が９０°からずれている場合には、
そのずれ量に応じた正または負の制御電圧がＬＰＦ４４
から出力される。このＬＰＦ４４からの制御電圧に応じ
てジャイレータ４０および４２のインダクタンス値が調
整される。As described above, when the phase difference between the two signals input to the phase comparator, that is, the multiplier 48 is 90 °, the LPF 44 outputs a control voltage of almost 0.
If the phase difference between the two signals deviates from 90 °,
The positive or negative control voltage corresponding to the amount of the shift is
Output from The inductance values of the gyrators 40 and 42 are adjusted according to the control voltage from the LPF 44.

【００１７】図１の実施例に用いられ得るジャイレータ
４０および４２の一例が図５に示される。図５において
容量Ｃと交流的アース間に発生する信号Ｖ_cは、One example of gyrators 40 and 42 that can be used in the embodiment of FIG. 1 is shown in FIG. Signal V _c generated between AC ground and capacitor C in FIG. 5,

【００１８】[0018]

【数２】 (Equation 2)

【００１９】で表される。また、第２の差動対を構成す
るトランジスタＱ３およびＱ４のベース間に発生する電
圧Ｖ２は、## EQU1 ## The voltage V2 generated between the bases of the transistors Q3 and Q4 forming the second differential pair is

【００２０】[0020]

【数３】 (Equation 3)

【００２１】で表される。したがって、上式から、第１
の差動対を構成するトランジスタＱ１およびＱ２の微分
抵抗ｒｅ０あるいはトランジスタＱ３およびＱ４の微分
抵抗ｒｅ１を、ローパスフィルタ４４からの制御電圧に
よって調整することにより、ジャイレータ４０および４
２のインダクタンス値を制御できることがわかる。すな
わち、ＬＰＦ４４からの制御電圧によって、図５におけ
る可変定電流源の電流Ｉ６および／またはＩ７を制御す
れば、微分抵抗ｒｅ０および／またはｒｅ１が変化し、
ジャイレータ４０および４２の等価インダクタンス値が
変化される。Is represented by Therefore, from the above equation, the first
By adjusting the differential resistance re0 of the transistors Q1 and Q2 or the differential resistance re1 of the transistors Q3 and Q4 constituting the differential pair by the control voltage from the low-pass filter 44, the gyrators 40 and 4
It can be seen that the inductance value of No. 2 can be controlled. That is, if the currents I6 and / or I7 of the variable constant current source in FIG. 5 are controlled by the control voltage from the LPF 44, the differential resistances re0 and / or re1 change,
The equivalent inductance values of the gyrators 40 and 42 are changed.

【００２２】なお、図６にガラス遅延線２６の等価回路
図を示し、ジャイレータ４０および４２がそれぞれ図６
に示す終端インダクタンスＬ１およびＬ２に相当する。
したがって、ジャイレータ４０および４２のインダクタ
ンス値すなわち終端インダクタンスＬ１およびＬ２を調
整すれば、インダクタンスＬ３および容量Ｃ１およびＣ
２で構成される同調回路ならびにインダクタンスＬ４お
よび容量Ｃ３およびＣ４で構成される同調回路の同調周
波数が変化し、３．５８ＭＨｚの群遅延特性も変化す
る。したがって、ガラス遅延線２６における信号の遅延
時間が変化する。また、抵抗Ｒ１およびＲ２は、それぞ
れＲ７およびＲ８とのマッチング抵抗である。FIG. 6 shows an equivalent circuit diagram of the glass delay line 26, and gyrators 40 and 42 are respectively shown in FIG.
Correspond to the terminal inductances L1 and L2 shown in FIG.
Therefore, if the inductance values of the gyrators 40 and 42, that is, the terminal inductances L1 and L2 are adjusted, the inductance L3 and the capacitances C1 and C2 are adjusted.
2, the tuning frequency of the tuning circuit formed by the inductance L4 and the capacitors C3 and C4 changes, and the group delay characteristic of 3.58 MHz also changes. Therefore, the delay time of the signal in the glass delay line 26 changes. The resistors R1 and R2 are matching resistors with R7 and R8, respectively.

【００２３】なお、上述の実施例では、９０°移相回路
４６を用いて乗算器４８において２つの入力信号が９０
°位相差を有するかどうか検出するようにしたが、９０
°移相回路４６を用いずに、乗算器４８で２つの入力信
号の１８０°位相差を基準としてどれだけずれているか
を検出するようにしてもよい。また、ジャイレータ４０
および４２を制御する制御電圧を、ＬＰＦ４４から乗算
器４８からの誤差信号に応じた電圧として与えるように
した。しかしながら、ガラス遅延線２６の入力バースト
信号と出力バースト信号との振幅差がゼロになるかどう
かでジャイレータ４０および４２を制御するようにして
もよい。In the above-described embodiment, the two input signals are supplied to the multiplier 48 by the 90.degree.
° Detects whether there is a phase difference, but 90
Instead of using the phase shift circuit 46, the multiplier 48 may detect how much the two input signals are shifted from each other based on the 180 ° phase difference. Also, the gyrator 40
And the control voltage for controlling the control signals 42 and 42 is supplied from the LPF 44 as a voltage corresponding to the error signal from the multiplier 48. However, the gyrators 40 and 42 may be controlled based on whether or not the amplitude difference between the input burst signal and the output burst signal of the glass delay line 26 becomes zero.

【図面の簡単な説明】[Brief description of the drawings]

【図１】この発明の一実施例を示すブロック図である。FIG. 1 is a block diagram showing one embodiment of the present invention.

【図２】図１の実施例に用いられ得る９０°移相回路の
一例を示す回路図である。FIG. 2 is a circuit diagram showing an example of a 90 ° phase shift circuit that can be used in the embodiment of FIG.

【図３】図１の実施例に用いられ得る位相比較器すなわ
ち乗算器の一例を示す回路図である。FIG. 3 is a circuit diagram showing an example of a phase comparator, that is, a multiplier that can be used in the embodiment of FIG. 1;

【図４】図３の乗算器の動作を示す波形図である。FIG. 4 is a waveform chart showing an operation of the multiplier of FIG.

【図５】図１の実施例に用いられるジャイレータの一例
を示す回路図である。FIG. 5 is a circuit diagram showing an example of a gyrator used in the embodiment of FIG.

【図６】図１の実施例を示す等価回路図である。FIG. 6 is an equivalent circuit diagram showing the embodiment of FIG.

【図７】従来技術を示すブロック図である。FIG. 7 is a block diagram showing a conventional technique.

【符号の説明】[Explanation of symbols]

１０ …Ｙ／Ｃ分離回路 １４ …加算器 １６ …減算器 １８，２２，３４，３８…ＩＣ端子 ２６ …ガラス遅延線 ４０，４２ …ジャイレータ ４４ …ＬＰＦ ４６ …９０°移相回路 ４８ …乗算器 Reference Signs List 10 Y / C separation circuit 14 Adder 16 Subtractor 18, 22, 34, 38 IC terminal 26 Glass delay line 40, 42 Gyrator 44 LPF 46 90-degree phase shift circuit 48 Multiplier

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項１】入力信号としてコンポジット映像信号を受
ける入力端子、 １ラインの遅延時間を有しかつ前記入力端子からの入力
信号を受けるガラス遅延線、 前記入力信号および前記ガラス遅延線からの出力信号に
基づいて輝度信号を得る加算回路、 前記入力信号および前記ガラス遅延線からの出力信号に
基づいて色信号を得る減算回路、 前記ガラス遅延線の入力側および出力側の少なくとも一
方を終端する半導体可変インダクタンス回路、および 前記入力信号および前記出力信号に基づいて、前記半導
体可変インダクタンス回路のインダクタンス値を制御す
る制御手段を備える、Ｙ／Ｃ分離回路。1. A input terminal for receiving a composite video signal as an input signal, 1 has a delay time of the line and the glass delay line for receiving an input signal from the input terminal, an output from said input signal and said glass delay line At the signal
An addition circuit that obtains a luminance signal based on the input signal and the output signal from the glass delay line.
A subtraction circuit that obtains a color signal based on the input signal; a semiconductor variable inductance circuit that terminates at least one of an input side and an output side of the glass delay line; and an inductance value of the semiconductor variable inductance circuit based on the input signal and the output signal. A Y / C separation circuit, comprising: a control unit for controlling the Y / C.