JP2625248B2 - Liquid crystal display - Google Patents
Liquid crystal displayInfo
- Publication number
- JP2625248B2 JP2625248B2 JP2264578A JP26457890A JP2625248B2 JP 2625248 B2 JP2625248 B2 JP 2625248B2 JP 2264578 A JP2264578 A JP 2264578A JP 26457890 A JP26457890 A JP 26457890A JP 2625248 B2 JP2625248 B2 JP 2625248B2
- Authority
- JP
- Japan
- Prior art keywords
- scanning signal
- scanning
- signal line
- liquid crystal
- potential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は、カラーテレビジョン画像の表示等に用いら
れるアクティブマトリクス方式の液晶表示装置に関す
る。Description: TECHNICAL FIELD The present invention relates to an active matrix type liquid crystal display device used for displaying a color television image or the like.
（従来の技術） NTSC等のカラーテレビジョン方式では、１画面（フレ
ーム）の走査を奇数フィールドと偶数フィールドとに分
け、それぞれのフィールドにおいて走査線を１本ずつ飛
び越して走査を行うインターレース方式が採用されてい
る。そして、液晶表示装置において、このような映像信
号をインターレース方式に準拠した高解像度で表示しよ
うとする場合、２本同時走査方式が用いられる。(Prior art) In a color television system such as NTSC, an interlaced system in which scanning of one screen (frame) is divided into an odd field and an even field, and scanning is performed by skipping one scanning line in each field. Have been. In the case where such a video signal is to be displayed at a high resolution in conformity with the interlacing method in the liquid crystal display device, a dual simultaneous scanning method is used.
ここで、液晶表示装置におけるTFTアクティブマトリ
クス基板の構成を第７図に示す。このTFTアクティブマ
トリクス基板は、基板11上に多数の走査信号線13とデー
タ信号線14とを形成すると共に、これらにTFT（薄膜ト
ランジスタ）15を介して画素電極12をそれぞれマトリク
ス状に接続したものである。また、このTFTアクティブ
マトリクス基板の対向面には、図示しない共通の対向電
極が液晶層を介して配置されている。この構成により、
各走査信号線13に走査信号が印加されると、導通したTF
T15を介して当該走査信号線13に接続された画素電極12
に各データ信号線14のデータ信号が送り込まれることに
なる。そして、走査信号の印加が終了しTFT15が遮断し
た後も、各画素電極12には、液晶層の容量等によってデ
ータ信号の電位が保持され、この電位が走査信号の印加
の度に更新されるようになる。従って、走査信号線に走
査信号を順に印加するマトリクス方式であっても、各画
素電極12では、常時データ信号の電位を保持し液晶層に
印加することができる。Here, the configuration of a TFT active matrix substrate in a liquid crystal display device is shown in FIG. This TFT active matrix substrate is formed by forming a large number of scanning signal lines 13 and data signal lines 14 on a substrate 11 and connecting pixel electrodes 12 to each of them in a matrix via a TFT (thin film transistor) 15. is there. In addition, a common counter electrode (not shown) is disposed on the opposite surface of the TFT active matrix substrate via a liquid crystal layer. With this configuration,
When a scanning signal is applied to each scanning signal line 13, the conducting TF
The pixel electrode 12 connected to the scanning signal line 13 via T15
, The data signal of each data signal line 14 is sent. Then, even after the application of the scanning signal is completed and the TFT 15 is cut off, the potential of the data signal is held in each pixel electrode 12 by the capacitance of the liquid crystal layer and the like, and this potential is updated every time the scanning signal is applied. Become like Therefore, even in a matrix system in which scanning signals are sequentially applied to the scanning signal lines, each pixel electrode 12 can always hold the potential of the data signal and apply it to the liquid crystal layer.
上記２本同時走査方式は、このような液晶表示装置に
おいて、隣接する２本の走査信号線13に同時に走査信号
を印加するようにしたものである。即ち、例えば第８図
に示すように、奇数フィールドの走査においては、まず
１本目と２本目の走査信号線13に同時に走査信号を印加
し、次に１水平走査期間遅れて３本目と４本目の走査信
号線13に同時に走査信号を印加するというように、奇数
本目の走査信号線13とこの次に位置する偶数本目の走査
信号線13に同時に走査信号を順次印加するようにし、偶
数フィールドの走査においては、まず１本目の走査信号
線13に走査信号を印加し、次に１水平走査期間遅れて２
本目と３本目の走査信号線13に同時に走査信号を印加
し、さらに４本目と５本目の走査信号線13というよう
に、奇数フィールドの走査時とは組み合わせの異なる隣
接した２本の走査信号線13に同時に走査信号を印加する
ようにしている。従って、これまでの走査信号線13に１
本ずつ走査信号を印加する単純走査方式の場合に比べ、
約倍の走査信号線13や画素電極12が必要になるが、イン
ターレース方式に準拠した高解像度の画像を得ることが
できるようになる。In the above-mentioned two simultaneous scanning method, a scanning signal is simultaneously applied to two adjacent scanning signal lines 13 in such a liquid crystal display device. That is, as shown in FIG. 8, for example, in the scanning of the odd field, first, a scanning signal is applied to the first and second scanning signal lines 13 simultaneously, and then the third and fourth scanning signals are delayed by one horizontal scanning period. The scanning signals are simultaneously applied to the odd-numbered scanning signal lines 13 and the even-numbered scanning signal lines 13 located next to the scanning signal lines 13 simultaneously. In the scanning, first, a scanning signal is applied to the first scanning signal line 13, and then the scanning signal is delayed by one horizontal scanning period.
A scanning signal is applied to the first and third scanning signal lines 13 at the same time, and two adjacent scanning signal lines which are different from those in the odd field scanning, such as the fourth and fifth scanning signal lines 13. 13 are simultaneously applied with a scanning signal. Therefore, the scanning signal line 13
Compared to the simple scanning method that applies the scanning signal one by one,
Although the scanning signal lines 13 and the pixel electrodes 12 are required to be approximately doubled, a high-resolution image conforming to the interlace method can be obtained.
（発明が解決しようとする課題） ところで、上記の走査信号線13に走査信号を印加した
場合、これに接続された画素電極12の電位は、走査信号
の印加終了時にTFT15におけるゲート−ドレイン間の寄
生容量Cgdの影響を受けてデータ信号の電位よりも低下
することになる。即ち、単純走査方式の場合には、TFT1
5における導通時と遮断時のゲート電圧をそれぞれＶG
H、ＶGLとし、画素電極12における液晶層の容量をＣLC
とすると、おおよそ次式（１）で示される電位ΔＶだけ
データ信号の電位よりも低下することになる。(Problems to be Solved by the Invention) When a scanning signal is applied to the scanning signal line 13, the potential of the pixel electrode 12 connected to the scanning signal line 13 changes between the gate and the drain of the TFT 15 at the end of the application of the scanning signal. Under the influence of the parasitic capacitance Cgd, the potential becomes lower than the potential of the data signal. That is, in the case of the simple scanning method, TFT1
The gate voltage at the time of conduction and at the time of interruption in VG are respectively VG
H, VGL, and the capacitance of the liquid crystal layer in the pixel electrode 12 is CLC
In this case, the potential of the data signal becomes lower than the potential of the data signal by a potential ΔV substantially represented by the following equation (1).
ΔＶ＝（ＶGH−ＶGL）×Cgd/（ＣLC＋Cgd） …（１） もっとも、単純走査方式の場合には、このような電位
低下は全画素電極12について共通である。このため、対
向電極に印加する対向電圧を低下電位ΔＶだけシフトす
れば、交流駆動によって液晶層に印加される電圧のDCバ
ランスを０に維持することは容易である。ΔV = (VGH−VGL) × Cgd / (CLC + Cgd) (1) However, in the case of the simple scanning method, such a decrease in potential is common to all the pixel electrodes 12. Therefore, if the common voltage applied to the common electrode is shifted by the reduced potential ΔV, it is easy to maintain the DC balance of the voltage applied to the liquid crystal layer by AC driving to zero.
しかしながら、上記２本同時走査方式の場合には、第
９図に示すように、寄生容量Cgdの他に、画素電極12と
この画素電極12には接続されない側に隣接する走査信号
線13との間の浮遊容量Cpgの影響も考慮しなければなら
ない。即ち、図示の走査信号線13a、13bに走査信号Sa、
Sbを印加した場合、これらの走査信号線13a、13b間に位
置する画素電極12aについては、接続されない側に隣接
する走査信号線13bも走査信号Sbによって電位の変化が
生じるため、走査信号Saの印加終了時における低下電位
ΔＶは次式（２）で示されるものとなる。However, in the case of the two simultaneous scanning method, as shown in FIG. 9, in addition to the parasitic capacitance Cgd, the pixel electrode 12 and the scanning signal line 13 adjacent to the side not connected to the pixel electrode 12 are connected. The effect of stray capacitance Cpg between them must also be considered. That is, the scanning signal lines 13a and 13b
When Sb is applied, with respect to the pixel electrode 12a located between the scanning signal lines 13a and 13b, the potential of the scanning signal line 13b adjacent to the unconnected side also changes due to the scanning signal Sb. The drop potential ΔV at the end of the application is represented by the following equation (2).
ΔV1＝（ＶGH−ＶGL） ×（Cgd＋Cpg）／（ＣLC＋Cgd＋Cpg） …（２） ところが、他方の画素電極12bについては、接続され
ない側に隣接する走査信号線13cにはまだ走査信号が印
加されていないために電位の変化がないので、低下電位
ΔＶは次式（３）で示されるようになる。ΔV1 = (VGH−VGL) × (Cgd + Cpg) / (CLC + Cgd + Cpg) (2) However, as for the other pixel electrode 12b, the scanning signal has not yet been applied to the scanning signal line 13c adjacent to the non-connected side. Since there is no change in the potential, the reduced potential ΔV is expressed by the following equation (3).
ΔV2＝（ＶGH−ＶGL）×Cgd/（ＣLC＋Cgd＋Cpg） …
（３） このため、画素電極12aと画素電極12bとは、同じデー
タ信号線14に接続され同じデータ信号電圧が与えられて
いるにもかかわらず、走査信号の印加終了時の低下電位
にΔV1とΔV2との差が生じ、その後の保持電位は画素電
極12bの方が高電位となる。ΔV2 = (VGH−VGL) × Cgd / (CLC + Cgd + Cpg)
(3) For this reason, the pixel electrode 12a and the pixel electrode 12b are connected to the same data signal line 14 and are supplied with the same data signal voltage. A difference from ΔV2 is generated, and the retained potential thereafter becomes higher in the pixel electrode 12b.
従って、従来の液晶表示装置では、同時に複数の走査
信号線に走査信号を印加した場合、同じデータ信号線上
で隣接する画素の明るさに差が生じ、画像品質が低下す
るという問題が生じていた。Therefore, in a conventional liquid crystal display device, when a scanning signal is applied to a plurality of scanning signal lines at the same time, a difference occurs in the brightness of adjacent pixels on the same data signal line, resulting in a problem that image quality is deteriorated. .
本発明は、上記事情に鑑み、２本の走査信号線におけ
る走査信号の印加終了時期をずらして、それぞれの画素
電極が同じ条件で電位を保持できるようにすることによ
り、同時に複数の走査信号線に走査信号を印加する駆動
方式においても画素の明るさにムラの生じることのない
液晶表示装置を提供することを目的としている。In view of the above circumstances, the present invention shifts the timing of applying a scanning signal between two scanning signal lines so that each pixel electrode can hold a potential under the same condition, thereby simultaneously providing a plurality of scanning signal lines. It is an object of the present invention to provide a liquid crystal display device that does not cause unevenness in brightness of pixels even in a driving method in which a scanning signal is applied to the liquid crystal display device.
（課題を解決するための手段） 本発明の液晶表示装置は、走査信号線によってスイッ
チングが制御されるスイッチング素子を介して画素電極
がデータ信号線に接続された液晶パネルを備え、隣接す
る複数本の走査信号線に同時に走査信号を印加する走査
信号線駆動回路が設けられたアクティブマトリクス方式
の液晶表示装置であって、走査信号が同時に印加される
隣接した２本の走査信号線について、これらの走査信号
線にそれぞれスイッチング素子を介して接続された２列
の画素電極の間に位置する走査信号線の側に印加した走
査信号を他方の走査信号線に印加した走査信号よりも早
いタイミングで印加を終了させる走査信号タイミング制
御回路を備えており、そのことにより上記目的が達成さ
れる。(Means for Solving the Problems) A liquid crystal display device of the present invention includes a liquid crystal panel in which a pixel electrode is connected to a data signal line via a switching element whose switching is controlled by a scanning signal line. An active matrix type liquid crystal display device provided with a scanning signal line driving circuit for simultaneously applying a scanning signal to said scanning signal lines, wherein two adjacent scanning signal lines to which a scanning signal is applied simultaneously are used. A scanning signal applied to a scanning signal line located between two columns of pixel electrodes connected to a scanning signal line via a switching element is applied at a timing earlier than a scanning signal applied to the other scanning signal line. And a scanning signal timing control circuit for terminating the operation, thereby achieving the above object.
（作用） 上記構成により、第１図に示す走査信号線13a、13bに
同時に走査信号Sa、Sbを印加した場合、まずこれらの走
査信号線13a、13bに接続された画素電極12a、12b間に位
置する走査信号線13bの走査信号Sbが時刻t1において先
に印加を終了する。そして、この際の画素電極12bにお
ける低下電位ΔＶは、従来の場合と同様に走査信号線13
cに電位の変化がないため、上記式（３）と同じ次式で
示されるものとなる。(Operation) With the above configuration, when the scanning signals Sa and Sb are applied to the scanning signal lines 13a and 13b shown in FIG. 1 at the same time, first, between the pixel electrodes 12a and 12b connected to the scanning signal lines 13a and 13b. The application of the scanning signal Sb of the located scanning signal line 13b ends first at time t1. Then, the reduced potential ΔV at the pixel electrode 12b at this time is equal to the scanning signal line 13 as in the conventional case.
Since there is no change in the electric potential of c, it is represented by the following equation, which is the same as equation (3).
ΔＶ＝（ＶGH−ＶGL）×Cgd/（ＣLC＋Cgd＋Cpg） …
（４） また、このように走査信号線13bの走査信号Sbが先に
印加を終了すると、浮遊容量Cpgを介して隣接する画素
電極12aの電位も影響を受けて一旦低下する。しかし、
この場合には、まだTFT15が導通状態であり画素電極12a
がデータ信号線14に接続されているため、直ちに充電が
行われ再びデータ信号の電位に復帰する。そして、この
後の時刻t2に走査信号線13aの走査信号Saが遅れて印加
を終了すると、既に隣接する走査信号線13bの電位が変
化を終了しているために画素電極12bの場合と同じ条件
となり、低下電位ΔＶも上記式（４）と同じ値となる。ΔV = (VGH−VGL) × Cgd / (CLC + Cgd + Cpg)
(4) When the application of the scanning signal Sb of the scanning signal line 13b ends in this manner, the potential of the adjacent pixel electrode 12a via the stray capacitance Cpg is also affected and temporarily decreases. But,
In this case, the TFT 15 is still conducting and the pixel electrode 12a
Is connected to the data signal line 14, the charging is performed immediately and the potential of the data signal is restored again. Then, when the application of the scanning signal Sa on the scanning signal line 13a is terminated later at time t2, the potential of the adjacent scanning signal line 13b has already finished changing, so that the same conditions as in the case of the pixel electrode 12b are satisfied. And the lowered potential ΔV is also the same value as the above equation (4).
この結果、本発明の液晶表示装置によれば、２本の走
査信号線に同時に走査信号を印加した場合にも、この走
査信号の印加終了時における電位低下が同じものとなる
ので、各画素電極が保持する電位が等しくなり均一な表
示画像を得ることができるようになる。As a result, according to the liquid crystal display device of the present invention, even when a scanning signal is applied to two scanning signal lines at the same time, the potential drop at the end of the application of the scanning signal is the same. Have the same potential, and a uniform display image can be obtained.
なお、各走査信号線への走査信号の印加時間を均一に
するために、走査信号の印加開始のタイミングも、この
終了のタイミングに合わせてシフトするようにしてもよ
い。また、３本以上の走査信号線に同時に走査信号を印
加するような場合にも、隣接する２本ずつの走査信号線
間で順に走査信号の印加終了のタイミングをずらすこと
により、同様に実施可能である。Note that, in order to make the application time of the scanning signal to each scanning signal line uniform, the timing of starting the application of the scanning signal may be shifted in accordance with the timing of the end. In the case where scanning signals are simultaneously applied to three or more scanning signal lines, the same operation can be performed by sequentially shifting the timing of terminating the application of the scanning signal between adjacent two scanning signal lines. It is.
（実施例） 本発明を実施例について以下に説明する。(Examples) The present invention will be described below with reference to examples.
第２図乃至第６図は本発明の一実施例を示すものであ
って、第２図は液晶表示装置のブロック図、第３図は走
査信号線駆動回路のブロック図、第４図は走査信号線駆
動回路の動作を示すタイムチャート、第５図は液晶表示
装置における奇数フィールド走査時の動作を示すタイム
チャート、第６図は液晶表示装置における偶数フィール
ド走査時の動作を示すタイムチャートである。なお、第
７図乃至第９図に示した従来例と同様の機能を有する構
成要素には同じ符号を付する。2 to 6 show an embodiment of the present invention. FIG. 2 is a block diagram of a liquid crystal display device, FIG. 3 is a block diagram of a scanning signal line driving circuit, and FIG. FIG. 5 is a time chart showing the operation of the liquid crystal display device at the time of scanning the odd field, and FIG. 6 is a time chart showing the operation of the liquid crystal display device at the time of scanning the even field. . Note that components having the same functions as those of the conventional example shown in FIGS. 7 to 9 are denoted by the same reference numerals.
本実施例は、NTSC方式のカラーテレビジョンの画像を
液晶パネルに表示するための液晶表示装置である。The present embodiment is a liquid crystal display device for displaying an image of an NTSC color television on a liquid crystal panel.
液晶表示装置における液晶パネル１のTFTアクティブ
マトリクス基板は、前記第７図に示すように、基板上に
多数の画素電極12と走査信号線13とデータ信号線14とTF
T15とを形成したものである。そして、各画素電極12
は、第１図に示すように、TFT15のソース−ドレイン端
子間を介して隣接するデータ信号線14に接続されてい
る。また、この各TFT15は、ゲート端子が隣接する走査
信号線13に接続され、この走査信号線13に高レベル電圧
の走査信号が印加されると、ソース−ドレイン端子間を
導通するようになっている。As shown in FIG. 7, the TFT active matrix substrate of the liquid crystal panel 1 in the liquid crystal display device has a large number of pixel electrodes 12, scanning signal lines 13, data signal lines 14,
And T15. Then, each pixel electrode 12
As shown in FIG. 1, is connected to an adjacent data signal line 14 via a source-drain terminal of a TFT 15. Each of the TFTs 15 has a gate terminal connected to the adjacent scanning signal line 13, and when a high-level voltage scanning signal is applied to the scanning signal line 13, the TFT 15 conducts between the source and drain terminals. I have.
上記液晶パネル１のTFTアクティブマトリクス基板
は、第２図に示すように、各走査信号線13が１本おきの
偶数本目と奇数本目とを左右に振り分けて引き出されて
いる。そして、この奇数本目の各走査信号線13は、走査
信号線駆動回路２に接続され、偶数本目の各走査信号線
13は、走査信号線駆動回路３に接続されている。これら
の走査信号線駆動回路２、３は、第３図に示すように、
クロック信号に従ってスタート信号を順次シフトさせる
シフトレジスタ回路2a、3aと、このシフトレジスタ回路
2a、3aの出力をTFT15の駆動に必要なレベルに引き上げ
るレベルシフタ回路2b、3bと、このレベルシフタ回路2
b、3bの出力を保持し各走査信号線13に出力する出力バ
ッファ2c、3cからなる。また、この走査信号線駆動回路
２、３のシフトレジスタ回路2a、3aには、第２図に示す
ように、タイミング制御回路４からそれぞれ走査信号の
基礎となるスタート信号と水平走査期間周期のクロック
信号が入力されるようになっている。従って、これらの
走査信号線駆動回路２、３に接続された各走査信号線13
には、第４図に示すように、スタート信号を順次シフト
させた走査信号が水平走査期間ずつ遅れて出力されるこ
とになる。なお、この場合、各走査信号は、先のクロッ
ク信号の立ち下がりに同期して印加が開始され、後のク
ロック信号の立ち上がりに同期して印加が終了する。In the TFT active matrix substrate of the liquid crystal panel 1, as shown in FIG. 2, each scanning signal line 13 is drawn out by alternately arranging even-numbered lines and odd-numbered lines. Each of the odd-numbered scanning signal lines 13 is connected to the scanning-signal-line driving circuit 2, and each of the even-numbered scanning signal lines 13 is connected.
13 is connected to the scanning signal line drive circuit 3. As shown in FIG. 3, these scanning signal line driving circuits 2 and 3
Shift register circuits 2a and 3a for sequentially shifting a start signal according to a clock signal, and the shift register circuit
Level shifter circuits 2b and 3b that raise the outputs of 2a and 3a to the level required for driving TFT 15, and this level shifter circuit 2
It comprises output buffers 2c and 3c which hold the outputs of b and 3b and output to each scanning signal line 13. As shown in FIG. 2, the shift register circuits 2a and 3a of the scanning signal line driving circuits 2 and 3 respectively receive a start signal as a basis of a scanning signal and a clock of a horizontal scanning period cycle from the timing control circuit 4, as shown in FIG. A signal is input. Therefore, each scanning signal line 13 connected to these scanning signal line driving circuits 2 and 3
In this case, as shown in FIG. 4, a scanning signal obtained by sequentially shifting the start signal is output with a delay of each horizontal scanning period. In this case, the application of each scanning signal is started in synchronization with the falling edge of the previous clock signal, and the application ends in synchronization with the rising edge of the subsequent clock signal.
上記タイミング制御回路４は、映像信号から分離した
同期信号に基づいてスタート信号とクロック信号とを出
力するようになっている。即ち、スタート信号について
は、垂直同期信号に同期して、奇数フィールドの走査時
には走査信号線駆動回路２、３に同時に出力し、偶数フ
ィールドの走査時には走査信号線駆動回路３へのスター
ト信号を走査信号線駆動回路２よりも１水平走査期間だ
け遅らせて出力する。また、クロック信号は、奇数フィ
ールドの走査時に走査信号線駆動回路２よりも走査信号
線駆動回路３側の位相を僅かに進ませ、偶数フィールド
の走査時に走査信号線駆動回路２よりも走査信号線駆動
回路３側の位相を僅かに遅らせて出力するようになって
いる。The timing control circuit 4 outputs a start signal and a clock signal based on a synchronization signal separated from a video signal. That is, the start signal is output to the scanning signal line driving circuits 2 and 3 at the same time when scanning the odd field, and is synchronized with the vertical synchronizing signal, and the start signal to the scanning signal line driving circuit 3 is scanned when scanning the even field. The signal is output after being delayed by one horizontal scanning period from the signal line driving circuit 2. Further, the clock signal slightly advances the phase on the scanning signal line driving circuit 3 side of the scanning signal line driving circuit 2 more than the scanning signal line driving circuit 2 during the scanning of the odd field, and the scanning signal line more than the scanning signal line driving circuit 2 during the scanning of the even field. The output of the driving circuit 3 is delayed slightly.
上記構成の液晶表示装置の動作を第５図及び第６図に
基づいて説明する。The operation of the liquid crystal display device having the above configuration will be described with reference to FIGS.
インターレース方式により奇数フィールドの走査が行
われる場合には、タイミング制御回路４からのスタート
信号が走査信号線駆動回路２、３に同時に出力されるの
で、まず１本目と２本目の走査信号線13に同時に走査信
号が印加され、次に水平走査期間だけ遅れて３本目と４
本目の走査信号線13に同時に走査信号が印加され、以降
同様に奇数本目とこれに続く偶数本目との２本の走査信
号線13に順次走査信号が印加されることになる。また、
偶数フィールドの走査が行われる場合には、タイミング
制御回路４から走査信号線駆動回路２に先にスタート信
号が出力され、走査信号線駆動回路３には１水平走査期
間だけ遅れてスタート信号が出力される。このため、ま
ず１本目の走査信号線13に走査信号が印加されると、次
に水平走査期間だけ遅れて２本目と３本目の走査信号線
13に同時に走査信号が印加され、以降偶数本目とこれに
続く奇数本目との２本の走査信号線13に順次走査信号が
印加されることになる。この結果、液晶パネル１の各画
素は、奇数フィールドで奇数本目とこれに続く偶数本目
の走査線の表示が行われ、偶数フィールドでは偶数本目
とこれに続く奇数本目の走査線の表示が行われることに
なり、これによってインターレース方式に準じた２本同
時走査方式による高解像度の画像を表示することができ
るようになる。When scanning of the odd-numbered field is performed by the interlace method, the start signal from the timing control circuit 4 is simultaneously output to the scanning signal line driving circuits 2 and 3, so that the first and second scanning signal lines 13 are first supplied. At the same time, a scanning signal is applied.
The scanning signal is applied to the first scanning signal line 13 at the same time, and then the scanning signals are sequentially applied to the odd-numbered scanning signal line and the subsequent even-numbered scanning signal lines 13. Also,
When the scanning of the even field is performed, the start signal is output from the timing control circuit 4 to the scanning signal line driving circuit 2 first, and the start signal is output to the scanning signal line driving circuit 3 with a delay of one horizontal scanning period. Is done. Therefore, when a scanning signal is first applied to the first scanning signal line 13, the second and third scanning signal lines are delayed by a horizontal scanning period.
The scanning signal is applied to the scanning signal lines 13 at the same time, and thereafter the scanning signals are sequentially applied to the two scanning signal lines 13 of the even-numbered scanning line and the odd-numbered scanning line. As a result, each pixel of the liquid crystal panel 1 displays odd-numbered scanning lines and odd-numbered scanning lines in odd-numbered fields, and displays even-numbered scanning lines and odd-numbered scanning lines in even-numbered fields. As a result, a high-resolution image can be displayed by the two-line simultaneous scanning method based on the interlace method.
また、上記奇数フィールドにおいては、タイミング制
御回路４が走査信号線駆動回路３へのクロック信号の位
相を僅かに進めるために、同時に印加される走査信号
は、実際には、奇数本目の走査信号線13よりも偶数本目
の走査信号線13の方が僅かに早く印加を開始し、印加終
了時期も早くなる。従って、この奇数フィールドの走査
においては、第１図に示した走査信号線13aが奇数本目
の走査信号線13に対応し、走査信号線13bが偶数本目の
走査信号線13対応することになる。このため、先に走査
信号の印加が終了する偶数本目の走査信号線13（13b）
に接続された画素電極12（12b）に保持される電位は、
隣接する接続されない走査信号線13（13c）の電位が変
化しないことから、データ信号の電位より前記式（４）
で示した低下電位ΔＶだけ低い値となる。そして、これ
より遅れて走査信号の印加が終了する奇数本目の走査信
号線13（13a）に接続された画素電極12（12a）に保持さ
れる電位も、隣接する接続されない先の走査信号線13
（13b）が既に電位を変化し終えているため、上記と同
じ低下電位ΔＶだけ低い値となる。In the odd field, since the timing control circuit 4 slightly advances the phase of the clock signal to the scanning signal line driving circuit 3, the scanning signal applied simultaneously is actually the odd scanning signal line. The application of the even-numbered scanning signal line 13 is started slightly earlier than the application of the scanning signal line 13, and the application end timing is also earlier. Therefore, in the scanning of the odd-numbered fields, the scanning signal lines 13a shown in FIG. 1 correspond to the odd-numbered scanning signal lines 13, and the scanning signal lines 13b correspond to the even-numbered scanning signal lines 13. Therefore, the even-numbered scanning signal lines 13 (13b) for which the application of the scanning signal ends first
Is held at the pixel electrode 12 (12b) connected to
Since the potential of the adjacent unconnected scanning signal line 13 (13c) does not change, the potential of the data signal is calculated by the above equation (4).
The value is lower by the reduced potential ΔV shown by. Then, the potential held in the pixel electrode 12 (12a) connected to the odd-numbered scanning signal line 13 (13a) at which the application of the scanning signal ends later than that of the scanning signal line 13 adjacent to the unconnected scanning signal line 13 (13a).
Since the potential of (13b) has already been changed, the value becomes lower by the same reduced potential ΔV as described above.
さらに、上記偶数フィールドにおいては、タイミング
制御回路４が走査信号線駆動回路３へのクロック信号の
位相を僅かに遅らせるために、同時に印加される走査信
号は、実際には、偶数本目の走査信号線13よりも奇数本
目の走査信号線13の方が僅かに早く印加を開始し、印加
終了時期も早くなる。従って、この偶数フィールドの走
査においては、第１図に示した走査信号線13aが偶数本
目の走査信号線13に対応し、走査信号線13bが奇数本目
の走査信号線13に対応することになる。このため、先に
走査信号の印加が終了する奇数本目の走査信号線13（13
b）に接続された画素電極12（12b）に保持される電位
は、隣接する接続されない走査信号線13（13c）の電位
が変化しないことから、データ信号の電位より上記と同
じ低下電位ΔＶだけ低い値となる。そして、これより遅
れて走査信号の印加が終了する偶数本目の走査信号線13
（13a）に接続された画素電極12（12a）に保持される電
位も、隣接する接続されない先の走査信号線13（13b）
が既に電位を変化し終えているため、上記と同じ低下電
位ΔＶだけ低い値となる。Further, in the even-numbered field, since the timing control circuit 4 slightly delays the phase of the clock signal to the scanning signal line driving circuit 3, the scanning signals applied simultaneously are actually equal to the even-numbered scanning signal lines. The application of the odd-numbered scanning signal lines 13 starts slightly earlier than the application of the scanning signal lines 13, and the application end timing is earlier. Therefore, in the scanning of the even-numbered field, the scanning signal line 13a shown in FIG. 1 corresponds to the even-numbered scanning signal line 13, and the scanning signal line 13b corresponds to the odd-numbered scanning signal line 13. . Therefore, the odd-numbered scanning signal lines 13 (13
The potential held by the pixel electrode 12 (12b) connected to b) is only the same lower potential ΔV as the above than the potential of the data signal because the potential of the adjacent unconnected scanning signal line 13 (13c) does not change. It will be a low value. Then, the even-numbered scanning signal lines 13 at which the application of the scanning signal ends later than this.
The potential held in the pixel electrode 12 (12a) connected to (13a) is also the same as that of the adjacent unconnected scanning signal line 13 (13b).
Has already changed the potential, and thus has a value lower by the same reduced potential ΔV.
以上の結果、本実施例の液晶表示装置によれば、イン
ターレース方式に準じた２本同時走査方式によって２本
の走査信号線13に同時に走査信号を印加した場合にも、
この走査信号の印加終了時における条件が各走査線ごと
に同一となり、各画素電極12が保持する電位が等しくな
るので、均一な表示画面を得ることができる。As a result, according to the liquid crystal display device of the present embodiment, even when a scanning signal is simultaneously applied to the two scanning signal lines 13 by the simultaneous scanning method based on the interlacing method, the two scanning signals are applied.
The conditions at the end of the application of the scanning signal become the same for each scanning line, and the potentials held by the pixel electrodes 12 become equal, so that a uniform display screen can be obtained.
（発明の効果） 以上の説明から明らかなように、本発明の液晶表示装
置によれば、隣接する複数の走査信号線に同時に走査信
号を印加した場合にも、これらの走査信号の印加終了時
における電位低下を同じものとすることができるので、
各画素電極が保持する電位が等しくなり均一な表示画像
を得ることができるようになる。(Effects of the Invention) As is clear from the above description, according to the liquid crystal display device of the present invention, even when a scanning signal is applied to a plurality of adjacent scanning signal lines at the same time, the application of these scanning signals ends. Since the potential drop at can be the same,
The potentials held by the respective pixel electrodes become equal, and a uniform display image can be obtained.
第１図は本発明の作用を説明するためのアクティブマト
リクス基板上の回路図、第２図乃至第６図は本発明の一
実施例を示すものであって、第２図は液晶表示装置のブ
ロック図、第３図は走査信号線駆動回路のブロック図、
第４図は走査信号線駆動回路の動作を示すタイムチャー
ト、第５図は液晶表示装置における奇数フィールド走査
時の動作を示すタイムチャート、第６図は液晶表示装置
における偶数フィールド走査時の動作を示すタイムチャ
ート、第７図乃至第９図は従来例を示すものであって、
第７図はTFTアクティブマトリクス基板の部分拡大平面
図、第８図は２本同時走査方式の動作を説明するための
タイムチャート、第９図はアクティブマトリクス基板上
の回路図である。 １……液晶パネル、２、３……走査信号線駆動回路、４
……タイミング制御回路、12……画素電極、13……走査
信号線、14……データ信号線、15……TFT（スイッチン
グ素子）。FIG. 1 is a circuit diagram on an active matrix substrate for explaining the operation of the present invention, and FIGS. 2 to 6 show one embodiment of the present invention. FIG. FIG. 3 is a block diagram of a scanning signal line driving circuit,
FIG. 4 is a time chart showing the operation of the scanning signal line drive circuit, FIG. 5 is a time chart showing the operation of the liquid crystal display device at the time of odd field scanning, and FIG. 6 is a time chart showing the operation of the liquid crystal display device at the time of even field scanning. The time charts shown in FIGS. 7 to 9 show conventional examples.
FIG. 7 is a partially enlarged plan view of the TFT active matrix substrate, FIG. 8 is a time chart for explaining the operation of the dual simultaneous scanning method, and FIG. 9 is a circuit diagram on the active matrix substrate. 1 ... liquid crystal panel, 2, 3 ... scanning signal line drive circuit, 4
... timing control circuit, 12 ... pixel electrode, 13 ... scanning signal line, 14 ... data signal line, 15 ... TFT (switching element).
Claims (1)
れるスイッチング素子を介して画素電極がデータ信号線
に接続された液晶パネルを備え、隣接する複数本の走査
信号線に同時に走査信号を印加する走査信号線駆動回路
が設けられたアクティブマトリクス方式の液晶表示装置
であって、 走査信号が同時に印加される隣接した２本の走査信号線
について、これらの走査信号線にそれぞれスイッチング
素子を介して接続された２列の画素電極の間に位置する
走査信号線の側に印加した走査信号を他方の走査信号線
に印加した走査信号よりも早いタイミングで印加を終了
させる走査信号タイミング制御回路を備えている液晶表
示装置。1. A scanning device comprising: a liquid crystal panel having a pixel electrode connected to a data signal line via a switching element whose switching is controlled by a scanning signal line, and applying a scanning signal to a plurality of adjacent scanning signal lines at the same time. An active matrix type liquid crystal display device provided with a signal line driving circuit, wherein two adjacent scanning signal lines to which scanning signals are simultaneously applied are connected to these scanning signal lines via switching elements, respectively. A scanning signal timing control circuit for terminating the scanning signal applied to the side of the scanning signal line located between the two columns of pixel electrodes at an earlier timing than the scanning signal applied to the other scanning signal line. Liquid crystal display.
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2264578A JP2625248B2 (en) | 1990-10-01 | 1990-10-01 | Liquid crystal display |
| US07/771,454 US5206634A (en) | 1990-10-01 | 1991-09-30 | Liquid crystal display apparatus |
| EP91308979A EP0479552B1 (en) | 1990-10-01 | 1991-10-01 | Display apparatus |
| DE69125679T DE69125679T2 (en) | 1990-10-01 | 1991-10-01 | Display device |
| KR1019910017396A KR950003345B1 (en) | 1990-10-01 | 1991-10-01 | Loquid crystal display apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2264578A JP2625248B2 (en) | 1990-10-01 | 1990-10-01 | Liquid crystal display |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04140716A JPH04140716A (en) | 1992-05-14 |
| JP2625248B2 true JP2625248B2 (en) | 1997-07-02 |
Family
ID=17405237
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2264578A Expired - Lifetime JP2625248B2 (en) | 1990-10-01 | 1990-10-01 | Liquid crystal display |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2625248B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012108314A1 (en) * | 2011-02-08 | 2012-08-16 | シャープ株式会社 | Display device driving method, driving device for display device, and television reception device |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6384804B1 (en) * | 1998-11-25 | 2002-05-07 | Lucent Techonologies Inc. | Display comprising organic smart pixels |
| JP2003050568A (en) | 2001-08-07 | 2003-02-21 | Sharp Corp | Matrix type picture display device |
| JP3947848B2 (en) * | 2003-06-12 | 2007-07-25 | セイコーエプソン株式会社 | Electro-optical device and electronic apparatus |
| KR102271628B1 (en) * | 2014-12-04 | 2021-07-02 | 삼성디스플레이 주식회사 | Method of driving display panel and display apparatus for performing the method |
-
1990
- 1990-10-01 JP JP2264578A patent/JP2625248B2/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012108314A1 (en) * | 2011-02-08 | 2012-08-16 | シャープ株式会社 | Display device driving method, driving device for display device, and television reception device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04140716A (en) | 1992-05-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950003345B1 (en) | Loquid crystal display apparatus | |
| JP2937130B2 (en) | Active matrix type liquid crystal display | |
| US4804951A (en) | Display apparatus and driving method therefor | |
| US20170061912A1 (en) | Liquid crystal display | |
| JPH08234703A (en) | Display device | |
| JPH08271859A (en) | Driving method for liquid crystal display device | |
| JP2010091967A (en) | Electro-optical device | |
| JPH09171168A (en) | Non-superimposed scanning method for pair of scanning lines for liquid crystal display device | |
| JPH07199154A (en) | Liquid crystal display device | |
| JP3202345B2 (en) | Liquid crystal display | |
| JPH04247491A (en) | Driving circuit of liquid crystal display device | |
| JP2625248B2 (en) | Liquid crystal display | |
| JP3061833B2 (en) | Liquid crystal display | |
| JPH099180A (en) | Drive method for liquid crystal display device | |
| KR100206563B1 (en) | Driving method of thin-film transistor liquid crystal display device | |
| JPH05260418A (en) | Liquid crystal display device | |
| JPH05313608A (en) | Driving device of liquid crystal display panel | |
| US5654777A (en) | Method for controlling display of video data on an LCD and circuit for implementing the same | |
| JP2633405B2 (en) | Liquid crystal display | |
| KR100202235B1 (en) | Divide driving lcd device | |
| JP3064586B2 (en) | Interlace scanning circuit | |
| KR100446378B1 (en) | Liquid crystal display device and method for driving the same | |
| JPH06149183A (en) | Liquid crystal display device | |
| JP2650642B2 (en) | Liquid crystal display | |
| JP4446652B2 (en) | Display device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080411 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090411 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090411 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100411 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100411 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110411 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110411 Year of fee payment: 14 |