JP2623661B2 - バイポーラ型トランジスタ - Google Patents

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は高速で且つ高電流動作が可能なバイポーラ型
トランジスタに関する。

［従来の技術］ 従来、バイポーラ型トランジスタを有する半導体装置
は素子間を電気的に分離する必要から第４図に示すよう
にＰ型シリコン基板１上にこの基板１とは逆導電型のN^-
エピタキシャル層４を成長させ、このエピタキシャル層
４をコレクタ領域として使用し、そのエピタキシャル層
４内にP⁺型ベース領域７及びN⁺型エミッタ領域９を形成
する。そして、素子のトランジスタ動作領域とコレクタ
電極との間の直列抵抗を低減するために、エピタキシャ
ル層４と基板１との境界部分にN⁺型埋込コレクタ層２を
形成し、素子の周囲には絶縁分離領域としてＰ型チャネ
ルストッパ層３を設けていた。

［発明が解決しようとする課題］ 一般的に、バイポーラ型トランジスタを高速化するた
めには、ベース領域７の深さを浅くすることによりキャ
リアの走行距離を短くするのが有効であるが、高電流動
作時にはカーク効果と呼ばれる現象により実効的なベー
ス深さが大きくなってしまうため、コレクタ領域である
エピタキシャル層４内の不純物濃度を高くして上記現象
を抑制することが必要である。

しかしながら、上記ベース領域７の深さを浅くするた
めには、エミッタ及びコレクタ間のパンチスルー等の耐
圧が低くならないようにベース領域７における不純物濃
度を高くする必要がある。また、上述の如く、エピタキ
シャル層４内の不純物濃度を高くするため、コレクタ及
びベース間の接合容量が著しく増えてしまう。このた
め、従来のバイポーラ型トランジスタの構造は、バイポ
ーラ型トランジスタを高速化する上で、大きな欠点を有
するものであった。また、エピタキシャル層４の濃度が
高いことは、素子分離領域のチャネルストッパ層３の濃
度も高くする必要があり、更にMOSトランジスタを形成
する上でも容量が大きくなる。このようにエピタキシャ
ル層４の濃度を高くすることは、バイポーラ型トランジ
スタの高速化に加えて他のデバイスとの複合化の上でも
大きな欠点になっていた。

本発明はかかる問題点に鑑みてなされたものであっ
て、動作速度が高速化されると共に、高電流動作が可能
のバイポーラ型トランジスタを提供することを目的とす
る。

［課題を解決するための手段］ 本発明に係るバイポーラ型トランジスタは、第１導電
型の半導体基板と、この半導体基板上を覆う第２導電型
の半導体層と、この第２導電型半導体層及び半導体基板
の境界部分に選択的に形成された第２導電型の高濃度埋
込コレクタ領域と、前記半導体層に選択的に形成された
第１導電型の第１のベース領域と、この第１のベース領
域の上側に形成された第２導電型のエミッタ領域と、を
有するバイポーラ型トランジスタにおいて、前記エミッ
タ領域直下の前記第１のベース領域が前記高濃度埋込コ
レクタ領域と接するように形成されると共に、前記第１
のベース領域より第１導電型の不純物濃度が低い第２の
ベース領域が前記エミッタ領域直下でない位置に前記第
２導電型埋込コレクタ領域と接して形成され、前記第２
ベース領域の上側には、前記第１のベース領域より第１
導電型の不純物濃度が高い第３のベース領域が形成され
ていることを特徴とする。

［作用］ 本発明においては、エミッタ領域の直下の第１のベー
ス領域を高濃度埋込コレクタ領域と接するように形成
し、この第１のベース領域より第１導電型の不純物濃度
が低い第２のベース領域がエミッタ領域と直下でない位
置に前記埋込コレクタ領域と接して形成され、第１のベ
ース領域より第１導電型の不純物濃度が高い第３のベー
ス領域が第２のベース領域の上側に形成されている。

このように、低濃度の第２のベース領域が高濃度埋込
コレクタ領域と接するから、ベース・コレクタ間の容量
が低減される。また、第３のベース領域を高濃度にする
ことができるため、ベース抵抗値が低くなる。更に、第
１のベース領域が高濃度埋込コレクタ領域と接している
ため、所謂カーク効果を抑制することができる。従っ
て、本発明においては、バイポーラ型トランジスタの高
速化及び高電流化が可能である。

［実施例］ 次に、本発明の実施例について添付の図面を参照して
説明する。

第１図は本発明の実施例に係るバイポーラ型トランジ
スタを示す縦断面図である。

Ｐ型シリコン基板１上にN⁺型埋込コレクタ層２が設け
られ、それに接してP^-型ベース領域６とP⁺型ベース領域
７が形成されている。そして、P^-型ベース領域６上にP
⁺⁺型ベース領域８が形成されており、P⁺型ベース領域７
上にはN⁺型エミッタ領域９が形成されている。また、こ
の素子形成領域を囲むようにして、絶縁分離領域として
Ｐ型チャネルストッパ層３が設けられている。

このように構成されたバイポーラ型トランジスタにお
いては、N⁺型エミッタ領域９の直下のP⁺型ベース領域７
より低濃度のP^-型ベース領域６をN⁺型埋込コレクタ層２
と接するようにして設けたから、ベース・コレクタ間の
容量を低減することができる。

また、低濃度のP^-型ベース領域６の上には、高濃度P
⁺⁺型ベース領域８を配設したから、ベース抵抗が低下す
る。

更に、N⁺型エミッタ領域９の直下のP⁺型ベース領域７
が高濃度のN⁺型埋込コレクタ層２と接触しているため、
所謂カーク効果が抑制され、高速化及び高電流化された
動作が可能である。

次に、上述のバイポーラ型トランジスタの製造方法に
ついて説明する。

第２図はこの製造方法を工程順に示す断面図である。
先ず、第２図（ａ）に示すように、Ｐ型シリコン基板１
上に夫々例えば、ひ素及びボロンをイオン注入してN⁺型
埋込コレクタ層２及びＰ型チャネルストッパ層３を形成
する。

次いで、第２図（ｂ）に示すように、N^-型エピタキシ
ャル層４を成長させ、フォトレジスト11をマスクにして
エミッタ及びコレクタ形成領域以外の部分に、例えば、
ボロンのイオン注入によりP^-型ベース領域６を形成す
る。

次に、第２図（ｃ）に示すように、通常のLOCOS法に
より酸化膜５を形成した後、ベース領域を形成する領域
以外の部分を被覆するフォトレジスト11を被着し直す。
そして、例えば、ボロンのイオン注入により、先のP^-型
ベース領域６よりも浅くて濃度が高いP⁺⁺型ベース領域
８及びP⁺型ベース領域７を形成する。

その後、第２図（ｄ）に示すように、新たに形成し直
したフォトレジスト11をマスクとして、例えば、ヒ素の
イオン注入により、P⁺型ベース領域７の表面側にN⁺型エ
ミッタ領域９を形成する。次いで、酸化膜５に通常のコ
ンタクトを開口し、金属電極10の配線層を形成すること
により、第１図に示した構造のバイポーラ型トランジス
タが得られる。

第３図（ａ）乃至（ｄ）は上述の構造を有するバイポ
ーラ型トランジスタの他の製造方法を工程順に示す断面
図である。第３図（ａ）に示すように、Ｐ型シリコン基
板１上にN⁺型埋込コレクタ層２及びＰ型チャネルストッ
パ層３を形成するために、第２図（ａ）に示す工程と同
様にして、夫々ヒ素及びボロンのイオン注入を基板表面
に行う。

次いで、第３図（ｂ）に示すように、N^-型エピタキシ
ャル層４を形成した後、通常のLOCOS法により酸化膜５
を形成する。

その後、第３図（ｃ）に示すように、エミッタ及びコ
レクタ形成領域以外をフォトレジスト11によりマスク
し、例えば、イオン注入エネルギが低くて高濃度のボロ
ンのイオン注入と、イオン注入エネルギが高くて低濃度
のボロンのイオン注入とを行うことにより、P^-型ベース
領域６及びP⁺⁺型ベース領域８を形成する。

次いで、第３図（ｄ）に示すように、エミッタ形成領
域が開口したフォトレジスト11を新たに形成し、このフ
ォトレジスト11をマスクにしてエミッタ形成領域に、第
３図（ｃ）の工程における２種類のボロンイオン注入濃
度の中の濃度でボロンをイオン注入することにより、P⁺
型ベース領域７を形成する。しかる後、例えば、ヒ素の
イオン注入により浅いN⁺型エミッタ領域９を形成する。
このような方法をとることにより、本発明の実施例に係
るバイポーラ型トランジスタを製造することができる。

［発明の効果］ 以上説明したように本発明によれば、エミッタ領域直
下の第１のベース領域の濃度よりも低濃度の第２のベー
ス領域を高濃度埋込コレクタ層と接するように設けてベ
ース・コレクタ間の容量を低減すると同時に、その低濃
度の第２のベース領域の上の第３のベース領域の濃度を
高くすることができるため、ベース抵抗値が低くなる。
また、前記エミッタ領域下の第１のベース領域が高濃度
の埋込コレクタ層と接しているため、所謂カーク効果現
象を抑制することができるから、本発明によれば、高速
化及び高電流化が可能のバイポーラ型トランジスタを得
ることができる。

【図面の簡単な説明】

第１図は本発明の実施例に係るバイポーラ型トランジス
タを示す縦断面図、第２図（ａ）乃至（ｄ）は本発明の
実施例に係るバイポーラ型トランジスタを製造する方法
を工程順に示す断面図、第３図（ａ）乃至（ｄ）は同じ
く他の製造方法を工程順に示す断面図、第４図は従来の
バイポーラ型トランジスタを示す断面図である。 1;P型シリコン基板、2;N⁺型埋込コレクタ層、3;P型チャ
ネルストッパ層、4;N^-エピタキシャル層、5;酸化膜、6;
P^-型ベース領域、7;P⁺型ベース領域、8;P⁺⁺型ベース領
域、9;N⁺型エミッタ領域、10;金属電極、11;フォトレジ
スト

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】第１導電型の半導体基板と、この半導体基
   板上を覆う第２導電型の半導体層と、この第２導電型半
   導体層及び半導体基板の境界部分に選択的に形成された
   第２導電型の高濃度埋込コレクタ領域と、前記半導体層
   に選択的に形成された第１導電型の第１のベース領域
   と、この第１のベース領域の上側に形成された第２導電
   型のエミッタ領域と、を有するバイポーラ型トランジス
   タにおいて、前記エミッタ領域直下の前記第１のベース
   領域が前記高濃度埋込コレクタ領域と接するように形成
   されると共に、前記第１のベース領域より第１導電型の
   不純物濃度が低い第２のベース領域が前記エミッタ領域
   直下でない位置に前記第２導電型埋込コレクタ領域と接
   して形成され、前記第２ベース領域の上側には、前記第
   １のベース領域より第１導電型の不純物濃度が高い第３
   のベース領域が形成されていることを特徴とするバイポ
   ーラ型トランジスタ。