JP2623011B2 - Multi-screen display device and memory control method - Google Patents

Description

【発明の詳細な説明】 （イ） 産業上の利用分野 本発明は、メモリ制御方法に関する。特に、マルチビ
ジョン（多画面表示装置）に使用される拡大回路と呼ば
れる画像メモリ回路のメモリ制御方法に関する。The present invention relates to a memory control method. In particular, the present invention relates to a memory control method for an image memory circuit called an enlargement circuit used in a multi-vision (multi-screen display device).

（ロ） 従来の技術 映像拡大多画面表示装置は、特公昭64−6592号（H04N
5/44）、特開昭57−101481号（H04N5/68）等により、よ
く知られているが、第５図を参照しつつ、その一例を説
明する。(B) Conventional technology An image enlargement multi-screen display device is disclosed in Japanese Patent Publication No. 64-6592 (H04N
5/44) and JP-A-57-101481 (H04N5 / 68), etc., one example of which is well known with reference to FIG.

尚、第５図では、説明を容易にするために色信号処理
については、説明を省略した。In FIG. 5, the description of the color signal processing is omitted for ease of explanation.

第５図に於いて、（10）は映像信号を出力するビデオ
ティスク、このビデオディスク（10）からの映像をカラ
ーテレビジョン受像機（12）に示した。In FIG. 5, (10) is a video disk for outputting a video signal, and a video from this video disc (10) is shown on a color television receiver (12).

（14）は映像信号拡大装置である。（16）は複数のカ
ラーテレビジョン受像機（16a）〜（16i）より成る表示
部である。(14) is a video signal enlargement device. (16) is a display unit including a plurality of color television receivers (16a) to (16i).

映像信号拡大装置（14）は、前記カラーテレビジョン
受像機（16a）〜（16i）に対応して、ビデオディスク
（10）からの映像信号を拡大する拡大回路（14a）〜（1
4i）を備えている。この拡大回路（14a）〜（14i）は、
入力された映像信号を記憶して書き込み速度より遅く読
み出すことにより画面を拡大する。つまり、第６図に示
す如く、映像信号の水平走査方向に関しては、第６図
（ａ）の入力映像信号の水平方向に遅く読み出して第６
図ｂの如く拡大する。尚、第５図の場合は３×３システ
ムであるので、1/3のスピードで読み出す。又、垂直走
査方向に関しては、拡大した同一の映像信号を３回繰り
返して読み出す。The video signal enlargement device (14) is adapted to enlarge the video signal from the video disc (10) corresponding to the color television receivers (16a) to (16i).
4i). These expansion circuits (14a) to (14i)
The screen is enlarged by storing the input video signal and reading it at a speed lower than the writing speed. That is, as shown in FIG. 6, in the horizontal scanning direction of the video signal, the input video signal shown in FIG.
It is enlarged as shown in FIG. In the case of FIG. 5, since the system is a 3 × 3 system, the data is read out at 1/3 speed. In the vertical scanning direction, the same enlarged video signal is read out three times.

（17）はマルチビジョンシステムに設けられるスイッ
チマトリックス回路であり、他の映像信号発生器（図示
せず）からの映像信号と映像信号拡大装置からの映像信
号とを組み合わせ選択して出力する。(17) is a switch matrix circuit provided in the multi-vision system, which selects and outputs a combination of a video signal from another video signal generator (not shown) and a video signal from a video signal enlarging device.

拡大回路（14a）に於いて、（18）はA/D変換回路、
（20）は入力映像データを記憶して出力する映像メモリ
である。（22）はメモリ制御回路である。（22a）は書
き込み制御回路であり、（22b）は読み出し制御回路で
ある。（24）は入力映像信号の水平、垂直同期信号成分
を検出して、各回路を同期して動作せしめるタイミング
信号発生回路である。尚、タイミング信号発生回路（2
4）はクロック信号も出力する。又、タイミング信号発
生回路（24）は、メモリ読み出し信号用のブランキング
期間信号（BLNK）及び複合同期信号（C.SYNC）も出力す
る。（26）はペディスタルレベル値出力回路である。
（28）はスイッチであり、このスイッチ（28）はタイミ
ング信号発生回路（24）からのブランキング期間信号
（BLNK）の出力時に、ペディスタルレベル値出力回路
（26）側に切り換わる。In the enlargement circuit (14a), (18) is the A / D conversion circuit,
(20) is a video memory for storing and outputting input video data. (22) is a memory control circuit. (22a) is a write control circuit, and (22b) is a read control circuit. (24) is a timing signal generation circuit for detecting horizontal and vertical synchronizing signal components of the input video signal and operating each circuit in synchronization. Note that the timing signal generation circuit (2
4) also outputs a clock signal. The timing signal generation circuit (24) also outputs a blanking period signal (BLNK) and a composite synchronization signal (C.SYNC) for a memory read signal. (26) is a pedestal level value output circuit.
A switch (28) switches to the pedestal level value output circuit (26) when the timing signal generation circuit (24) outputs a blanking period signal (BLNK).

（30）はD/A変換回路である。（32）は同期信号付加
用の加算器である。(30) is a D / A conversion circuit. (32) is an adder for adding a synchronization signal.

（34）は拡大切り換え制御回路であり、各拡大回路
（14a）〜（14i）の読み出し制御回路（22b）を制御
し、拡大部分、拡大率を変更して、例えば第７図に示す
様な表示も行う。Reference numeral (34) denotes an enlargement switching control circuit which controls the read control circuit (22b) of each of the enlargement circuits (14a) to (14i) to change the enlargement portion and enlargement ratio, for example, as shown in FIG. Display is also performed.

上記動作を簡単に説明する。 The above operation will be briefly described.

ビデオディスク（10）からの映像信号は拡大装置に入
力される。拡大装置内の夫々の拡大回路（14a）〜（14
i）は、映像信号を入力して、タイミング信号発生回路
（24）により同期タイミングを検出する。入力された映
像信号はA/D変換回路（18）でデジタルの映像データに
変換される。The video signal from the video disk (10) is input to the enlargement device. Each enlargement circuit (14a) to (14
In i), a video signal is input, and a synchronization timing is detected by a timing signal generation circuit (24). The input video signal is converted into digital video data by an A / D conversion circuit (18).

書き込み制御回路（22a）は、タイミング信号発生回
路（24）により入力映像信号の同期成分に同期して、映
像メモリ（20）の所定メモリ領域にこの映像データを書
き込むべく、書き込みアドレスを指定する。第８図に映
像メモリ領域を示す。（ロ）は、前記入力映像信号が書
き込まれた書き込みメモリ領域である。The write control circuit (22a) specifies a write address to write this video data in a predetermined memory area of the video memory (20) in synchronization with the synchronization component of the input video signal by the timing signal generation circuit (24). FIG. 8 shows a video memory area. (B) is a write memory area in which the input video signal is written.

そして、読み出し制御回路（22b）は、拡大切換制御
回路（34）拡大率及び拡大部分に応じて読み出し速度及
び読み出し開始アドレスを設定する。それと共に、この
読み出しタイミングを、タイミング発生回路（24）のブ
ランキング期間信号（BLNK）及び複合同期信号（C.SYN
C）に同期させる。この読み出し制御回路（22b）による
読み出しメモリ領域（ハ）は例えば第８図（ハ）に示す
如くなる。Then, the read control circuit (22b) sets a read speed and a read start address according to the enlargement switching control circuit (34) enlargement ratio and enlarged portion. At the same time, the read timing is adjusted by the blanking period signal (BLNK) of the timing generation circuit (24) and the composite synchronization signal (C.SYN).
Synchronize with C). The read memory area (C) by the read control circuit (22b) is as shown in FIG. 8 (C), for example.

ところで、この様にして拡大した画面を映出すると、
各テレビジョン受像機の同期回路系及び偏向回路系のバ
ラツキにより、第９図実線の如き拡大画像となる。By the way, when projecting the screen enlarged in this way,
Due to the variation of the synchronization circuit system and the deflection circuit system of each television receiver, an enlarged image as shown by the solid line in FIG. 9 is obtained.

このため、拡大画像を、第９図の破線に示すように、
補正することが必要となる。尚、この補正は、テレビジ
ョン受像機の目地（枠）の両側の画像の位置を補正する
ので、「目地補正」と仮に称す。For this reason, as shown by the broken line in FIG.
Correction is needed. Since this correction corrects the positions of the images on both sides of the joint (frame) of the television receiver, it is temporarily referred to as “joint correction”.

この目地補正は、テレビジョン受像機側を全て調整し
て行うことも考えられるが、通常は映像信号拡大装置
（14）で補正する。映像信号拡大装置（14）で目地補正
を行う場合は、映像メモリ（20）からの読み出し開始ア
ドレスを微少可変することにより行う。This joint correction may be performed by adjusting all of the television receivers, but is usually corrected by the video signal enlargement device (14). When the joint correction is performed by the video signal enlarging device (14), it is performed by slightly changing the start address of reading from the video memory (20).

第８図に示されるV,H方向読み出し開始アドレスを微
少可変することにより、読み出し領域を微少可変してテ
レビジョン受像機に映し出される拡大画像の上下左右位
置を可変する。By slightly changing the read start address in the V and H directions shown in FIG. 8, the read area is minutely changed to change the vertical and horizontal positions of the enlarged image projected on the television receiver.

つまり、使用者は、複数のテレビジョン受像機に映し
出された拡大画像を見ながら、夫々の拡大回路に於ける
読み出し制御回路を調整して、そのデータ読み出し開始
アドレスを変更して目地補正を行う。That is, the user adjusts the read control circuit in each enlargement circuit while watching the enlarged images projected on the plurality of television receivers, changes the data read start address, and performs the joint correction. .

（ハ） 発明が解決しようとする課題 しかし乍ら、この目地補正により、データの書き込ま
れていないメモリ領域（第８図（イ）′に相当）を読み
出せば、当然、不定データが出力される。そして、この
不定データの値が、第10図に示す様にペディスタルレベ
ル値以下であると、テレビジョン受像機は、このペディ
スタルレベル以下の信号も同期信号であると誤判別し
て、同期外れとなり同期流れ等を生じる。(C) Problems to be Solved by the Invention However, if a memory area where data is not written (corresponding to FIG. 8 (a) ') is read by this joint correction, naturally, indefinite data is output. You. If the value of the indefinite data is equal to or less than the pedestal level value as shown in FIG. And so on.

本発明は、上記の点に鑑みて為されたものであり、メ
モリ（20）の映像書き込み領域外を読み出しても、テレ
ビジョン受像機（16）に同期流れが生じない映像拡大回
路を提供するものである。The present invention has been made in view of the above points, and provides a video enlarging circuit that does not generate a synchronous flow in a television receiver (16) even when reading outside a video writing area of a memory (20). Things.

つまり、本発明の請求項１は、書き込みメモリ領域外
（イ）′の映像データを読み出した時に、同期外れが生
じないように、誤った同期信号レベルの信号を取り除く
多画面表示装置を提供するものである。That is, claim 1 of the present invention provides a multi-screen display device that removes a signal of an erroneous synchronization signal level so as to prevent loss of synchronization when video data outside the write memory area (a) ′ is read. Things.

本発明の請求項２は、書き込みメモリ領域外（イ）′
の映像データを読み出した時に、同期外れが生じないよ
うに、誤った同期信号レベルのデータを取り除くための
拡大回路等の画像メモリ回路の制御方法を提供するもの
である。A second aspect of the present invention is that the outside of the write memory area (a) '
The present invention provides a method for controlling an image memory circuit such as an enlargement circuit for removing data of an erroneous synchronization signal level so that synchronization is not lost when the video data is read out.

本発明の請求項３は、書き込みメモリ領域外の映像デ
ータを読み出た時に、同期外れが生じないように、予め
書き込みメモリ領域外（イ）に所定レベルデータを書き
込む拡大回路等の画像メモリ回路の制御方法を提供する
ものである。A third aspect of the present invention is an image memory circuit such as an enlargement circuit for writing predetermined level data outside the write memory area (a) in advance so as to prevent loss of synchronization when video data outside the write memory area is read. Is provided.

（ニ） 課題を解決するための手段 本発明は、入力映像信号をA/D変換するA/D変換手段
（18）と、 このA/D変換手段からの映像データを複数の画像メモ
リ回路（14a）〜（14i）に分配する映像データバス（4
2）と、 前記画像メモリ回路（14a）に設けられ、前記映像デ
ータを記憶するメモリ（20）と、 前記画像メモリ回路（14a）に設けられ、前記メモリ
（20）の書き込み及び読み出しを制御するメモリ制御手
段（22）と、 前記画像メモリ回路（14a）に設けられ、前記メモリ
（20）より読み出された映像データをDA変換して、この
画像メモリ回路（14a）の出力信号を形成するDA変換手
段（30）と、 前記複数の画像メモリ回路（14a）の出力を映出する
複数のテレビジョン受信機（16a）…（16i）と、より成
る多画面表示装置に於いて、 前記画像メモリ回路（14a）内に設けられ、前記メモ
リより読み出された前記映像データの値と所定レベル値
とを比較する比較手段（36）と、 前記画像メモリ回路（14a）内に設けられ、前記比較
手段（36）出力により制御され、前記DA変換回路（30）
へ出力される映像データの値を所定レベル値とする置換
手段（28）と、 を備えることを特徴とする。(D) Means for Solving the Problems The present invention provides an A / D conversion means (18) for A / D converting an input video signal, and a plurality of image memory circuits ( Video data bus (4
2), a memory (20) provided in the image memory circuit (14a) and storing the video data; and a memory (20) provided in the image memory circuit (14a) to control writing and reading of the memory (20). A memory control means (22), which is provided in the image memory circuit (14a), and DA-converts video data read from the memory (20) to form an output signal of the image memory circuit (14a) In a multi-screen display device comprising: a DA conversion means (30); and a plurality of television receivers (16a)... (16i) for displaying outputs of the plurality of image memory circuits (14a). Comparing means (36) provided in a memory circuit (14a) for comparing a value of the video data read from the memory with a predetermined level value; and provided in the image memory circuit (14a); Controlled by the output of the comparing means (36), The DA conversion circuit (30)
And a replacing means (28) for setting the value of the video data output to the predetermined level value.

又、本発明は、入力映像信号をメモリに書き込むため
の書き込みアドレスにより指定された書き込みメモリ領
域（ロ）と、読み出しアドレスにより指定された読み出
しメモリ領域（ハ）′とが異なる映像信号用のメモリ制
御方法に於いて、 前記書き込みメモリ領域（ロ）より、外れた前記読み
出しメモリ領域（イ）′の読み出し時に、少なくとも読
み出した映像信号の最低データ値を制限することを特徴
とする。Also, the present invention provides a video signal memory in which a write memory area (b) specified by a write address for writing an input video signal to a memory and a read memory area (c) 'specified by a read address are different. In the control method, at the time of reading the read memory area (a) ′ which is out of the write memory area (b), at least the minimum data value of the read video signal is limited.

又、本発明は、入力映像信号をメモリに書き込むため
の書き込みアドレスにより指定された書き込みメモリ領
域（ロ）と、読み出しアドレスにより指定された読み出
しメモリ領域（ハ）′とが異なる映像信号用のメモリ制
御方法に於いて、 前記書き込みメモリ領域（ロ）より外れた前記読み出
しメモリ領域（イ）′を予め所定値に初期化しておくこ
とを特徴とする。Also, the present invention provides a video signal memory in which a write memory area (b) specified by a write address for writing an input video signal to a memory and a read memory area (c) 'specified by a read address are different. The control method is characterized in that the read memory area (a) 'which is out of the write memory area (b) is initialized to a predetermined value in advance.

（ホ） 作 用 請求項１では、読み出された映像データのうち同期信
号レベルのデータを比較手段（36）で検出して、このデ
ータをスイッチ（置換手段）（28）で所定レベルのデー
タに置換している。(E) Operation According to claim 1, data of a synchronization signal level in the read video data is detected by the comparing means (36), and this data is detected by the switch (replacement means) (28). Has been replaced with

請求項２では、読み出された映像データの最低レベル
を制限している。In claim 2, the minimum level of the read video data is limited.

請求項３では、予め書き込みメモリ領域以外にも所定
データ値を書き込んでいる。According to the third aspect, the predetermined data value is written in advance in the write memory area.

（ヘ） 実施例 第１図を参照しつつ、本発明の第１実施例を示す。
尚、第５図乃至第10図と同一部分には同一符号を付し
た。(F) Embodiment A first embodiment of the present invention will be described with reference to FIG.
The same parts as those in FIGS. 5 to 10 are denoted by the same reference numerals.

この第１実施例は、不定データの出力を禁止するもの
である。In the first embodiment, the output of undefined data is prohibited.

第１図に於いて、（36）は比較回路である。この比較
回路（36）は映像データとペディスタルレベルとを比較
して、映像データ値がペディスタルレベル値より低い場
合に、信号を出力する。In FIG. 1, (36) is a comparison circuit. The comparison circuit (36) compares the video data with the pedestal level, and outputs a signal when the video data value is lower than the pedestal level value.

（38）はオアゲートである。このオアゲート（38）
は、比較回路（36）の出力とブランキング期間信号（BL
NK）のオアを出力する。(38) is an OR gate. This or gate (38)
Is the output of the comparison circuit (36) and the blanking period signal (BL
NK) or is output.

（40）は目地補正用調整手段である。この目地補正用
調整手段（40）は、前述の如く読み出し制御回路（22
b）を制御して読み出し開始アドレスを可変している。(40) is joint adjustment means. The joint correcting means (40) is provided with the read control circuit (22) as described above.
b) is controlled to vary the read start address.

この回路に依れば、目地補正により、メモリ（20）よ
り読み出される映像データに不定データが発生し、且
つ、この不定データの値がペディスタルレベル値より低
い場合、比較回路（36）はハイレベル信号を出力する。
このハイレベル信号により、オアゲート（38）出力もハ
イレベルとなる。これにより、スイッチ（28）はペディ
スタルレベル値出力回路（26）側に切り換わる。これに
より、ペティスタルレベル値以下の不定データの出力
は、防止される。According to this circuit, when the unfixed data is generated in the video data read from the memory (20) due to the joint correction and the value of the unfixed data is lower than the pedestal level value, the comparison circuit (36) is set to the high level. Output a signal.
With this high level signal, the output of the OR gate (38) also becomes high level. As a result, the switch (28) switches to the pedestal level value output circuit (26). Thus, output of indefinite data equal to or less than the petistal level value is prevented.

第２図及び第３図は本発明の第２実施例を示す。この
第２実施例は、入力用のA/D変換器、タイミング信号発
生回路、を共通にすると共に、同期信号の付加をデジタ
ル段で行うものである。2 and 3 show a second embodiment of the present invention. In the second embodiment, an input A / D converter and a timing signal generation circuit are shared, and addition of a synchronization signal is performed in a digital stage.

第２図に於いて、（42）は映像データ用共通バス、
（44）は同期データ用共通バスである。又、（46）は、
シンクレベル値出力回路である。（48）はシンクレベル
作成用のスイッチである。このスイッチ（48）は、タイ
ミング信号発生回路（24）より同期データ用共通バス
（44）を介して入力された複合同期信号（C.SYNC）によ
り、シンクレベル値出力回路（46）側に切り換えられ
る。In FIG. 2, (42) is a common bus for video data,
(44) is a common bus for synchronous data. (46)
This is a sync level value output circuit. (48) is a switch for creating a sync level. The switch (48) is switched to the sync level value output circuit (46) by the composite synchronizing signal (C.SYNC) input from the timing signal generating circuit (24) via the synchronizing data common bus (44). Can be

（14a）〜（14i）は拡大回路である。 (14a) to (14i) are enlargement circuits.

第３図は各部の波形図を示している。 FIG. 3 shows a waveform diagram of each part.

第４図に本発明の第３実施例を示す。この第３実施例
は、不定データの発生自身を防止するものである。つま
り、従来の不定データ領域（第８図のイ相当）に、電源
オン時にクランプレベル値データを書き込む技術であ
る。FIG. 4 shows a third embodiment of the present invention. The third embodiment is to prevent the occurrence of indefinite data itself. That is, this is a technique of writing the clamp level value data in the conventional indefinite data area (corresponding to A in FIG. 8) when the power is turned on.

第４図に於いて、（50）は初期化制御回路である。
（52）は切換スイッチである。In FIG. 4, reference numeral (50) denotes an initialization control circuit.
(52) is a changeover switch.

上記初期化制御回路（50）は、電源オン等を検出し
て、この検出期間より一定期間の間、切換スイッチ（5
2）をクランプレベル値出力回路（26）側に切り換え
る。それと共に、書き込み制御回路（22a）を制御し
て、このクランプレベル値のデータを全てのメモリ領域
に書き込む。この後、初期化制御回路（50）は、動作を
停止して、切換スイッチ（52）はAD変換回路（18）側に
切り換り、書き込み制御回路（22a）は、従来通り通常
に動作する。The initialization control circuit (50) detects power-on and the like, and switches the changeover switch (5) for a certain period from this detection period.
2) Switch to the clamp level value output circuit (26). At the same time, the write control circuit (22a) is controlled to write the data of the clamp level value to all the memory areas. Thereafter, the initialization control circuit (50) stops operating, the changeover switch (52) switches to the AD conversion circuit (18) side, and the write control circuit (22a) operates normally as before. .

尚、この第３実施例では、書き込み制御回路（22a）
に初期化設定回路（50）の出力により書き込みアドレス
領域を可変する機能を設けなくてはならない。又、メモ
リの制御を簡単にするために、メモリはSRAMで構成した
方が良い。このため、この第３実施例は、コスト高とな
る。尚、第３実施例で、初期化するメモリ領域は、当
然、可変読み出し領域をカバーしていれば良く、全メモ
リ領域を初期化する必要はない。In the third embodiment, the write control circuit (22a)
Must be provided with a function of changing the write address area by the output of the initialization setting circuit (50). In addition, in order to simplify the control of the memory, it is better to configure the memory with an SRAM. Therefore, the cost of the third embodiment is high. In the third embodiment, the memory area to be initialized only needs to cover the variable read area, and it is not necessary to initialize the entire memory area.

又、第１、第２実施例では、比較回路（36）用の基準
レベル、置換用の所定レベルを共に、ペディスタルレベ
ル値出力回路（26）の出力を利用して、回路を兼用した
が、これは、各自個別に設けても良い。In the first and second embodiments, both the reference level for the comparison circuit (36) and the predetermined level for replacement use the output of the pedestal level value output circuit (26), and the circuit is also used. This may be provided individually.

（ト） 発明の効果 請求項１に依れば、多画面表示装置に於いて、目地補
正時の同期流れを防止出来るので、目地補正が容易とな
る。(G) Effects of the Invention According to the first aspect, in the multi-screen display device, the synchronization flow at the time of joint correction can be prevented, so that joint correction is facilitated.

請求項２に依れば、拡大回路等の画像メモリ回路に於
いて、誤った同期信号が出力されるのを防止出来る。According to the second aspect, it is possible to prevent an erroneous synchronization signal from being output in an image memory circuit such as an enlargement circuit.

請求項３に依れば、書き込みメモリ領域外のデータを
読み出しても、予めこの領域のデータは所定レベルとな
っているので、何の不都合も生じない。According to the third aspect, even if data outside the write memory area is read, no inconvenience occurs because the data in this area is at a predetermined level in advance.

【図面の簡単な説明】[Brief description of the drawings]

第１図は本発明の第１実施例を示す図である。 第２図は本発明の第２実施例を示す図である。第３図は
第２図の各部の波形を示す図である。 第４図は本発明の第３実施例を示す図である。 第５図は従来例を示す図である。第６図はその原理を説
明するための図である。第７図は従来例を説明するため
の図である。第８図はメモリ領域を示す図である。第９
図は目地補正を説明するための図である。第10図は同期
流れを説明するための図である。 （18）……A/D変換回路（A/D変換手段）、 （14a）〜（14i）……拡大回路（画像メモリ回路）、 （42）……映像データバス、 （20）……映像メモリ（メモリ）、 （22）……メモリ制御回路（メモリ制御手段）、 （30）……D/A変換回路（D/A変換手段）、 （16a）〜（16i）……テレビジョン受像機、 （36）……比較回路（比較手段）、 （28）……スイッチ（置換手段）、 （ロ）……書き込みメモリ領域、 （ハ）（ハ）′……読み出しメモリ領域、 （イ）′……書き込みメモリ領域より外れた読み出しメ
モリ領域。FIG. 1 is a diagram showing a first embodiment of the present invention. FIG. 2 is a view showing a second embodiment of the present invention. FIG. 3 is a diagram showing waveforms at various parts in FIG. FIG. 4 is a view showing a third embodiment of the present invention. FIG. 5 is a diagram showing a conventional example. FIG. 6 is a diagram for explaining the principle. FIG. 7 is a diagram for explaining a conventional example. FIG. 8 is a diagram showing a memory area. Ninth
The figure is a diagram for explaining joint correction. FIG. 10 is a diagram for explaining a synchronization flow. (18) A / D conversion circuit (A / D conversion means), (14a) to (14i) ... Enlargement circuit (image memory circuit), (42) Video data bus, (20) Video Memory (memory), (22) Memory control circuit (memory control means), (30) D / A conversion circuit (D / A conversion means), (16a) to (16i) TV receiver , (36)... Comparison circuit (comparison means), (28)... Switch (replacement means), (b)... Write memory area, (c) (c) '... read memory area, (a)' ... A read memory area outside the write memory area.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 丹羽 淳 大阪府守口市京阪本通２丁目18番地 三 洋電機株式会社内 (72)発明者 浅尾 元明 大阪府守口市京阪本通２丁目18番地 三 洋電機株式会社内 (72)発明者 榎本 光伸 大阪府守口市京阪本通２丁目18番地 三 洋電機株式会社内 (72)発明者 松本 喜代司 大阪府守口市京阪本通２丁目18番地 三 洋電機株式会社内 (72)発明者 広瀬 多美子 大阪府守口市京阪本通２丁目18番地 三 洋電機株式会社内 ──────────────────────────────────────────────────続 き Continuing on the front page (72) Inventor Jun Niwa 2-18-18 Keihanhondori, Moriguchi-shi, Osaka Sanyo Electric Co., Ltd. (72) Motoaki Asao 2--18 Keihanhondori, Moriguchi-shi, Osaka Sanyo Electric Co., Ltd. (72) Mitsunobu Enomoto 2--18 Keihanhondori, Moriguchi-shi, Osaka Sanyo Electric Co., Ltd. (72) Kiyoshi Matsumoto 2-18 Keihanhondori, Moriguchi-shi, Osaka Sanyo Inside Electric Co., Ltd. (72) Inventor Tamiko Hirose 2-18 Keihanhondori, Moriguchi-shi, Osaka Sanyo Electric Co., Ltd.

Claims (3)

(57)【特許請求の範囲】(57) [Claims] 【請求項１】入力映像信号をA/D変換するA/D変換手段
（18）と、 このA/D変換手段からの映像データを複数の画像メモリ
回路（14a）〜（14i）に分配する映像データバス（42）
と、 前記画像メモリ回路（14a）に設けられ、前記映像デー
タを記憶するメモリ（20）と、 前記画像メモリ回路に設けられ、前記メモリ（20）の書
き込み及び読み出しを制御するメモリ制御手段（22）
と、 前記画像メモリ回路（14a）に設けられ、前記メモリ（2
0）より読み出された映像データをDA変換して、この画
像メモリ回路（14a）の出力信号を形成するDA変換手段
（30）と、 前記複数の画像メモリ回路（14a）の出力を映出する複
数のテレビジョン受信機（16a）・・・（16i）と、より
成る多画面表示装置に於いて、 前記画像メモリ回路（14a）内に設けられ、前記メモリ
より読み出された前記映像データの値と所定レベル値と
を比較して前記映像データが前記所定レベル値以下であ
ることを出力する比較手段（36）と、 前記画像メモリ回路（14a）内に設けられ、前記比較手
段（36）出力により制御され、前記DA変換回路（30）へ
出力される映像データの値が前記所定レベル値以下の時
に前記所定レベル値とする置換手段（28）と、 を備えることを特徴とする多画面表示装置。An A / D converter for A / D-converting an input video signal, and video data from the A / D converter are distributed to a plurality of image memory circuits (14a) to (14i). Video data bus (42)
A memory (20) provided in the image memory circuit (14a) and storing the video data; and a memory control means (22) provided in the image memory circuit and controlling writing and reading of the memory (20). )
Provided in the image memory circuit (14a), and the memory (2
0) DA conversion means (30) for DA-converting the video data read out from the image data to form an output signal of the image memory circuit (14a); and outputs the outputs of the plurality of image memory circuits (14a). A multi-screen display device comprising a plurality of television receivers (16a)... (16i), wherein the video data is provided in the image memory circuit (14a) and read from the memory. A comparison means (36) for comparing the value of the video data with a predetermined level value to output that the video data is equal to or less than the predetermined level value; and a comparison means (36) provided in the image memory circuit (14a). ) A replacement means (28) which is controlled by an output and sets the predetermined level value when the value of video data output to the DA conversion circuit (30) is equal to or less than the predetermined level value. Screen display device. 【請求項２】入力映像信号をメモリの全メモリ領域より
狭い範囲の書き込みメモリ領域（ロ）に書き込み、前記
書き込みメモリ領域（ロ）より狭い範囲をカバーする読
み出しメモリ領域であって、前記メモリ領域の範囲で可
変される読み出し領域（ハ）′から読み出す映像信号用
のメモリ制御方法に於いて、 前記書き込みメモリ領域（ロ）より、外れた前記読み出
しメモリ領域（イ）′の読み出し時には、読み出した映
像信号のデータ値が所定値より低い時に前記所定値に置
き替えて出力することを特徴とするメモリ制御方法。2. A read memory area for writing an input video signal into a write memory area (b) narrower than the entire memory area of the memory, wherein the read memory area covers a smaller area than the write memory area (b). In the memory control method for a video signal to be read from the read area (c) ', which is variable in the range, the read memory area (b)' which is outside the write memory area (b) is read. A memory control method, wherein when a data value of a video signal is lower than a predetermined value, the video signal is replaced with the predetermined value and output. 【請求項３】入力映像信号をメモリの全メモリ領域より
狭い範囲の書き込みメモリ領域（ロ）に書き込み、前記
書き込みメモリ領域（ロ）より狭い範囲をカバーする読
み出しメモリ領域であって、前記全メモリ領域の範囲で
可変される読み出し領域（ハ）′から読み出す映像信号
用のメモリ制御方法に於いて、 少なくとも、前記書き込みメモリ領域（ロ）の範囲外の
前記メモリの全メモリ領域の部分を、予め所定値に初期
化しておくことを特徴とするメモリ制御方法。3. A read memory area for writing an input video signal into a write memory area (b) narrower than the entire memory area of the memory, wherein the read memory area covers a smaller area than the write memory area (b). In a memory control method for a video signal to be read from a read area (c) 'which is variable in a range of an area, at least a part of the entire memory area of the memory outside the range of the write memory area (b) is determined in advance. A memory control method characterized by initializing to a predetermined value.