JP2622728B2 - Ｐチャネルｍｏｓ型半導体装置 - Google Patents
Ｐチャネルｍｏｓ型半導体装置Info
- Publication number
- JP2622728B2 JP2622728B2 JP19627388A JP19627388A JP2622728B2 JP 2622728 B2 JP2622728 B2 JP 2622728B2 JP 19627388 A JP19627388 A JP 19627388A JP 19627388 A JP19627388 A JP 19627388A JP 2622728 B2 JP2622728 B2 JP 2622728B2
- Authority
- JP
- Japan
- Prior art keywords
- polycrystalline silicon
- film
- gate electrode
- gate
- channel region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は多結晶シリコンにてなるゲート電極を備えた
ＰチャネルMOSトランジスタに関するものである。
ＰチャネルMOSトランジスタに関するものである。
（従来の技術） 従来の多結晶シリコンゲートMOSトランジスタでは、
ゲート電極の抵抗値を下げるために、不純物が導入され
た多結晶シリコンゲート電極が使用されている。Ｎチャ
ネルMOSトランジスタに限らずＰチャネルMOSトランジス
タの場合も、ゲート電極はリン（Ｐ）が導入されたＮ型
多結晶シリコンが一般的である。
ゲート電極の抵抗値を下げるために、不純物が導入され
た多結晶シリコンゲート電極が使用されている。Ｎチャ
ネルMOSトランジスタに限らずＰチャネルMOSトランジス
タの場合も、ゲート電極はリン（Ｐ）が導入されたＮ型
多結晶シリコンが一般的である。
しかしながら、MOSトランジスタが微細化されてサブ
ミクロンと称されるレベルのショートチャネルPMOSトラ
ンジスタにおいては、Ｎ型多結晶シリコンゲートと基板
との仕事関数差が影響を及ぼすようになる。そこで、PM
OSトランジスタについてはボロン（Ｂ）などのＰ型不純
物を導入したＰ型多結晶シリコンゲート電極が使用され
つつある。
ミクロンと称されるレベルのショートチャネルPMOSトラ
ンジスタにおいては、Ｎ型多結晶シリコンゲートと基板
との仕事関数差が影響を及ぼすようになる。そこで、PM
OSトランジスタについてはボロン（Ｂ）などのＰ型不純
物を導入したＰ型多結晶シリコンゲート電極が使用され
つつある。
（発明が解決しようとする課題） ゲート電極にＰ型多結晶シリコンを使用した場合に
は、以下の２つの問題がある。
は、以下の２つの問題がある。
（１）ゲート電極中のボロンが後のH2O又はH2/O2雰囲気
での酸化処理中にゲート酸化膜を拡散してチャネル領域
に達し、チャネル領域の不純物濃度を変化させる。
での酸化処理中にゲート酸化膜を拡散してチャネル領域
に達し、チャネル領域の不純物濃度を変化させる。
（２）リンはNaイオンなどの可動イオンに対してゲッタ
リング効果をもっているが、ボロンにはそのようなゲッ
タリング効果はないので、可動イオンがゲート酸化膜に
侵入する。
リング効果をもっているが、ボロンにはそのようなゲッ
タリング効果はないので、可動イオンがゲート酸化膜に
侵入する。
一方、シリコン窒化膜（Si3N4）は緻密な膜であり、
酸素原子や可動イオンを拡散させにくいことが知られて
いる。また、水素原子が供給されなければシリコン酸化
膜（SiO2）中でのボロンの拡散も極端に遅くなることも
知られている。そこで、上記の問題を解決するために、
ゲート絶縁膜をシリコン酸化膜とシリコン窒化膜の二層
構造にしてボロンの拡散や可動イオンの侵入を防止する
方法が報告されている。
酸素原子や可動イオンを拡散させにくいことが知られて
いる。また、水素原子が供給されなければシリコン酸化
膜（SiO2）中でのボロンの拡散も極端に遅くなることも
知られている。そこで、上記の問題を解決するために、
ゲート絶縁膜をシリコン酸化膜とシリコン窒化膜の二層
構造にしてボロンの拡散や可動イオンの侵入を防止する
方法が報告されている。
しかしながら、二層構造のゲート絶縁膜では、その界
面にホットエレクトロンが注入され、しきい値電圧が変
動する不具合が発生する。
面にホットエレクトロンが注入され、しきい値電圧が変
動する不具合が発生する。
本発明はゲート電極の多結晶シリコンにボロンなどの
Ｐ型不純物を導入するとともに、Ｐ型不純物がチャネル
領域へ拡散したり、可動イオンがゲート酸化膜に侵入す
ることを防ぐことのできるゲート電極を備えたＰチャネ
ル型半導体装置を提供することを目的とするものであ
る。
Ｐ型不純物を導入するとともに、Ｐ型不純物がチャネル
領域へ拡散したり、可動イオンがゲート酸化膜に侵入す
ることを防ぐことのできるゲート電極を備えたＰチャネ
ル型半導体装置を提供することを目的とするものであ
る。
（課題を解決するための手段） 本発明のＰチャネルMOS型半導体装置では、ゲート電
極がチャネル領域では下層から順に多結晶シリコン膜、
シリコン窒化膜、及び多結晶シリコン膜の三層構造であ
り、前記多結晶シリコン膜の少なくとも一方はＰ型であ
り、前記両多結晶シリコン膜はチャネル領域以外の領域
でつながっている。
極がチャネル領域では下層から順に多結晶シリコン膜、
シリコン窒化膜、及び多結晶シリコン膜の三層構造であ
り、前記多結晶シリコン膜の少なくとも一方はＰ型であ
り、前記両多結晶シリコン膜はチャネル領域以外の領域
でつながっている。
（作用） 下層と上層の多結晶シリコン膜はチャネル領域では分
離しているが、チャネル領域以外でつながっているた
め、下層多結晶シリコン膜がフローティングゲートには
ならず、ゲート電極として正常な働きをする。
離しているが、チャネル領域以外でつながっているた
め、下層多結晶シリコン膜がフローティングゲートには
ならず、ゲート電極として正常な働きをする。
チャネル領域では多結晶シリコン膜に挾まれたシリコ
ン窒化膜によって、Ｐ型不純物がチャネル領域に拡散し
たり、可動イオンが侵入するのが防止される。
ン窒化膜によって、Ｐ型不純物がチャネル領域に拡散し
たり、可動イオンが侵入するのが防止される。
（実施例） 第１図は一実施例を表わす。ただし、層間絶縁膜、メ
タル配線、パッシベーション膜などの図示は省略されて
いる。
タル配線、パッシベーション膜などの図示は省略されて
いる。
（Ａ）は平面図、（Ｂ）は（Ａ）のＡ−Ａ線位置での
断面図、（Ｃ）は（Ａ）のＢ−Ｂ線位置での断面図であ
る。
断面図、（Ｃ）は（Ａ）のＢ−Ｂ線位置での断面図であ
る。
２はＮ型シリコン基板であり、フィールド酸化膜４で
囲まれたフィールド領域にＰ型不純物であるボロンが導
入されてP+拡散領域のソース６とドレイン８が形成され
ている。両拡散領域6,8の間のチャネル領域上にはゲー
ト酸化膜10を介して三層構造のゲート電極12が形成され
ている。
囲まれたフィールド領域にＰ型不純物であるボロンが導
入されてP+拡散領域のソース６とドレイン８が形成され
ている。両拡散領域6,8の間のチャネル領域上にはゲー
ト酸化膜10を介して三層構造のゲート電極12が形成され
ている。
ゲート電極12は下層側から順に、低濃度のボロンが導
入された多結晶シリコン膜14、その上のシリコン窒化膜
16及びさらにその上のボロンが高濃度に導入された多結
晶シリコン膜18から構成されている。ゲート電極12はフ
ィールド酸化膜14上においては下層の多結晶シリコン膜
14と上層の多結晶シリコン膜18が接触している。
入された多結晶シリコン膜14、その上のシリコン窒化膜
16及びさらにその上のボロンが高濃度に導入された多結
晶シリコン膜18から構成されている。ゲート電極12はフ
ィールド酸化膜14上においては下層の多結晶シリコン膜
14と上層の多結晶シリコン膜18が接触している。
本実施例において、ゲート電極12は下層多結晶シリコ
ン膜14と上層多結晶シリコン膜18が同電位となり、PMOS
トランジスタのゲート電極として作用をする。
ン膜14と上層多結晶シリコン膜18が同電位となり、PMOS
トランジスタのゲート電極として作用をする。
窒化シリコン膜16はゲート酸化膜10への水素原子の供
給を阻止し、ボロンがゲート酸化膜10を拡散してチャネ
ル領域へ入るのを防ぎ、また、Naイオンなどの可動イオ
ンがゲート酸化膜10に侵入するのを防ぐ。
給を阻止し、ボロンがゲート酸化膜10を拡散してチャネ
ル領域へ入るのを防ぎ、また、Naイオンなどの可動イオ
ンがゲート酸化膜10に侵入するのを防ぐ。
次に、本実施例の製造方法について第２図（Ａ）から
同図（Ｅ）を参照して説明する。
同図（Ｅ）を参照して説明する。
（Ａ）通常のプロセスに従ってシリコン基板２にフィー
ルド酸化膜４を形成し、フィールド領域にゲート酸化膜
10を形成する。
ルド酸化膜４を形成し、フィールド領域にゲート酸化膜
10を形成する。
（Ｂ）低濃度のボロンを含む多結晶シリコン膜14を堆積
し、その上に窒化シリコン膜16を薄く堆積する。
し、その上に窒化シリコン膜16を薄く堆積する。
（Ｃ）フィールド酸化膜４上の多結晶シリコン膜14が露
出するまで窒化シリコン膜16をエッチバックする。
出するまで窒化シリコン膜16をエッチバックする。
（Ｄ）その後、全面に多結晶シリコン膜16を堆積し、ボ
ロンを高濃度に導入して上層の多結晶シリコン膜18をP+
型にする。
ロンを高濃度に導入して上層の多結晶シリコン膜18をP+
型にする。
（Ｅ）その後、通常のプロセスに従って写真製版とエッ
チングによって多結晶シリコン膜18,14及びシリコン窒
化膜16にパターン化を施してゲート電極12を形成する。
チングによって多結晶シリコン膜18,14及びシリコン窒
化膜16にパターン化を施してゲート電極12を形成する。
ゲート電極12をマスクにしてボロンを導入してソース
６とドレイン８を形成する。
６とドレイン８を形成する。
その後、層間絶縁膜、コンタクトホール、メタル配
線、パッシベーション膜などを形成する。
線、パッシベーション膜などを形成する。
（発明の効果） 本発明のMOSトランジスタはポリシリコンゲート電極
をＰ型としたPMOSトランジスタであり、そのゲート電極
はチャネル領域では下層から順に多結晶シリコン膜、シ
リコン窒化膜、及び多結晶シリコン膜の三層構造である
ので、ゲート電極の中間層のシリコン窒化膜が製造プロ
セス中の酸化時の水素原子のバリヤ膜となってゲート電
極中のＰ型不純物がゲート酸化膜中を拡散するのを抑
え、チャネル領域の不純物濃度が変化するのを防ぐこと
ができる。シリコン窒化膜はまた、可動イオンがゲート
酸化膜へ侵入することを防ぐ。
をＰ型としたPMOSトランジスタであり、そのゲート電極
はチャネル領域では下層から順に多結晶シリコン膜、シ
リコン窒化膜、及び多結晶シリコン膜の三層構造である
ので、ゲート電極の中間層のシリコン窒化膜が製造プロ
セス中の酸化時の水素原子のバリヤ膜となってゲート電
極中のＰ型不純物がゲート酸化膜中を拡散するのを抑
え、チャネル領域の不純物濃度が変化するのを防ぐこと
ができる。シリコン窒化膜はまた、可動イオンがゲート
酸化膜へ侵入することを防ぐ。
ゲート電極の下層多結晶シリコン膜と上層多結晶シリ
コン膜とがつながっているため、MOSトランジスタとし
て正常に動作する。
コン膜とがつながっているため、MOSトランジスタとし
て正常に動作する。
第１図（Ａ）は一実施例を表わす要部平面図、同図
（Ｂ）は同図（Ａ）のＡ−Ａ線位置での断面図、同図
（Ｃ）は同図（Ａ）のＢ−Ｂ線位置での断面図である。
第２図（Ａ）から同図（Ｅ）は一実施例の製造方法を示
す断面図である。 ２……シリコン基板、６……ソース、８……ドレイン、
10……ゲート酸化膜、12……ゲート電極、14……下層多
結晶シリコン膜、16……シリコン窒化膜、18……上層多
結晶シリコン膜。
（Ｂ）は同図（Ａ）のＡ−Ａ線位置での断面図、同図
（Ｃ）は同図（Ａ）のＢ−Ｂ線位置での断面図である。
第２図（Ａ）から同図（Ｅ）は一実施例の製造方法を示
す断面図である。 ２……シリコン基板、６……ソース、８……ドレイン、
10……ゲート酸化膜、12……ゲート電極、14……下層多
結晶シリコン膜、16……シリコン窒化膜、18……上層多
結晶シリコン膜。
Claims (1)
- 【請求項１】ゲート電極がチャネル領域では下層から順
に多結晶シリコン膜、シリコン窒化膜、及び多結晶シリ
コン膜の三層構造であり、前記多結晶シリコン膜の少な
くとも一方はＰ型であり、前記両多結晶シリコン膜はチ
ャネル領域以外の領域でつながっているＰチャネルMOS
型半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19627388A JP2622728B2 (ja) | 1988-08-05 | 1988-08-05 | Ｐチャネルｍｏｓ型半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19627388A JP2622728B2 (ja) | 1988-08-05 | 1988-08-05 | Ｐチャネルｍｏｓ型半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0244774A JPH0244774A (ja) | 1990-02-14 |
| JP2622728B2 true JP2622728B2 (ja) | 1997-06-18 |
Family
ID=16355061
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19627388A Expired - Fee Related JP2622728B2 (ja) | 1988-08-05 | 1988-08-05 | Ｐチャネルｍｏｓ型半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2622728B2 (ja) |
-
1988
- 1988-08-05 JP JP19627388A patent/JP2622728B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0244774A (ja) | 1990-02-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4306353A (en) | Process for production of integrated MOS circuits with and without MNOS memory transistors in silicon-gate technology | |
| US6147383A (en) | LDD buried channel field effect semiconductor device and manufacturing method | |
| US4810666A (en) | Method for manufacturing a mosic having self-aligned contact holes | |
| US4703552A (en) | Fabricating a CMOS transistor having low threshold voltages using self-aligned silicide polysilicon gates and silicide interconnect regions | |
| US4663825A (en) | Method of manufacturing semiconductor device | |
| JPH0525393B2 (ja) | ||
| US5128739A (en) | MIS type semiconductor device formed in a semiconductor substrate having a well region | |
| US5238857A (en) | Method of fabricating a metal-oxide-semiconductor device having a semiconductor on insulator (SOI) structure | |
| US4564583A (en) | Method for manufacturing a semiconductor device | |
| JP2622728B2 (ja) | Ｐチャネルｍｏｓ型半導体装置 | |
| JPS61182267A (ja) | 半導体装置の製造方法 | |
| JPS6251216A (ja) | 半導体装置の製造方法 | |
| JP2968078B2 (ja) | Ｍｏｓトランジスタの製造方法 | |
| JP2695812B2 (ja) | 半導体装置 | |
| JPH0878685A (ja) | Ｓｏｉ−ｍｏｓｆｅｔとその製造方法 | |
| JP2528694B2 (ja) | 半導体装置の製造方法 | |
| JP2560218B2 (ja) | 半導体装置の製造方法 | |
| JPH042168A (ja) | Ｍｏｓ型電界効果トランジスタ及びその製造方法 | |
| JPS5918875B2 (ja) | 半導体集積回路装置の製造方法 | |
| JP2753849B2 (ja) | 半導体装置 | |
| JPS63296374A (ja) | Ｍｏｓ型半導体装置 | |
| JPH0127590B2 (ja) | ||
| JPS6254959A (ja) | Ｍｉｓ型半導体装置の製造方法 | |
| JPH04283966A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPH0212012B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |