JPH07226687A

JPH07226687A - 誤り訂正処理装置

Info

Publication number: JPH07226687A
Application number: JP6036323A
Authority: JP
Inventors: Motoyoshi Nagai; 元芳永井
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1994-02-10
Filing date: 1994-02-10
Publication date: 1995-08-22

Abstract

(57)【要約】【目的】リードソロモン（ＲＳ）符号を用いた符号化
やシンドロームの計算を小さい回路規模で高速処理でき
る誤り訂正処理装置を提供する。【構成】入力情報７に対して、誤り訂正の符号化また
はシンドロームの演算を行なう誤り訂正処理装置におい
て、ＲＳ符号の生成行列（Ｇ−Ｍａｔｒｉｘ）または検
査行列（Ｈ−Ｍａｔｒｉｘ）のデータを格納するＲＯＭ
１と、ＲＯＭから出力されたデータと入力情報７との乗
算を行なう乗算器２と、乗算器の出力を累積加算する加
算器３と、加算器から出力された加算値を保持するラッ
チ41〜44とを設ける。誤り訂正符号化における検査ビッ
トやシンドロームの値は、乗算器と加算器とにより、行
列演算の形で算出される。この装置は、乗算が主体の回
路となるため、シフトレジスタを用いる従来のものと比
べて回路構成を小規模化できる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体メモリ等の一部
に不良箇所があってもデータを正しく記憶できるよう
に、格納するデータに誤り訂正の符号化を行ない、デー
タ読出し時に誤りを訂正する誤り訂正処理装置に関し、
特に、高速での処理を可能にしたものである。

【０００２】

【従来の技術】近年、半導体の高集積化が著しく進み、
そのため、その一部分に不良がある場合にチップ全体を
使用不可とすることは、損失が大きくなる。そこで、不
良部分を救済するための方法が種々考えられている。

【０００３】その方法の１つは、半導体内部にメモリセ
ルを予め余分に作り、初期不良のセルが見つかった場合
に、それを他のセルで置き換える方法である。例えば、
図３に示すように、ｎ個のメモリセルによって容量を満
たす場合に、ｎ＋１以上の冗長部分のセルを持ち、メモ
リセル３が初期不良であったとき、メモリセルｎ＋１に
よってメモリセル３を置換する。不良数が冗長部分より
少なければ、この方法によって、不良セルを救済するこ
とができる。しかし、この方法では、半導体メモリの製
造工程中に発生した初期不良を救済することはできる
が、使用中に発生するメモリセルの不良には、対応する
ことができない。

【０００４】半導体メモリをコンピュータの主記憶等に
使用する場合には、使用中に発生するセル不良をも含め
た広範なメモリセルの不良を救済するため、データを誤
り訂正処理化することが行なわれている。この方法で
は、データをメモリに記憶する場合に、データに誤り訂
正の符号化を行ない、冗長化したデータをメモリに記憶
させる。そして、データの読出し時には、複数のメモリ
セルから読出したデータを用いて誤り訂正の復号化を行
ない、正しいデータを得る。従って、不良セルが存在
し、それがデータを誤って記憶しているとしても、常に
正しいデータを読出すことが可能となる。

【０００５】誤り訂正の符号化のために使用される符号
として、幾つかの種類が考案されている。ＳＥＣ−ＤＥ
Ｄ符号を用いる方式では、パリティ検査行列として、図
４に例示する行列を使用する。ＳＥＣ−ＤＥＤ符号は、
符号器および復号器の回路構成が簡単で、符号化および
復号化の処理時間が高速であるという利点があるが、冗
長度が高く、結果としてメモリのコストが高くなるとい
う欠点がある。図５にＳＥＣ−ＤＥＤ符号の符号器およ
び復号器の構成を示す。その詳しい説明は省略する。

【０００６】ＲＳ符号（リード・ソロモン符号）は、同
一の符号長と訂正能力とを持つ線形符号の中で最も冗長
度を低くできる符号として知られており、衛星通信、磁
気ディスク、コンパクト・ディスクなどの誤り訂正に広
く利用されている（特開昭６３−１６４６２９号公
報）。

【０００７】このＲＳ符号は、巡回符号の一種である
が、巡回符号の場合、次のような符号化が行なわれる。
情報点数がｋであるとき、その情報をｋ−１次の情報多
項式Ｐ(ｘ)の係数に対応させ、次いで、Ｐ(ｘ)をｘ^n-k
倍し、このｘ^n-kＰ(ｘ）を生成多項式Ｇ（ｘ）で割っ
て、その剰余Ｒ（ｘ）を求める。

【０００８】ｘ^n-kＰ（ｘ）＝Ｑ（ｘ）Ｇ（ｘ）＋Ｒ（ｘ）（１）そして、このｘ^n-kＰ（ｘ）と剰余Ｒ（ｘ）との和によ
って符号多項式Ｆ（ｘ）を構成する。

【０００９】Ｆ（ｘ）＝ｘ^n-kＰ（ｘ）＋Ｒ（ｘ）＝Ｑ（ｘ）Ｇ（ｘ）（２）式（２）において、Ｒ（ｘ）とＲ（ｘ）との排他的論理
和は０になるから、符号多項式Ｆ（ｘ）は常にＧ（ｘ）
で割り切れる。

【００１０】また、巡回符号の復号化時に、符号誤りを
発見するためのシンドロームは、受信多項式ｒ（ｘ）
と、それを生成多項式Ｇ（ｘ）で割り算したときの商ｑ
（ｘ）とを用いて、次式で計算される。

【００１１】Ｓ（ｘ）＝ｒ（ｘ）−ｑ（ｘ）Ｇ（ｘ）（３）シンドロームＳ（ｘ）は、受信多項式ｒ（ｘ）に誤りが
含まれていなければ０になる。また、誤りが含まれてい
れば、０にならず、誤りの位置と大きさの情報とが含ま
れる。

【００１２】図６には、従来の巡回符号の誤り訂正符号
化回路を示している。この符号化回路には、情報ビット
が順次入力し、この情報ビットは、通信路に順次出力さ
れ、同時に、シフトレジスタの多段接続された除算回路
に入力する。除算回路では、生成多項式Ｇ（ｘ）による
除算が行なわれ、情報の入力が終了すると、シフトレジ
スタにはこの除算における剰余が残り、この剰余が情報
に引き続いて通信路に出力される。また、シンドローム
の算出も同様の回路によって行なわれる。

【００１３】

【発明が解決しようとする課題】ＲＳ符号を用いた誤り
訂正方式は、冗長度が少なく且つ訂正能力が高いという
利点を持つが、しかし、ＲＳ符号を用いて符号化処理や
誤り訂正処理を行なう従来の誤り訂正処理装置は、情報
ビットが１ビットずつ入力し、逐次処理される構成であ
るため、符号化やシンドロームの計算に多くの時間が掛
かり、また、ＧＦ（２⁸)のような構成ビット数の多い有
限体を対象とする場合には、シフトレジスタの段数が増
加し、使用されるフリップ・フロップ等の個数が多くな
り、回路が大規模化するという問題点を有していた。

【００１４】本発明は、こうした従来の問題点を解決す
るものであり、ＲＳ符号を用いた符号化やシンドローム
の計算を、小さい回路規模により、高速で処理すること
ができる誤り訂正処理装置を提供することを目的として
いる。

【００１５】

【課題を解決するための手段】そこで、本発明では、入
力情報に対して、誤り訂正の符号化またはシンドローム
の演算を行なう誤り訂正処理装置において、リードソロ
モン（ＲＳ）符号の生成行列（Ｇ−Ｍａｔｒｉｘ）また
は検査行列（Ｈ−Ｍａｔｒｉｘ）のデータを格納するＲ
ＯＭと、ＲＯＭから出力されたデータと入力情報との乗
算を行なう乗算器と、乗算器の出力を累積加算する第１
加算器と、第１加算器から出力された加算値を保持する
ラッチとを設けている。

【００１６】また、この乗算器を複数個設け、各乗算器
に、ＲＯＭから出力されたデータと入力情報との乗算を
並列的に行なわせると共に、これら複数個の乗算器の出
力を加算する第２加算器を設け、この第２加算器の出力
を第１加算器に出力するように構成している。

【００１７】また、この誤り訂正処理装置により、半導
体メモリに格納するデータの誤り訂正の符号化、または
半導体メモリから読み出したデータのシンドロームの演
算を行なっている。

【００１８】

【作用】そのため、誤り訂正符号化における検査ビット
やシンドロームの値は、乗算器と第１加算器とにより、
行列演算の形で算出される。この誤り訂正処理装置は、
乗算が主体の回路となるため、シフトレジスタを用いる
従来のものと比べて、回路構成を小規模化できる。

【００１９】また、乗算器を複数設けることによって、
この演算を並列的に処理することができ、処理時間の高
速化が可能となる。そのため、８ビットや１６ビットの
単位でデータを入出力する半導体メモリとデータを授受
する場合でも、誤り訂正処理を遅滞無く行なうことがで
きる。

【００２０】

【実施例】

（実施例１）実施例の誤り訂正処理装置では、ＲＳ符号
による符号化およびシンドロームの算出を行列演算によ
って求めている。そこで、先ずこの行列演算式について
説明することにする。

【００２１】ＲＳ符号は線形符号の一種であり、情報ｉ
＝（ｉ₁，ｉ₂，ｉ₃，…ｉ_k）を符号語ｘ＝(ｉ₁，ｉ₂，
ｉ₃，…ｉ_k，Ｐ₁，Ｐ₂，…Ｐ_n-k）に符号化する。この
ときの検査シンボルＰ₁，Ｐ₂，…Ｐ_n-k は、次式で与え
られる。

【００２２】Ｐ₁＝ｐ₁,₁ｉ₁＋ｐ₁,₂ｉ₂＋………ｐ₁,_kｉ_k Ｐ₂＝ｐ₂,₁ｉ₁＋ｐ₂,₂ｉ₂＋………ｐ₂,_kｉ_k ………… Ｐ_n-k＝ｐ_n-k,₁ｉ₁＋ｐ_n-k,₂ｉ₂＋………ｐ_n-k,_kｉ_k （４）

【００２３】従って、次式で示す生成行列（Ｇ−Ｍａｔ
ｒｉｘ）を用いると、

【数５】符号語ｘ＝（ｉ₁，ｉ₂，ｉ₃，…ｉ_k，Ｐ₁，Ｐ₂，…Ｐ
_n-k）は、ｘ＝ｉＧ（６）で与えられる。

【００２４】また、線形符号は、パリティ検査方程式で
ある連立一次方程式ｈ₁₁ｘ₁＋ｈ₁₂ｘ₂＋………ｈ_1nｘ_n＝０ｈ₂₁ｘ₁＋ｈ₂₂ｘ₂＋………ｈ_2nｘ_n＝０ …………… …………… ｈ_l1ｘ₁＋ｈ_l2ｘ₂＋………ｈ_lnｘ_n＝０（７）の解ｘ＝(ｘ₁，ｘ₂，………ｘ_n）の全ての集合として定
義することができる。この連立一次方程式は、次式で与
えられるパリティ検査行列を用いて、

【数８】次のように記述することができる。ｘＨ^T ＝０（９）シンドロームＳは、受信符号ｙ＝（ｙ₁，ｙ₂，………ｙ
_n）をパリティ検査行列で変換したものであり、Ｓ＝ｙＨ（１０）の関係にある。従って、シンドロームの各要素は、ｓ₀＝ｈ₁₁ｙ₁＋ｈ₁₂ｙ₂＋………ｈ_1nｙ_n ｓ₁＝ｈ₂₁ｙ₁＋ｈ₂₂ｙ₂＋………ｈ_2nｙ_n …………… …………… ｓ_l＝ｈ_l1ｙ₁＋ｈ_l2ｙ₂＋………ｈ_lnｙ_n （１１）で与えられる。このシンドロームには、誤りの位置と大
きさとが含まれる。

【００２５】さて、第１実施例の誤り訂正処理装置につ
いて説明する。この誤り訂正処理装置は、ＲＳ符号の符
号化またはシンドロームの演算のいずれをも実行するこ
とができる。この装置は、図１に示すように、符号化の
場合には生成行列Ｇを、また、シンドロームの演算の場
合には検査行列Ｈをデータとして蓄積するＲＯＭ１と、
入力ビットとＲＯＭ１に記憶されたデータとを乗算する
乗算回路２と、乗算回路２の出力を累積加算する加算回
路３と、演算の中間結果および最終結果を保持するラッ
チ41、42、43、44と、ラッチ41〜44に保持されたデータ
を順次選択して出力するセレクタ５と、情報と検査シン
ボルとを区別して出力するセレクタ６と、入力ポート７
および出力ポート８とを備えている。この入力ポート７
には、符号化のときは、符号化される情報が入力し、復
号化のときは、メモリから読出された符号語が入力す
る。また、出力ポート８からは、符号化のときは、符号
語が出力され、復号化のときは、シンドロームの演算結
果が出力される。

【００２６】この装置により、ＧＦ(２⁸）、つまり、元
の数が２⁸ 個あり、最少距離が５であるＲＳ符号を用い
て符号化を行なう場合の動作について説明する。

【００２７】符号の最小距離が５のときは、符号語に加
えられる検査シンボルはＰ₁ 、Ｐ₂、Ｐ₃ 、Ｐ₄ の４つ
となる。この場合には、ラッチ41〜44を４つ用意する
（または、多数準備されたラッチの内の４つを使用す
る）。つまり、ラッチの数は、検査シンボル数と等しい
数であり、最小距離から１を引いた値となる。

【００２８】符号化の場合には、入力ポート７から入力
した情報ｉ＝（ｉ₁，ｉ₂，ｉ₃，…ｉ_k ）が符号語ｘ＝
（ｉ₁，ｉ₂，ｉ₃，…ｉ_k，Ｐ₁，Ｐ₂，Ｐ₃，Ｐ₄）に符号
化され、出力ポート８から出力される。このときの検査
シンボルＰ₁ 、Ｐ₂ 、Ｐ₃ 、Ｐ₄ は、次式で与えられ
る。

【００２９】Ｐ₁＝ｐ₁,₁ｉ₁＋ｐ₁,₂ｉ₂＋………ｐ₁,_kｉ_k Ｐ₂＝ｐ₂,₁ｉ₁＋ｐ₂,₂ｉ₂＋………ｐ₂,_kｉ_k Ｐ₃＝ｐ₃,₁ｉ₁＋ｐ₃,₂ｉ₂＋………ｐ₃,_kｉ_k Ｐ₄＝ｐ₄,₁ｉ₁＋ｐ₄,₂ｉ₂＋………ｐ₄,_kｉ_k （１２）

【００３０】符号化の場合、まず、入力ポート７に情報
ｉ₁ が入力すると、この情報ｉ₁ はセレクタ６と乗算回
路２とに送られる。このときＲＯＭ１は、格納している
生成行列の要素の中からｐ₁,₁、ｐ₂,₁、ｐ₃,₁、ｐ₄,₁を
順番に読出し、乗算回路２に出力する。乗算回路２は、
読出された生成行列の要素に情報ｉ₁ を順次乗算して、
ｐ₁,₁ｉ₁、ｐ₂,₁ｉ₁、ｐ₃,₁ｉ₁、ｐ₄,₁ｉ₁を加算回路３
に出力する。乗算回路２から加算回路３にｐ₁,₁ｉ₁が入
力したとき、セレクタ５は、ラッチ41を選択して、その
ラッチ41の保持している値を加算回路３に出力する。し
かし、ラッチ41〜44の初期値はいずれも０であるため、
セレクタ５からは０が出力される。加算回路３は、セレ
クタ５から出力された値０と乗算回路２から出力された
ｐ₁,₁ｉ₁とを加算し、その加算値ｐ₁,₁ｉ₁を出力する。
この加算値ｐ₁,₁ｉ₁は、ラッチ41に保持される。

【００３１】次に、加算回路３にｐ₂,₁ｉ₁が入力する
と、セレクタ５は、ラッチ42を選択して、そのラッチ42
の保持している値を加算回路３に出力する。加算回路３
は、セレクタ５から出力された値（０）と乗算回路２か
ら出力されたｐ₂,₁ｉ₁との加算値を出力し、この加算値
ｐ₂,₁ｉ₁がラッチ42に保持される。同様の手順が繰返さ
れ、ラッチ43にはｐ₃,₁ｉ₁が、また、ラッチ44にはｐ₄,
₁ｉ₁が保持される。

【００３２】一方、セレクタ６は、この段階では、入力
ポート７に入力したデータｉ₁ を選択して出力ポート８
から出力する。

【００３３】入力ポート７に、次の情報ｉ₂ が入力する
と、この情報ｉ₂ はセレクタ６と乗算回路２とに送ら
れ、ＲＯＭ１は、格納している生成行列の要素の中から
ｐ₁,₂、ｐ₂,₂、ｐ₃,₂、ｐ₄,₂ を順番に読出して乗算回
路２に出力する。乗算回路２は、読出された生成行列の
要素と情報ｉ₂ とを順次乗算して、ｐ₁,₂ｉ₁、ｐ₂,
₂ｉ₁、ｐ₃,₂ｉ₁、ｐ₄,₂ｉ₁を加算回路３に出力する。乗
算回路２から加算回路３にｐ₁,₂ｉ₁が入力したとき、セ
レクタ５は、ラッチ41を選択して、そのラッチ41の保持
している値ｐ₁,₁ｉ₁を加算回路３に出力し、加算回路３
は、このｐ₁,₁ｉ₁と乗算回路２から出力されたｐ₁,₂ｉ₁
とを加算した加算値ｐ₁,₁ｉ₁＋ｐ₁,₂ｉ₁を出力し、この
加算値は、ラッチ41に保持される。

【００３４】同様に、加算回路３にｐ₂,₂ｉ₁が入力した
ときには、セレクタ５は、ラッチ42の保持しているｐ₂,
₁ｉ₁を加算回路３に出力し、加算回路３は、加算値ｐ₂,
₁ｉ₁＋ｐ₂,₂ｉ₁を出力し、この加算値がラッチ42に保持
される。同様の手順が繰返され、ラッチ43にはｐ₃,₁ｉ₁
＋ｐ₃,₂ｉ₁が、また、ラッチ44にはｐ₄,₁ｉ₁＋ｐ₄,₂ｉ₁
が保持される。

【００３５】一方、セレクタ６は、この段階でも、入力
ポート７に入力したデータｉ₂ を選択して出力ポート８
から出力する。

【００３６】こうした動作が、ｉ_k の入力の終了するま
で繰返される。ｉ_k の入力が終了した段階では、ラッチ
41には、ｐ₁,₁ｉ₁＋ｐ₁,₂ｉ₂＋………ｐ₁,_kｉ_kが、ラッ
チ42には、ｐ₂,₁ｉ₁＋ｐ₂,₂ｉ₂＋………ｐ₂,_kｉ_kが、ラ
ッチ43には、ｐ₃,₁ｉ₁＋ｐ₃,₂ｉ₂＋………ｐ₃,_kｉ_kが、
また、ラッチ44には、ｐ₄,₁ｉ₁＋ｐ₄,₂ｉ₂＋………ｐ₄,
_kｉ_kが保持される。また、この間、出力ポート８から
は、ｉ₁，ｉ₂，…ｉ_k が順次出力される。ｉ_k の出力の
終了後、セレクタ５は、ラッチ41、ラッチ42、ラッチ4
3、ラッチ44の順に各ラッチの保持しているデータを順
に出力し、セレクタ６は、このセレクタ５から出力され
たデータを出力ポート８に出力する。

【００３７】こうして、出力ポート８からは、符号語ｘ
＝（ｉ₁，ｉ₂，ｉ₃，…ｉ_k，Ｐ₁，Ｐ₂，Ｐ₃，Ｐ₄）が出
力される。

【００３８】また、復号時のシンドロームの計算は、入
力ポート７から受信符号ｙ＝(ｙ₁，ｙ₂，………ｙ_n）が
順次入力すること、ＲＯＭ１が受信符号の入力に合わせ
てパリティ検査行列の要素ｈ₁₁，ｈ₂₁，ｈ₃₁，…を乗算
回路２に出力すること、また、セレクタ６がセレクタ５
から最終的に出力されたデータのみを出力ポート８に出
力することを除けば、符号化の場合と、実質的に変わり
がない。

【００３９】この誤り訂正処理装置は、符号化とシンド
ロームの演算とを同じ回路で処理することができる。ま
た、この装置は、主にゲートで構成される乗算回路が回
路の中心となるため、シフトレジスタによる除算回路に
比べて回路量が少なくて済むという利点がある。

【００４０】なお、磁気ディスクや磁気テープでは、情
報が１ビットの単位で記録され、読出される。これに対
して、半導体メモリでは、８ビット単位や１６ビット単
位での情報の記録、読出しが行なわれる。実施例の誤り
訂正処理装置は、そのいずれにも使用することができ、
８ビット単位の情報を扱う場合には、ｉ_k やｙ_k が８ビ
ットの情報として入力ポート７に入力することになる。

【００４１】（実施例２）第２実施例の誤り訂正処理装
置は、生成行列や検査行列の要素と入力ビットとの乗算
を並列して行なうことにより、処理時間の短縮を可能に
している。この装置は、図２に示すように、２つの乗算
回路21、22と、２つの加算回路31、32とを備えている。
その他の構成は、第１実施例の装置と変わりがない。

【００４２】この装置では、符号化の場合、ｉ₁ とｉ
₂ 、ｉ₃ とｉ₄ 、…のように、対をなした情報が入力ポ
ート７から入力する。この情報の対の内、奇数の情報ｉ
₁ 、ｉ₃ …は乗算回路21に、また、偶数の情報ｉ₂ 、ｉ
₄ …は乗算回路22にそれぞれ入力する。ＲＯＭ１は、ｉ
₁ とｉ₂ との対が入力したとき、生成行列式の要素のｐ
₁,₁とｐ₁,₂、ｐ₂,₁ とｐ₂,₂ 、ｐ₃,₁ とｐ₃,₂ およびｐ
₄,₁ とｐ₄,₂ の各対を順番に出力する。この対の内、ｐ
₁,₁、ｐ₂,₁、ｐ₃,₁、ｐ₄,₁は乗算回路21に、また、ｐ₁,
₂、ｐ₂,₂、ｐ₃,₂、ｐ₄,₂は乗算回路22にそれぞれ入力す
る。ＲＯＭ１からｐ₁,₁とｐ₁,₂とが出力されたとき、乗
算回路21はｐ₁,₁とｉ₁とを乗算してｐ₁,₁ｉ₁ を出力
し、一方、乗算回路22はｐ₁,₂とｉ₂ とを乗算してｐ₁,₂
ｉ₂ を出力する。これを受けて加算回路32は、乗算回路
21および22の出力を加算して、ｐ₁,₁ｉ₁＋ｐ₁,₂ｉ₂を加
算回路31に出力する。加算回路31以降の動作は、第１実
施例の装置と同じであり、加算回路31で、加算回路32の
出力の累積加算が行なわれ、その加算値がラッチ41に保
持される。

【００４３】こうして、加算回路32からは、情報のｉ₁
とｉ₂ とが入力したとき、ｐ₁,₁ｉ₁＋ｐ₁,₂ｉ₂、ｐ₂,₁
ｉ₁＋ｐ₂,₂ｉ₂、ｐ₃,₁ｉ₁＋ｐ₃,₂ｉ₂、ｐ₄,₁ｉ₁＋ｐ₄,₂
ｉ₂が順次出力され、また、次の情報の対（ｉ₃ とｉ
₄ ）が入力したとき、ｐ₁,₃ｉ₃＋ｐ₁,₄ｉ₄、ｐ₂,₃ｉ₃＋
ｐ₂,₄ｉ₄、ｐ₃,₃ｉ₃＋ｐ₃,₄ｉ₄、ｐ₄,₃ｉ₃＋ｐ₄,₄ｉ₄が
順番に出力される。つまり、式（１２）の２つの項の加
算値が順次出力されることになり、その結果、符号化の
処理時間が第１実施例の装置の半分に短縮される。これ
はシンドロームの計算においても全く同じことが言え
る。

【００４４】また、乗算回路21、22の個数をさらに増や
し、生成行列や検査行列の要素と入力情報との乗算をさ
らに並列的に処理することによって、符号化やシンドロ
ーム計算の処理速度を一層速めることができる。例えば
乗算回路が２つの場合には、半導体メモリとの間で１６
ビットのデータを授受し、その８ビットずつを乗算回路
21と乗算回路22とで処理することができるが、この乗算
回路21、22の個数を４つに増やした場合には、半導体メ
モリとの間のデータの授受を３２ビットにまで増やし、
それらを並列的に同時処理することが可能になる。従っ
て、誤り訂正の処理速度は大幅に向上する。

【００４５】

【発明の効果】以上の実施例の説明から明らかなよう
に、本発明の誤り訂正処理装置は、リードソロモン（Ｒ
Ｓ）符号の生成行列（Ｇ−Ｍａｔｒｉｘ）または検査行
列（Ｈ−Ｍａｔｒｉｘ）のデータをＲＯＭに格納し、行
列演算によって符号化またはシンドローム計算を行なっ
ているため、回路の規模を小さくすることができる。

【００４６】また、この行列演算における乗算を並列的
に処理することによって、符号化およびシンドロームの
演算を高速で処理することができる。

【００４７】そのため、本発明の誤り訂正処理装置は、
８ビット、１６ビットあるいは３２ビット等の情報を入
出力する半導体メモリとデータを授受する場合にも、そ
の速度に十分追従してデータの誤り訂正処理を行なうこ
とができるので、半導体メモリ用の誤り訂正処理装置と
して使用するとき、特に優れた効果を発揮することがで
きる。

【図面の簡単な説明】

【図１】本発明の第１実施例における誤り訂正処理装置
の構成を示すブロック図、

【図２】本発明の第２実施例における誤り訂正処理装置
の構成を示すブロック図、

【図３】従来の半導体メモリの不良部分置換法を示す概
念図、

【図４】従来のＳＥＣ−ＤＥＤ符号のパリティ検査行列
を示す図、

【図５】従来のＳＥＣ−ＤＥＤ符号を用いた符号化復号
化回路の構成を示す図、

【図６】従来のＲＳ符号を用いた符号化回路の構成を示
すブロック図である。

【符号の説明】

１ＲＯＭ２、21、22 乗算回路３、31、32 加算回路 41〜44 ラッチ５、６セレクタ７入力ポート８出力ポート

Claims

【特許請求の範囲】

【請求項１】入力情報に対して、誤り訂正の符号化ま
たはシンドロームの演算を行なう誤り訂正処理装置にお
いて、リードソロモン（ＲＳ）符号の生成行列（Ｇ−Ｍａｔｒ
ｉｘ）または検査行列（Ｈ−Ｍａｔｒｉｘ）のデータを
格納するＲＯＭと、前記ＲＯＭから出力されたデータと入力情報との乗算を
行なう乗算器と、前記乗算器の出力を累積加算する第１加算器と、前記第１加算器から出力された加算値を保持するラッチ
とを設けたことを特徴とする誤り訂正処理装置。
【請求項２】前記乗算器を複数個設け、各乗算器に前
記ＲＯＭから出力されたデータと入力情報との乗算を並
列的に行なわせると共に、前記複数個の乗算器の出力を
加算する第２加算器を設け、この第２加算器の出力を前
記第１加算器に出力することを特徴とする請求項１に記
載の誤り訂正処理装置。
【請求項３】半導体メモリとの間で授受する情報に対
して誤り訂正の符号化またはシンドロームの演算を行な
うことを特徴とする請求項１または２に記載の誤り訂正
処理装置。