JP2622219B2 - 並列計算機の性能評価方法及びその装置 - Google Patents
並列計算機の性能評価方法及びその装置Info
- Publication number
- JP2622219B2 JP2622219B2 JP3345042A JP34504291A JP2622219B2 JP 2622219 B2 JP2622219 B2 JP 2622219B2 JP 3345042 A JP3345042 A JP 3345042A JP 34504291 A JP34504291 A JP 34504291A JP 2622219 B2 JP2622219 B2 JP 2622219B2
- Authority
- JP
- Japan
- Prior art keywords
- message
- time
- processor
- procedure
- maximum delay
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
- G06F11/3409—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment for performance assessment
- G06F11/3419—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment for performance assessment by assessing time
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
- G06F11/3466—Performance evaluation by tracing or monitoring
- G06F11/3495—Performance evaluation by tracing or monitoring for systems
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
- Multi Processors (AREA)
- Image Processing (AREA)
- Advance Control (AREA)
Description
メッセージを送信または受信することにより各プロセッ
サで並列処理を実行する並列計算機の性能評価方法及び
その装置に関する。
容量化の要求に伴い、プロセッサを多量に接続して処理
を分散させる技術が要求されている。このため、簡単な
構成からなるプロセッサを多数接続した並列計算機が提
供されている。このような並列計算機においては、メッ
セージ通信により各プロセッサで並列処理を行なってい
るが、プロセッサ全体の稼働率が特に重要である。
は次のような方法を用いていた。すなわち、各プロセッ
サ間での通信時間,バリア同期時間,実行時間などを並
列処理を実行したときに測定し、この測定結果に基づき
通信時間,バリア同期時間の割合を求めることによっ
て、並列計算機の性能を解析していた。
ロセッサCとにメッセージを送信するとき、プロセッサ
Cがメッセージを待つ状態になっている場合には、プロ
セッサBよりも先にプロセッサCにメッセージを送信す
るほうが全体の処理時間を短縮することができる。
割合を求めるのみであったため、例えばプロセッサAか
らプロセッサCへのメッセージ送信が並列計算機の性能
を低下させている原因であると解析できなかった。
法では、通信によるオーバヘッドを知ることができる
が、性能低下に影響を及ぼす原因を解析できなかった。
また、その表示方法についてもメッセージの流れを全て
表示する方法であり、性能低下に影響を及ぼすメッセー
ジの流れを表示するものではなかった。
因を知るべく最大遅延パスを求め、且つこの最大遅延パ
スを表示することのできる並列計算機の処理の性能評価
方法及びその装置を提供することにある。
決し目的を達成するために次のようした。図1は本発明
に係る並列計算機の性能評価方法の原理フロー図であ
る。
を記憶する記憶手順51と、並列処理の実行を終了した
後に、記憶手順50で得た各種の情報を用いてどのプロ
セッサで最も遅延を引き起こしたかを示すための最大遅
延パスを求める最大遅延パス手順60とからなる。
刻を記憶し、手順52でメッセージの受信待ち時刻を記
憶し、手順53でメッセージの受信時のメッセージ番
号,送信元プロセッサ番号及びその時刻を記憶し、手順
54でメッセージの送信時のメッセージ番号及びその時
刻を記憶し、手順55で実行終了時刻を記憶する。
では、手順55で得た各時刻に基づき最も遅く実行を終
了したプロセッサを探し、手順62で探されたプロセッ
サの手順52で得たメッセージの受信待ち時刻を探し、
手順63で探されたプロセッサの手順53で得たメッセ
ージ番号,送信元プロセッサ番号を探し、手順64でこ
の送信元プロセッサ番号から対応するメッセージ送信を
探し、手順62から手順64までを並列処理の実行開始
まで繰り返し、最大遅延パスを求める。
で得た時刻と手順63で得た時刻との差分によりメッセ
ージの待ち時間を求める。さらに、並列処理の実行中
に、全てのプロセッサが同期番号を付したバリア同期発
行を行なうまでプロセッサの処理を待たせる場合、記憶
手順50は、バリア同期発行のバリア同期番号とそのと
きの時刻を記憶する手順56を含み、最大遅延パス手順
60は、手順62の手順56で得たバリア同期番号及び
その時刻を探し、このバリア同期番号及びその時刻に基
づき最も遅くバリア同期番号を発行したプロセッサを探
すことで最大遅延パスを求める。
で得た時刻に基づきバリア同期による待ち時間を求め
る。また、最大遅延パス手順60は、求められた最大遅
延パスを表示する手順70を含む。
軸を時間とし他方の軸をプロセッサとし、最大遅延パス
とこのパスのメッセージの流れを表示するようにした。
さらに、手順65において、最大遅延パスを表示する際
にメッセージ待ちの状態も併せて表示する。
表示する際に各プロセッサの稼働台数も併せて表示す
る。図2は本発明に係る並列計算機の性能評価装置の原
理図である。本発明は、各プロセッサ2毎に実行開始時
刻、メッセージの受信待ち時刻,受信時刻,送信時刻、
実行終了時刻を計測するタイマー1と、各プロセッサ2
毎にメッセージの受信時のメッセージ番号,送信元プロ
セッサ番号、メッセージの送信時のメッセージ番号とタ
イマー1で計測された各時刻を記憶する記憶手段21
と、並列処理の実行を終了した後に、記憶手段21に記
憶された各情報に基づきどのプロセッサ2で最も遅延を
引き起こしたかを示すための最大遅延パスを求める最大
遅延パス手段4とを備えている。
々を比較する比較手段42と、この比較手段42の出力
により最も遅く実行終了したプロセッサ2、このプロセ
ッサのメッセージの受信待ち時刻、このプロセッサのメ
ッセージ番号,送信元プロセッサ番号、この送信元プロ
セッサ番号から対応するメッセージ送信を検索する検索
手段43と、この検索手段43の処理を並列処理の実行
開始まで繰り返し行なわしめる制御部40とを有し、検
索手段43で検索された各情報を用いて最大遅延パスを
求める。
と、比較手段42と、検索手段43とを有し、比較手段
42による比較処理と検索手段43による検索処理とを
各プロセッサ2で並列に行なう。
したバリア同期発行を行なうまで、プロセッサ2の処理
を待たせるバリア同期発行手段5を備え、記憶手段21
は、バリア同期発行のバリア同期番号とそのときの時刻
を記憶し、比較手段42は、バリア同期番号及びその時
刻を比較し、検索手段43は、このバリア同期番号及び
その時刻に基づき最も遅くバリア同期番号を発行したプ
ロセッサを探すことで最大遅延パスを求めるようにし
た。
パスを表示する表示手段45を有するようにした。さら
に、表示手段45は、最大遅延パスを表示する際にメッ
セージ待ちの状態も併せて表示する。
表示する際に各プロセッサ2の稼働台数も併せて表示す
る。
メッセージの受信待ち時刻、メッセージの受信時のメッ
セージ番号,送信元プロセッサ番号及びその時刻、メッ
セージの送信時のメッセージ番号及びその時刻、実行終
了時刻を記憶し、これらの情報を逆に用いて最大遅延パ
ス手順で、順番に、各時刻に基づき最も遅く実行を終了
したプロセッサ、このプロセッサのメッセージの受信待
ち時刻、このプロセッサのメッセージ番号,送信元プロ
セッサ番号、この送信元プロセッサ番号から対応するメ
ッセージ送信を探し、これらの検索処理を並列処理の実
行開始まで繰り返し行なうので、最大遅延パスを求める
ことができ、よって並列計算機の性能を評価できる。
による待ち時間を求めることができるから、どのパスで
待ち時間が長いかを把握でき、よってそのパスのメッセ
ージの送信を早めればよいことがわかる。
を視覚的に把握できる。最大遅延パスを表示する際にメ
ッセージ待ちの状態や各プロセッサの稼働台数も併せて
表示することで、並列計算機の性能評価を高めることが
できる。
に記憶された各情報に基づき、比較手段で実行終了時刻
の各々を比較し、検索手段で最も遅く実行終了したプロ
セッサ、このプロセッサのメッセージの受信待ち時刻、
このプロセッサのメッセージ番号,送信元プロセッサ番
号、この送信元プロセッサ番号から対応するメッセージ
送信を検索し、制御部で検索手段の処理を並列処理の実
行開始まで繰り返し行なわしめ、検索手段で検索された
各情報を用いて最大遅延パスを求めることができる。
による検索処理とを各プロセッサで並列に行なうことも
できる。また、記憶手段に記憶されたバリア同期発行の
バリア同期番号とそのときの時刻を探し、バリア同期番
号及びその時刻に基づき最も遅くバリア同期番号を発行
したプロセッサを最大遅延パスのプロセッサとして処理
することができる。
図3は本発明に係る並列計算機の性能評価方法を実現す
るための性能評価装置の実施例1の構成ブロック図、図
4は各種の情報を記憶する記憶手順のフロー図、図5は
最大遅延パス手順のフロー図である。
は、次のように構成される。複数のプロセッサ2(2−
1〜2−N)のそれぞれは、クロック生成器1に接続さ
れており、クロック生成器1は、クロック信号を生成し
て、各プロセッサ2−1〜2N毎に実行開始時刻、メッ
セージの受信待ち時刻、メッセージの受信時刻、メッセ
ージの送信時刻、実行終了時刻を計測している。
網(ネットワークNW)3に接続されており、相互結合
網3は、プロセッサ2−1〜2−Nの相互間を接続しプ
ロセッサ2−1〜2−Nの相互間でメッセージ通信を行
なえるようにしている。
どのプロセッサ間でメッセージ通信を行なうべきかを相
互結合網3に対して指示を与えている。各プロセッサ2
−1〜2−Nは、並列に動作するものであって、各種の
情報を記憶する情報メモリ21(21−1〜21−N)
と、順番に同期番号を付してバリア同期発行を行なう同
期回路22(22−1〜22−N)とを備えている。
サ2の同期回路22−1〜22−Nが同期番号を付した
バリア同期発行を行なうまで、プロセッサ2−1〜2−
Nの処理を待たせるバリア同期発行回路5が接続されて
いる。
処理を実行したときに以下の情報を記憶する。 情報(1) 送信元プロセッサからメッセージを他のプ
ロセッサに送信したときには、送信元プロセッサからの
メッセージ毎に、順番に番号を付けたメッセージ番号及
び送信したときの時刻を記憶する。なお、メッセージに
は、送信元プロセッサ番号(自己のプロセッサ番号)を
付加する。 情報(2) 送信元プロセッサからメッセージを自己の
プロセッサが受信したときには、メッセージ番号,送信
元プロセッサ番号及びこれらの番号を受信したときの時
刻を記憶する。 情報(3) 送信元プロセッサからメッセージの受信を
待つときには、そのときの時刻を記憶する。 情報(4) 並列処理の実行を開始するときには、その
ときの時刻を記憶する。 情報(5) 並列処理の実行を終了するときには、その
ときの時刻を記憶する。 情報(6) バリア同期発行を行なうときには、バリア
同期を発行する毎に順番に番号を付けたバリア同期番号
及びバリア同期を発行したときの時刻を記憶する。 なお、バリア同期発行とは、全てのプロセッサがバリア
同期を発行するまで、プロセッサを待たせることをい
う。
するととともに、次のような各部及び装置を有する。情
報収集メモリ41は、相互結合網3を介して各プロセッ
サ2−1〜2−Nの情報メモリ21−1〜21−Nから
収集されるメッセージ番号,送信元プロセッサ番号,時
刻などの情報を記憶する。
後に、情報収集メモリ41に記憶された各情報に基づき
どのプロセッサ2で最も遅延を引き起こしたかを示すた
めの最大遅延パスを求める構成も有している。
したり、あるいは各々のバリア同期番号の発行時刻を比
較して、比較出力を検索部43に出力する。検索部43
は、比較回路42の出力により最も遅く実行終了したプ
ロセッサ2、このプロセッサのメッセージの受信待ち時
刻、このプロセッサのメッセージ番号,送信元プロセッ
サ番号、この送信元プロセッサ番号から対応するメッセ
ージ送信を検索したり、あるいは各同期番号の発行時刻
の比較結果より最も遅くバリア同期を発行したプロセッ
サ2を探す。
より検索された各情報、すなわち最大遅延パスを時系列
的に格納するものである。プログラム40は、図5に示
す最大遅延パス手順のフローを行うための命令であり、
この命令を情報収集メモリ41、比較部42、検索部4
3、最大遅延パスメモリ44に与える。
並列計算機の性能評価方法の実施例1を説明する。ま
ず、図4を参照して記憶手順50について説明する。各
プロセッサ2−1〜2−N内の情報メモリ21−1〜2
1−Nには、並列処理において、クロック生成器1によ
り計測された実行開始時刻が記憶され(情報(4)の記
憶,ステップ51)、次にメッセージの受信待ち時刻が
記憶され(情報(3)の記憶,ステップ52−1)、さ
らにメッセージの受信時のメッセージ番号,送信元プロ
セッサ番号,その時刻が記憶される(情報(2)の記
憶,ステップ53−1)。
番号及び時刻が記憶され(情報(1)の記憶,ステップ
54−1)、さらにステップ53−2で情報(2)、ス
テップ54−2で情報(1)、ステップ52−2で情報
(3)、ステップ53−3で情報(2)が記憶される。
期回路22−1〜22−Nから異なる時刻にバリア同期
発行が行われると、各情報メモリ21−1〜21−Nで
はバリア同期発行したときの同期番号及び時刻を記憶す
る(ステップ56)。そして、全ての同期回路22−1
〜22−Nからバリア同期発行が行われたことをバリア
同期発行回路5が確認すると、プロセッサの処理が再開
される。
モリに記憶される(ステップ55)。このようにして各
情報メモリ21−1〜21−Nは、並列処理の実行を終
了したとき、情報を(4)(3)(2)(1)(2)
(1)(3)(2)(6)・・・(5)のように記憶す
る。なお、(3)の後には、必ず(2)がある。これ
は、メッセージの受信待ちの後に、メッセージを必ず受
信するからである。
る。並列処理の実行を終了した後に、各情報メモリ21
−1〜21−Nに記憶された各情報は、相互結合網3を
介して情報収集メモリ41に収集される。
て、図5に示すフロー図に従って、最大遅延パスを求め
る。この方法としては、各情報を最後、すなわち情報
(5)の方から逆にデータを順次読んで、解析してい
く。すなわち、まず、各プロセッサ2−1〜2−Nの情
報(5)としての実行終了時刻を比較部42で相互に比
較して、検索部43で最も遅く並列処理の実行を終了し
たプロセッサを求める(ステップ61)。例えばそのと
きのプロセッサをAとする。
(例えばプロセッサA)におけるメモリ内に格納された
情報を逆に読んで、情報(3)としてのメッセージ受信
待ち時刻情報あるいはバリア同期発行などの情報(6)
を検索部62によって検索する(ステップ62)。
信待ち時刻情報を検索した場合には、直前の情報(2)
としてのメッセージ受信番号などから送信元プロセッサ
番号及びメッセージ番号を検索する(ステップ63)。
ッセージ番号を送信している情報を探す(ステップ6
4)。これらの情報を最大遅延パスメモリ44に記憶す
る(ステップ65)。
ップ62〜ステップ65までの処理を実行開始まで繰り
返して最大遅延パスメモリ44に記憶された各情報より
最大遅延パスを求めることができる。
に、遅延パスを求める例を示す。 (1)プロセッサAが実行を開始する。 (2)プロセッサAがプロセッサBからのメッセージを
待つ。 (3)プロセッサBがメッセージを送信する。 (4)プロセッサBが実行を開始する。 (5)プロセッサBがプロセッサCからのメッセージを
待つ。 (6)プロセッサCがメッセージを送信する。 (7)プロセッサCが実行を開始する。 (8)プロセッサBの実行を終了する。
刻の情報があるので、(2)と(3)との時間,(5)
と(6)の時間が得られ、メッセージ受信待ち時間を知
ることができる。
とができる。また、メッセージの待ち時間を求めること
ができるから、どのパスで待ち時間が長いかを把握で
き、よってそのパスのメッセージの送信を早めればよい
ことがわかる。
情報(6)からバリア同期番号を求め(ステップ6
7)、各々のバリア同期番号を発行した時刻を比較部4
2で比較する。そして、検索部43で最も遅くバリア同
期番号を発行したプロセッサを探す(ステップ68)。
この情報を最大遅延パスメモリ44に記憶する(ステッ
プ69)。
プ67〜ステップ69までの処理を実行開始まで繰り返
して最大遅延パスメモリ44に記憶された各情報より最
大遅延パスを求めることができる。
バリア同期発行の待ち時間を求めることができるから、
どのパスで待ち時間が長いかを把握でき、よってそのパ
スのバリア同期要求を早めればよいことがわかる。
2の構成ブロック図である。次に図面を参照して実施例
2について説明する。本実施例2が特徴とするところ
は、各プロセッサ2−1〜2−Nが、情報メモリ21−
1〜21−N、比較部42−1〜42−N、検索部43
−1〜43−N、同期回路22−1〜22−Nを有し、
制御回路4にプログラム40を有してなる点にある。
−1〜2−Nにおいて、比較部42−1〜42−Nによ
る各時刻の比較またはバリア同期番号の比較処理が並列
に行われ、検索部43−1〜43−Nによる上述した検
索処理が並列に行なわれ、最大遅延パスが求められる。
図7は並列計算機の性能評価装置の実施例3の構成ブロ
ック図、図8は実施例3の最大遅延パスを表示する手順
のフロー図、図9は最大遅延パスの表示方法の例1を示
す図、図10は最大遅延パスの表示方法の例2を示す図
である。次に本発明の実施例3を図面を参照して説明す
る。
の構成にさらに最大遅延パスメモリ44に記憶された最
大遅延パスを画面上に表示するためのディスプレイ装置
45を備えた点にある。なお、実施例2では、ディスプ
レイ装置45としたが、プリンタなどであってもよく、
視覚的に最大遅延パスが表示できる表示装置であれば、
どのような装置であってもよい。
の性能評価方法は、図8に示すように前述した記憶手順
50及び最大遅延パス手順60、この最大遅延パス手順
60で得た最大遅延パスを表示する手順70からなる。
示す。 (1)プロセッサAが実行を開始する。 (2)プロセッサAがプロセッサBへメッセージを送信
する。 (3)プロセッサBがプロセッサAからのメッセージを
待つ。 (4)プロセッサBがプロセッサAからのメッセージを
受信する。 (5)プロセッサBがプロセッサCへメッセージを送信
する。 (6)プロセッサCがプロセッサBからのメッセージを
待つ。 (7)プロセッサCがプロセッサBからのメッセージを
受信する。 (8)プロセッサCの実行を終了する。 というパスが発見される。各情報には、時刻の情報があ
るので、これらをディスプレイ装置45上に表示する
と、図9に示すようになる。
プロセッサの種類とし、最大遅延パスとこのパスのメッ
セージの流れを表示している。なお、図9において、黒
四角は、実行の終了を示し、黒丸はメッセージの送信ま
たはバリア同期要求を示す。白丸はメッセージの受信ま
たはバリア同期成立を示し、三角はメッセージの受信待
ちまたはバリア同期要求を示す。白四角は実行の開始を
示し、二重線はメッセージ受信待ち状態を示し、実線は
最大遅延パスを示す。点線は最大遅延パス以外の実行を
示し、矢印は最大遅延パスのメッセージの流れを示す。
置45上に表示するので、プロセッサがどのプロセッサ
からのメッセージを待っているかを視覚的に把握でき
る。また、ディスプレイ装置45は、最大遅延パスを表
示する際にメッセージ待ちの状態も併せて表示するの
で、性能低下を引き起こしているメッセージ待ち時間を
把握できる。
が長いかを視覚的に把握できるから、例えば図9に示す
場合には、プロセッサCでプロセッサBからのメッセー
ジ待ち時間が長く、プロセッサBのメッセージ送信を早
めればよいことがわかる。
面上に最大遅延パスを表示する際に各プロセッサ2の稼
働台数も併せて表示している。各プロセッサ2の稼働台
数の算出方法は、次のようになる。実行時に各プロセッ
サ2毎にメッセージ送信開始時刻及び送信終了時刻、メ
ッセージ受信開始時刻及び受信終了時刻、割り込み処理
開始時刻及び処理終了時刻、タスクスイッチの時刻、処
理開始時刻及び処理終了時刻を情報メモリ21−1〜2
1−Nに記憶する。ここで、処理開始時刻から処理終了
時刻までが稼働状態となる。
プロセッサ2−1〜2−Nの情報で、時刻の最も速い情
報を探し出し、そのプロセッサが稼働状態になるかどう
かを調べる。
を1つだけ減ずる。稼働状態になれば、稼働台数を1つ
だけ加算する。この時刻の稼働台数を時刻とともに書き
出す。
したかどうか判断し、終了したら上述した処理を繰り返
す。このように処理すれば、図10に示すような稼働台
数の時間的な変化が得られ、どの時刻に稼働率が低下し
ているかを認識できる。よって、図9に示す表示より
も、さらに並列計算機の性能低下の原因を把握すること
ができる。
例4の構成ブロック図である。実施例4が特徴とすると
ころは、前記実施例2に対してディスプレイ装置45を
追加して最大遅延パスをディスプレイ装置45の画面上
に表示するようにした点にある。
の効果と実施例3の効果とを有することができる。
ア同期発行における最大遅延パスを求めることができ、
よって並列計算機の性能を評価できる。またメッセージ
の待ち時間、バリア同期による待ち時間を求めることが
できるから、どのパスで待ち時間が長いかを把握でき
る。
的に把握できる。最大遅延パスを表示する際にメッセー
ジ待ちの状態や各プロセッサの稼働台数も併せて表示す
ることで、並列計算機の性能評価を高めることができ
る。
フロー図である。
図である。
するための性能評価装置の実施例1の構成ブロック図で
ある。
る。
る。
る。
ー図である。
る。
る。
ある。
Claims (14)
- 【請求項1】 複数のプロセッサ間でメッセージを送信
または受信することにより各プロセッサで並列処理を実
行する並列計算機の性能評価方法において、 前記並列処理において各プロセッサ毎に各種の情報を記
憶する記憶手順(51)と、前記並列処理の実行を終了
した後に、前記記憶手順(50)で得た各種の情報を用
いてどのプロセッサで最も遅延を引き起こしたかを示す
ための最大遅延パスを求める最大遅延パス手順(60)
とからなり、 前記記憶手順(50)は、実行開始時刻を記憶する手順
(51)と、前記メッセージの受信待ち時刻を記憶する
手順(52)と、前記メッセージの受信時のメッセージ
番号,送信元プロセッサ番号及びその時刻を記憶する手
順(53)と、前記メッセージの送信時のメッセージ番
号及びその時刻を記憶する手順(54)と、実行終了時
刻を記憶する手順(55)とからなり、 前記最大遅延パス手順(60)は、前記手順(55)で
得た各時刻に基づき最も遅く実行を終了したプロセッサ
を探す手順(61)と、探されたプロセッサの前記手順
(52)で得たメッセージの受信待ち時刻を探す手順
(62)と、前記探されたプロセッサの前記手順(5
3)で得たメッセージ番号,送信元プロセッサ番号を探
す手順(63)と、この送信元プロセッサ番号から対応
するメッセージ送信を探す手順(64)とからなり、前
記手順(62)から手順(64)までを並列処理の実行
開始まで繰り返し、前記最大遅延パスを求めることを特
徴とする並列計算機の性能評価方法。 - 【請求項2】 前記最大遅延パス手順(60)は、前記
手順(62)で得た時刻と前記手順(63)で得た時刻
とに基づきメッセージの待ち時間を求めることを特徴と
する請求項1記載の並列計算機の性能評価方法。 - 【請求項3】 前記並列処理の実行中に、前記全てのプ
ロセッサが同期番号を付したバリア同期発行を行なうま
でプロセッサの処理を待たせる場合、前記記憶手順(5
0)は、前記バリア同期発行のバリア同期番号とそのと
きの時刻を記憶する手順(56)を含み、前記最大遅延
パス手順(60)は、前記手順(62)の前記手順(5
6)で得たバリア同期番号及びその時刻を探し、このバ
リア同期番号及びその時刻に基づき最も遅くバリア同期
番号を発行したプロセッサを探すことで前記最大遅延パ
スを求める手順(68)を含むことを特徴とする請求項
1記載の並列計算機の性能評価方法。 - 【請求項4】 前記最大遅延パス手順(60)は、前記
手順(68)で得た時刻に基づきバリア同期による待ち
時間を求めることを特徴とする請求項3記載の並列計算
機の性能評価方法。 - 【請求項5】 前記最大遅延パス手順(60)は、前記
求められた最大遅延パスを表示する手順(70)を含む
ことを特徴とする請求項1または請求項3記載の並列計
算機の性能評価方法。 - 【請求項6】 前記手順(70)において、表示上の一
方の軸を時間とし他方の軸をプロセッサとし、前記最大
遅延パスとこのパスのメッセージの流れを表示すること
を特徴とする請求項5記載の並列計算機の性能評価方
法。 - 【請求項7】 前記手順(65)において、前記最大遅
延パスを表示する際に前記メッセージ待ちの状態も併せ
て表示することを特徴とする請求項5記載の並列計算機
の性能評価方法。 - 【請求項8】 前記手順(65)において、前記最大遅
延パスを表示する際に前記各プロセッサの稼働台数も併
せて表示することを特徴とする請求項5記載の並列計算
機の性能評価方法。 - 【請求項9】 複数のプロセッサ(2)間でメッセージ
を送信または受信することにより各プロセッサ(2)で
並列処理を実行する並列計算機の性能評価装置におい
て、 前記各プロセッサ(2)毎に、実行開始時刻、前記メッ
セージの受信待ち時刻,受信時刻,送信時刻、実行終了
時刻を計測するタイマー(1)と、前記各プロセッサ
(2)毎に、前記メッセージの受信時のメッセージ番
号,送信元プロセッサ番号、前記メッセージの送信時の
メッセージ番号と前記タイマー(1)で計測された各時
刻を記憶する記憶手段(21)と、前記並列処理の実行
を終了した後に、前記記憶手段(21)に記憶された各
情報に基づきどのプロセッサ(2)で最も遅延を引き起
こしたかを示すための最大遅延パスを求める最大遅延パ
ス手段(4)とを備え、 前記最大遅延パス手段(4)は、前記実行終了時刻の各
々を比較する比較手段(42)と、この比較手段(4
2)の出力により最も遅く実行終了したプロセッサ
(2)、このプロセッサの前記メッセージの受信待ち時
刻、このプロセッサのメッセージ番号,送信元プロセッ
サ番号、この送信元プロセッサ番号から対応するメッセ
ージ送信を検索する検索手段(43)と、この検索手段
(43)の処理を並列処理の実行開始まで繰り返し行な
わしめる制御部(40)とを有し、前記検索手段(4
3)で検索された各情報を用いて前記最大遅延パスを求
めることを特徴とする並列計算機の性能評価装置。 - 【請求項10】 前記各プロセッサ(2)は、前記記憶
手段(21)と、前記比較手段(42)と、前記検索手
段(43)とを有し、 前記比較手段(42)による比較処理と前記検索手段
(43)による検索処理とを各プロセッサ(2)で並列
に行なうことを特徴とする請求項9記載の並列計算機の
性能評価装置。 - 【請求項11】 前記全てのプロセッサ(2)が同期番
号を付したバリア同期発行を行なうまで、プロセッサ
(2)の処理を待たせるバリア同期発行手段(5)を備
え、前記記憶手段(21)は、前記バリア同期発行のバ
リア同期番号とそのときの時刻を記憶し、前記比較手段
(42)は、前記バリア同期番号及びその時刻を比較
し、前記検索手段(43)は、このバリア同期番号及び
その時刻に基づき最も遅くバリア同期番号を発行したプ
ロセッサを探すことで前記最大遅延パスを求めることを
特徴とする請求項9記載の並列計算機の性能評価装置。 - 【請求項12】前記最大遅延パス手段(4)は、前記最
大遅延パスを表示する表示手段(45)を有することを
特徴とする請求項9または請求項11記載の並列計算機
の性能評価装置。 - 【請求項13】 前記表示手段(45)は、前記最大遅
延パスを表示する際に前記メッセージ待ちの状態も併せ
て表示することを特徴とする請求項12記載の並列計算
機の性能評価装置。 - 【請求項14】 前記表示手段(45)は、前記最大遅
延パスを表示する際に前記各プロセッサ(2)の稼働台
数も併せて表示することを特徴とする請求項12記載の
並列計算機の性能評価装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3345042A JP2622219B2 (ja) | 1991-12-26 | 1991-12-26 | 並列計算機の性能評価方法及びその装置 |
DE69211666T DE69211666T2 (de) | 1991-12-26 | 1992-12-22 | Leistungsprüfverfahren und entsprechende Einrichtung für einen Parallelrechner |
EP92121792A EP0548909B1 (en) | 1991-12-26 | 1992-12-22 | Performance evaluation method and device thereof for a parallel computer |
US08/456,615 US5684947A (en) | 1991-12-26 | 1995-06-01 | Performance evaluation method and device thereof for a parallel computer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3345042A JP2622219B2 (ja) | 1991-12-26 | 1991-12-26 | 並列計算機の性能評価方法及びその装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH05173994A JPH05173994A (ja) | 1993-07-13 |
JP2622219B2 true JP2622219B2 (ja) | 1997-06-18 |
Family
ID=18373899
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3345042A Expired - Lifetime JP2622219B2 (ja) | 1991-12-26 | 1991-12-26 | 並列計算機の性能評価方法及びその装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US5684947A (ja) |
EP (1) | EP0548909B1 (ja) |
JP (1) | JP2622219B2 (ja) |
DE (1) | DE69211666T2 (ja) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3480973B2 (ja) | 1993-11-30 | 2003-12-22 | 富士通株式会社 | 並列処理システムの動作解析装置 |
JPH1063550A (ja) * | 1996-08-23 | 1998-03-06 | Fujitsu Ltd | 実行性能解析表示方法およびその方法を実施するプログラムを記録した媒体 |
EP0961973B1 (de) * | 1997-02-26 | 2001-07-04 | Siemens Aktiengesellschaft | Redundant aufgebautes elektronisches geraet mit zertifizierten und nicht zertifizierten kanaelen und verfahren dafür |
JPH11103364A (ja) * | 1997-09-26 | 1999-04-13 | Ricoh Co Ltd | ファクシミリ装置 |
US6307546B1 (en) | 1997-12-30 | 2001-10-23 | Alcatel Usa Sourcing, L.P. | Telecommunications system craft interface device with parser having object-oriented state machine |
US6370154B1 (en) | 1997-12-30 | 2002-04-09 | Alcatel Usa Sourcing, L.P. | Telecommunications system craft interface device with broadband end-to-end cross-connect capability |
DE19981441D2 (de) * | 1998-07-30 | 2001-07-12 | Siemens Ag | Bus-Steuereinheit zur Unterstützung einer Programmablauf-Überwachung in Sternstrukturen, dazugehöriges Programmablauf-Überwachungssystem sowie Verfahren zur Programmablauf-Überwachung |
US6813760B1 (en) * | 2000-11-30 | 2004-11-02 | Nortel Networks Limited | Method and a tool for estimating probability of data contention in a multi-processor shared-memory system |
JP2003050721A (ja) * | 2001-08-08 | 2003-02-21 | Fujitsu Ltd | 並列効率計算方法及び装置 |
JP2004054680A (ja) * | 2002-07-22 | 2004-02-19 | Fujitsu Ltd | 並列効率計算方法 |
JPWO2008010291A1 (ja) * | 2006-07-21 | 2009-12-17 | 富士通株式会社 | 並列計算機システムのスケーラビリティに関するデータ処理方法及び装置 |
US7716534B2 (en) * | 2007-05-04 | 2010-05-11 | Alcatel-Lucent Usa Inc. | Methods and apparatus for measuring performance in processing system |
JP2009176116A (ja) * | 2008-01-25 | 2009-08-06 | Univ Waseda | マルチプロセッサシステムおよびマルチプロセッサシステムの同期方法 |
JP5131243B2 (ja) * | 2009-05-11 | 2013-01-30 | 富士通株式会社 | 伝送装置及び伝送装置の休止方法 |
US9792194B2 (en) * | 2013-10-18 | 2017-10-17 | International Business Machines Corporation | Performance regression manager for large scale systems |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2530858B2 (ja) * | 1987-07-06 | 1996-09-04 | 株式会社日立製作所 | 多重プロセッサの性能測定方法 |
US5072371A (en) * | 1989-03-01 | 1991-12-10 | The United States Of America As Represented By The United States Department Of Energy | Method for simultaneous overlapped communications between neighboring processors in a multiple |
US5168554A (en) * | 1989-10-13 | 1992-12-01 | International Business Machines Corporation | Converting trace data from processors executing in parallel into graphical form |
-
1991
- 1991-12-26 JP JP3345042A patent/JP2622219B2/ja not_active Expired - Lifetime
-
1992
- 1992-12-22 EP EP92121792A patent/EP0548909B1/en not_active Expired - Lifetime
- 1992-12-22 DE DE69211666T patent/DE69211666T2/de not_active Expired - Lifetime
-
1995
- 1995-06-01 US US08/456,615 patent/US5684947A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH05173994A (ja) | 1993-07-13 |
EP0548909B1 (en) | 1996-06-19 |
DE69211666T2 (de) | 1996-11-14 |
DE69211666D1 (de) | 1996-07-25 |
EP0548909A3 (en) | 1993-09-08 |
US5684947A (en) | 1997-11-04 |
EP0548909A2 (en) | 1993-06-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2622219B2 (ja) | 並列計算機の性能評価方法及びその装置 | |
JP4700392B2 (ja) | 情報処理装置、コンピュータの制御方法及びプログラム | |
JPH0550018B2 (ja) | ||
CA3134397A1 (en) | Data storage apparatus and method, and readable storage medium | |
CN115904719A (zh) | 数据采集方法、装置、电子设备及存储介质 | |
CN115751627A (zh) | 空调***及其数据处理方法 | |
JP3192890B2 (ja) | 並列試験装置 | |
JPH05324250A (ja) | 画像形成装置 | |
JPH02126365A (ja) | 情報処理装置 | |
JPH05189395A (ja) | 並列計算機の性能評価方法及びその装置 | |
JP2009017044A (ja) | パルス分析装置及びパルス分析方法 | |
EP0273119B1 (en) | Addressing circuit for a vector processor | |
JP2003228404A (ja) | プログラマブルロジックコントローラ | |
JPH06149762A (ja) | 計算機システムの競合動作試験方式 | |
JPH0117177B2 (ja) | ||
JP2831763B2 (ja) | 組合せ回路の探索空間圧縮処理方式 | |
JP2002368813A (ja) | 遅延時間分布測定装置 | |
JPH0659944A (ja) | 並列処理の性能評価装置 | |
JP2001005742A (ja) | データ転送方式 | |
JP2004178169A (ja) | ディスクアレイ制御装置 | |
JPS60215281A (ja) | ベクトルデータ処理装置 | |
JPH0974590A (ja) | データ伝送方法 | |
JPH06314989A (ja) | 選択切替えスイッチ装置 | |
JPH11287807A (ja) | バンクメモリ方式を利用した分析データ収集方式 | |
JPS6058500B2 (ja) | アクセス制御方式 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970204 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080404 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090404 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090404 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100404 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110404 Year of fee payment: 14 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110404 Year of fee payment: 14 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120404 Year of fee payment: 15 |