JP2621311B2 - ラッチ回路付きコンパレータ - Google Patents
ラッチ回路付きコンパレータInfo
- Publication number
- JP2621311B2 JP2621311B2 JP63057488A JP5748888A JP2621311B2 JP 2621311 B2 JP2621311 B2 JP 2621311B2 JP 63057488 A JP63057488 A JP 63057488A JP 5748888 A JP5748888 A JP 5748888A JP 2621311 B2 JP2621311 B2 JP 2621311B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- collector
- base
- power supply
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/26—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback
- H03K3/28—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback
- H03K3/281—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator
- H03K3/286—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable
- H03K3/288—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable using additional transistors in the input circuit
- H03K3/2885—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable using additional transistors in the input circuit the input circuit having a differential configuration
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manipulation Of Pulses (AREA)
- Analogue/Digital Conversion (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はラッチ回路付きコンパレータに関し特にその
クロック信号及び入力データ範囲に関する。
クロック信号及び入力データ範囲に関する。
従来のラッチ回路付きコンパレータは第２図のような
構成になっていた。すなわち、データを取り込む場合ト
ランジスタ34のベースにクロック信号の高電位を、トラ
ンジスタ35のベースにクロック信号の低電位を入力す
る。トランジスタ34および35は差動構成となっているた
め定電流源を構成するトランジスタ36で流れる電流はト
ランジスタ34に流れトランジスタ35はオフする。このと
き基準電圧がベースに入力されているトランジスタ31と
差動を構成するトランジスタ30のベースに入力される入
力データが基準電圧より高い時、トランジスタ31はオフ
しトランジスタ34に流れる電流はトランジスタ30を流れ
トランジスタ30のコレクタにはVCCの電位から抵抗28に
流れる電流だけさがった電位、つまり定電流として流れ
る電流をＩとするとトランジスタ30のコレクタ電位はV
CC−Ｉ×R28となる。一方、トランジスタ31のコレクタ
にはVCCの電位がかかる。次に入力されたデータをラッ
チさせる場合トランジスタ34のベースにクロック信号の
低電位を、トランジスタ35のベースにクロック信号の高
電位を入力する。トランジスタ34はオフし、トランジス
タ35に電流が流れる。このときトランジスタ32のベース
には前の状態によりトランジスタ30のコレクタ電位であ
るVCC−Ｉ×R28がかかりそのコレクタにはトランジスタ
31のコレクタ電位であるVCCがかかる。また、トランジ
スタ33のベースにはトランジスタ31のコレクタ電位であ
るVCCがかかり、そのコレクタにはトランジスタ30のコ
レクタ電位であるVCC−Ｉ×R28がかかるので、トランジ
スタ30,31は差動構成となっているのでトランジスタ32
はオフしトランジスタ33に電流が流れることによりトラ
ンジスタ33のコレクタと共通なトランジスタ30のコレク
タはVCC−Ｉ×R28の電位がかかり、トランジスタ32のコ
レクタと共通なトランジスタ31のコレクタはVCCの電位
がかかる。つまり前の状態がラッチされたことになる。
構成になっていた。すなわち、データを取り込む場合ト
ランジスタ34のベースにクロック信号の高電位を、トラ
ンジスタ35のベースにクロック信号の低電位を入力す
る。トランジスタ34および35は差動構成となっているた
め定電流源を構成するトランジスタ36で流れる電流はト
ランジスタ34に流れトランジスタ35はオフする。このと
き基準電圧がベースに入力されているトランジスタ31と
差動を構成するトランジスタ30のベースに入力される入
力データが基準電圧より高い時、トランジスタ31はオフ
しトランジスタ34に流れる電流はトランジスタ30を流れ
トランジスタ30のコレクタにはVCCの電位から抵抗28に
流れる電流だけさがった電位、つまり定電流として流れ
る電流をＩとするとトランジスタ30のコレクタ電位はV
CC−Ｉ×R28となる。一方、トランジスタ31のコレクタ
にはVCCの電位がかかる。次に入力されたデータをラッ
チさせる場合トランジスタ34のベースにクロック信号の
低電位を、トランジスタ35のベースにクロック信号の高
電位を入力する。トランジスタ34はオフし、トランジス
タ35に電流が流れる。このときトランジスタ32のベース
には前の状態によりトランジスタ30のコレクタ電位であ
るVCC−Ｉ×R28がかかりそのコレクタにはトランジスタ
31のコレクタ電位であるVCCがかかる。また、トランジ
スタ33のベースにはトランジスタ31のコレクタ電位であ
るVCCがかかり、そのコレクタにはトランジスタ30のコ
レクタ電位であるVCC−Ｉ×R28がかかるので、トランジ
スタ30,31は差動構成となっているのでトランジスタ32
はオフしトランジスタ33に電流が流れることによりトラ
ンジスタ33のコレクタと共通なトランジスタ30のコレク
タはVCC−Ｉ×R28の電位がかかり、トランジスタ32のコ
レクタと共通なトランジスタ31のコレクタはVCCの電位
がかかる。つまり前の状態がラッチされたことになる。
第２図において番号30〜36はNPNトランジスタ、28,2
9,37は抵抗、38は電源である。
9,37は抵抗、38は電源である。
前述した従来のラッチ回路付きコンパレータは、クロ
ックが入力されるトランジスタが立て積み構成の下位に
あるため、入力データーの範囲は電源のVCCからクロッ
ク入力信号の範囲までとなっていた。このため、通常入
力データー信号をアンプでドライブさせてラッチ回路付
きコンパレータに入力させる場合、アンプとラッチ回路
の電源を共通にさせると、アンプの出力電圧は、電源電
圧未満であるため、ラッチの入力データ信号が電源電圧
までの振幅である場合、その入力データーをドライブさ
せるアンプは、ラッチ回路付きコンパレータの電源電圧
より高電位の電源をもたなければならない。つまり、ラ
ッチ回路付きコンパレータ用とアンプ用で別電源をもた
なければならないという欠点がある。
ックが入力されるトランジスタが立て積み構成の下位に
あるため、入力データーの範囲は電源のVCCからクロッ
ク入力信号の範囲までとなっていた。このため、通常入
力データー信号をアンプでドライブさせてラッチ回路付
きコンパレータに入力させる場合、アンプとラッチ回路
の電源を共通にさせると、アンプの出力電圧は、電源電
圧未満であるため、ラッチの入力データ信号が電源電圧
までの振幅である場合、その入力データーをドライブさ
せるアンプは、ラッチ回路付きコンパレータの電源電圧
より高電位の電源をもたなければならない。つまり、ラ
ッチ回路付きコンパレータ用とアンプ用で別電源をもた
なければならないという欠点がある。
本発明は従来の問題点を改善するためのラッチ回路付
きコンパレータを提供するものである。つまり入力デー
タ範囲をクロック入力範囲より下の電位に設ける手段と
して従来クロックが入力されていた差動構成のトランジ
スタ対に入力データを入力し、その各々のコレクタにお
いてベースにクロックが入力される差動構成の、それぞ
れ一方のコレクタが負荷抵抗を介して電源に接続される
２組のトランジスタ対を有するコンパレーター回路と、
前記２組のトランジスタ対において負荷抵抗を有するコ
レクタの電位をエミッタフォロワを介してベースに入力
される差動構成のトランジスタ対とその各々のコレクタ
においてベースにクロックが入力される差動構成の２組
のトランジスタ対を有し、その２組のトランジスタ対の
それぞれ一方のコレクタが前記負荷抵抗に接続されるラ
ッチ回路を有することを特徴としている。
きコンパレータを提供するものである。つまり入力デー
タ範囲をクロック入力範囲より下の電位に設ける手段と
して従来クロックが入力されていた差動構成のトランジ
スタ対に入力データを入力し、その各々のコレクタにお
いてベースにクロックが入力される差動構成の、それぞ
れ一方のコレクタが負荷抵抗を介して電源に接続される
２組のトランジスタ対を有するコンパレーター回路と、
前記２組のトランジスタ対において負荷抵抗を有するコ
レクタの電位をエミッタフォロワを介してベースに入力
される差動構成のトランジスタ対とその各々のコレクタ
においてベースにクロックが入力される差動構成の２組
のトランジスタ対を有し、その２組のトランジスタ対の
それぞれ一方のコレクタが前記負荷抵抗に接続されるラ
ッチ回路を有することを特徴としている。
次に実施例につき説明する。
第１図は本発明の一実施例である。第１図において、
1,5,23〜26は抵抗、２〜4,6〜22はトランジスタ、27は
電源である。
1,5,23〜26は抵抗、２〜4,6〜22はトランジスタ、27は
電源である。
本発明は入力データ範囲をクロック入力範囲より下の
電位に設ける手段として従来クロックが入力されていた
差動構成のトランジスタ対に入力データを入力しその各
々のコレクタにおいてベースにクロックが入力される差
動構成のそれぞれ一方のコレクタが負荷抵抗を介して電
源に接続される２組のトランジスタ対を有するコンパレ
ータ回路と、前記２組のトランジスタ対において負荷抵
抗を有するコレクタの電位をエミッタフォロワを介して
ベースに入力される差動構成のトランジスタ対とその各
々の極性においてベースにクロックが入力される差動構
成の２組のトランジスタ対を有し、その２組のトランジ
スタ対のそれぞれ一方のコレクタが前記負荷抵抗に接続
されるラッチ回路を有することを特徴としている。
電位に設ける手段として従来クロックが入力されていた
差動構成のトランジスタ対に入力データを入力しその各
々のコレクタにおいてベースにクロックが入力される差
動構成のそれぞれ一方のコレクタが負荷抵抗を介して電
源に接続される２組のトランジスタ対を有するコンパレ
ータ回路と、前記２組のトランジスタ対において負荷抵
抗を有するコレクタの電位をエミッタフォロワを介して
ベースに入力される差動構成のトランジスタ対とその各
々の極性においてベースにクロックが入力される差動構
成の２組のトランジスタ対を有し、その２組のトランジ
スタ対のそれぞれ一方のコレクタが前記負荷抵抗に接続
されるラッチ回路を有することを特徴としている。
以下に本発明の一実施例による動作を説明する。本発
明のラッチ回路において、データー取り込む場合、トラ
ンジスタ2,6,10,13のベースにクロック信号の高電位
を、トランジスタ3,4,11,12のベースにクロック信号の
低電位を入力する。このときトランジスタ７のベースに
入力されるデータが、トランジスタ７と差動を構成する
トランジスタ８のベース電位である基準電圧より高い場
合定電流源であるトランジスタ９に流れる電流Ｉはトラ
ンジスタ2,7を流れるためトランジスタ２のコレクタ電
位、つまりOUT1の電流はVCC−Ｉ×R1となり一方、トラ
ンジスタ６のコレクタ電位であるOUT2の電流はVCCとな
る。次に入力されたデータをラッチさせる場合、トラン
ジスタ2,6,10,13のベースにクロック信号の低電位を、
トランジスタ3,4,11,12のベースにクロック信号の高電
位を入力する。このときトランジスタ15のベースにはエ
ミッタフォロワーを構成するトランジスタ17,19を介し
てOUT1の電位より2VBE低い電位をあたえる。つまり前の
状態よりOUT1はVCC−Ｉ×R1の電位になっているのでト
ランジスタ15のベースにはVCC−Ｉ×R1−2VBEの電圧が
かかる。同様にトランジスタ14のベースにはVCC−2VBE
の電圧がかかる。したがって定電流源であるトランジス
タ16に流れる電流は、トランジスタ14,11を流れOUT1の
電位はVCC−Ｉ×R1,OUT2の電位はVCCとなり前のデータ
をラッチされたことになる。
明のラッチ回路において、データー取り込む場合、トラ
ンジスタ2,6,10,13のベースにクロック信号の高電位
を、トランジスタ3,4,11,12のベースにクロック信号の
低電位を入力する。このときトランジスタ７のベースに
入力されるデータが、トランジスタ７と差動を構成する
トランジスタ８のベース電位である基準電圧より高い場
合定電流源であるトランジスタ９に流れる電流Ｉはトラ
ンジスタ2,7を流れるためトランジスタ２のコレクタ電
位、つまりOUT1の電流はVCC−Ｉ×R1となり一方、トラ
ンジスタ６のコレクタ電位であるOUT2の電流はVCCとな
る。次に入力されたデータをラッチさせる場合、トラン
ジスタ2,6,10,13のベースにクロック信号の低電位を、
トランジスタ3,4,11,12のベースにクロック信号の高電
位を入力する。このときトランジスタ15のベースにはエ
ミッタフォロワーを構成するトランジスタ17,19を介し
てOUT1の電位より2VBE低い電位をあたえる。つまり前の
状態よりOUT1はVCC−Ｉ×R1の電位になっているのでト
ランジスタ15のベースにはVCC−Ｉ×R1−2VBEの電圧が
かかる。同様にトランジスタ14のベースにはVCC−2VBE
の電圧がかかる。したがって定電流源であるトランジス
タ16に流れる電流は、トランジスタ14,11を流れOUT1の
電位はVCC−Ｉ×R1,OUT2の電位はVCCとなり前のデータ
をラッチされたことになる。
第３図は本発明の他の実施例である。第３図において
番号39,43,59〜62は抵抗、40〜42,44〜58はNPNトランジ
スタ、63は電源である。この実施例では、エミッタフォ
ロワを介してラッチ回路の下段の差動構成のトランジス
タ対のベースにクロックを入力しているため、データを
取り込む時は第１図の同様であるがラッチさせる場合、
トランジスタ41,42,56のベースにクロック信号の高電位
側を、トランジスタ40,44,53のベースにクロック信号の
低電位側を入力し、それにより差動を構成する50,51の
ベースにエミッタフォロワを介してトランジスタ50のベ
ースの方が51のベースより高電位になるため定電流源で
あるトランジスタに流れる電流はトランジスタ50を流れ
る。このときトランジスタ50のコレクタに接続されてい
る差動構成のトランジスタ48,49のベースに接続されて
いるトランジスタ40,44のコレクタ電位の高低によりト
ランジスタ48,49のどちらかに電流を流し、データをラ
ッチする。この実施例では２段めの立て積み構成の下段
にクロックを入力していることから第１図の実施例に比
べて同様の動作回路を２素子少ない回路でできる利点で
ある。
番号39,43,59〜62は抵抗、40〜42,44〜58はNPNトランジ
スタ、63は電源である。この実施例では、エミッタフォ
ロワを介してラッチ回路の下段の差動構成のトランジス
タ対のベースにクロックを入力しているため、データを
取り込む時は第１図の同様であるがラッチさせる場合、
トランジスタ41,42,56のベースにクロック信号の高電位
側を、トランジスタ40,44,53のベースにクロック信号の
低電位側を入力し、それにより差動を構成する50,51の
ベースにエミッタフォロワを介してトランジスタ50のベ
ースの方が51のベースより高電位になるため定電流源で
あるトランジスタに流れる電流はトランジスタ50を流れ
る。このときトランジスタ50のコレクタに接続されてい
る差動構成のトランジスタ48,49のベースに接続されて
いるトランジスタ40,44のコレクタ電位の高低によりト
ランジスタ48,49のどちらかに電流を流し、データをラ
ッチする。この実施例では２段めの立て積み構成の下段
にクロックを入力していることから第１図の実施例に比
べて同様の動作回路を２素子少ない回路でできる利点で
ある。
以上説明したように本発明は入力データ範囲をクロッ
ク入力範囲より下の電位に設ける手段として、従来クロ
ックが入力されていた差動構成のトランジスタ対に入力
データを入力し、その各々のコレクタにおいてベースに
クロックが入力される差動構成のそれぞれ一方のコレク
タが負荷抵抗を介して電源に接続される２組のトランジ
スタ対を有するコンパレーター回路と、前記２組のトラ
ンジスタ対において負荷抵抗を有するコレクタの電位を
エミッタフォロワを介してベースに入力される差動構成
のトランジスタ対とその各々のコレクタにおいてベース
にクロックが入力される差動構成の２組のトランジスタ
対を有し、その２組のトランジスタ対のそれぞれ一方の
コレクタが前記負荷抵抗に接続されるラッチ回路を有す
ることにより、入力データをドライブさせるアンプの電
源をラッチ回路付きコンパレータの電源と同電源にする
ことができる効果がある。
ク入力範囲より下の電位に設ける手段として、従来クロ
ックが入力されていた差動構成のトランジスタ対に入力
データを入力し、その各々のコレクタにおいてベースに
クロックが入力される差動構成のそれぞれ一方のコレク
タが負荷抵抗を介して電源に接続される２組のトランジ
スタ対を有するコンパレーター回路と、前記２組のトラ
ンジスタ対において負荷抵抗を有するコレクタの電位を
エミッタフォロワを介してベースに入力される差動構成
のトランジスタ対とその各々のコレクタにおいてベース
にクロックが入力される差動構成の２組のトランジスタ
対を有し、その２組のトランジスタ対のそれぞれ一方の
コレクタが前記負荷抵抗に接続されるラッチ回路を有す
ることにより、入力データをドライブさせるアンプの電
源をラッチ回路付きコンパレータの電源と同電源にする
ことができる効果がある。
前記ラッチ回路においてエミッタフォロワを介して下
段の差動構成のトランジスタ対のベースにクロックを帰
還させ、前記差動構成のトランジスタ対の各々のコレク
タと接続され差動的に配置され、一方のコレクタは他方
のベースと接続された２組のトランジスタ対設けたラッ
チ回路を有することで前記ラッチ回路付きコンパレータ
と同等の効果を２素子少ない回路で実現できる効果があ
る。
段の差動構成のトランジスタ対のベースにクロックを帰
還させ、前記差動構成のトランジスタ対の各々のコレク
タと接続され差動的に配置され、一方のコレクタは他方
のベースと接続された２組のトランジスタ対設けたラッ
チ回路を有することで前記ラッチ回路付きコンパレータ
と同等の効果を２素子少ない回路で実現できる効果があ
る。
第１図は本発明の一実施例であり、第２図は従来例、第
３図は本発明の他の実施例である。
３図は本発明の他の実施例である。
Claims (2)
- 【請求項１】差動接続されそれぞれのベースに入力信号
および電源が接続された第１および第２のトランジスタ
からなる第１のトランジスタ対と、 エミッタが前記第１のトランジスタのコレクタにベース
がクロック信号にコレクタが抵抗を介して前記電源に接
続された第３のトランジスタおよびエミッタが前記第１
のトランジスタのコレクタにベースが反転クロック信号
にコレクタが前記電源に接続された第４のトランジスタ
からなる第２のトランジスタ対と、 エミッタが前記第２のトランジスタのコレクタにベース
が前記クロック信号にコレクタが抵抗を介して前記電源
に接続された第５のトランジスタおよびエミッタが前記
第２のトランジスタのコレクタにベースが前記反転クロ
ック信号にコレクタが前記電源に接続された第６のトラ
ンジスタからなる第３のトランジスタ対とからなるコン
パレータ回路と、 第５のトランジスタのコレクタ信号がベースに帰還され
る第７のトランジスタと第３のトランジスタのコレクタ
信号がベースに帰還される第８のトランジスタが差動接
続された第４のトランジスタ対と、 エミッタが前記第７のトランジスタのコレクタにベース
が前記クロック信号にコレクタが前記電源に接続された
第９のトランジスタおよびエミッタが前記第７のトラン
ジスタのコレクタにベースが前記反転クロック信号にコ
レクタが前記第３のトランジスタのコレクタに接続され
た第10のトランジスタからなる第５のトランジスタ対
と、 エミッタが前記第８のトランジスタのコレクタにベース
が前記クロック信号にコレクタが前記電源に接続された
第11のトランジスタおよびエミッタが前記第８のトラン
ジスタのコレクタにベースが前記反転クロック信号にコ
レクタが前記第５のトランジスタのコレクタに接続され
た第11のトランジスタからなる第６のトランジスタ対と
からなるラッチ回路とを有することを特徴とするラッチ
回路付きコンパレータ。 - 【請求項２】差動接続されそれぞれのベースに入力信号
および電源が接続された第１および第２のトランジスタ
からなる第１のトランジスタ対と、 エミッタが前記第１のトランジスタのコレクタにベース
がクロック信号にコレクタが抵抗を介して前記電源に接
続された第３のトランジスタおよびエミッタが前記第１
のトランジスタのコレクタにベースが反転クロック信号
にコレクタが前記電源に接続された第４のトランジスタ
からなる第２のトランジスタ対と、 エミッタが前記第２のトランジスタのコレクタにベース
が前記クロック信号にコレクタが抵抗を介して前記電源
に接続された第５のトランジスタおよびエミッタが前記
第２のトランジスタのコレクタにベースが前記反転クロ
ック信号にコレクタが前記電源に接続された第６のトラ
ンジスタからなる第３のトランジスタ対とからなるコン
パレータ回路と、 前記反転クロック信号がベースに帰還される第７のトラ
ンジスタと前記クロック信号がベースに帰還される第８
のトランジスタが差動接続された第４のトランジスタ対
と、 エミッタが前記第７のトランジスタのコレクタにベース
が前記第５のトランジスタのコレクタにコレクタが前記
第３のトランジスタのコレクタに接続された第９のトラ
ンジスタおよびエミッタが前記第７のトランジスタのコ
レクタにベースが前記第３のトランジスタのコレクタに
コレクタが前記第５のトランジスタのコレクタに接続さ
れた第10のトランジスタからなる第５のトランジスタ対
とからなるラッチ回路とを有することを特徴とするラッ
チ回路付きコンパレータ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63057488A JP2621311B2 (ja) | 1988-03-10 | 1988-03-10 | ラッチ回路付きコンパレータ |
| US07/320,102 US4982119A (en) | 1988-03-10 | 1989-03-06 | Comparator with latch circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63057488A JP2621311B2 (ja) | 1988-03-10 | 1988-03-10 | ラッチ回路付きコンパレータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01231421A JPH01231421A (ja) | 1989-09-14 |
| JP2621311B2 true JP2621311B2 (ja) | 1997-06-18 |
Family
ID=13057104
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63057488A Expired - Fee Related JP2621311B2 (ja) | 1988-03-10 | 1988-03-10 | ラッチ回路付きコンパレータ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4982119A (ja) |
| JP (1) | JP2621311B2 (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4231178C2 (de) * | 1992-09-17 | 1994-07-21 | Siemens Ag | Speicherelement |
| FR2708134A1 (fr) * | 1993-07-22 | 1995-01-27 | Philips Electronics Nv | Circuit échantillonneur différentiel. |
| US5736878A (en) * | 1996-06-21 | 1998-04-07 | Delco Electronics Corporaiton | Low cost, high speed track and hold circuit |
| DE19736900B4 (de) * | 1997-08-25 | 2006-02-16 | Telefonaktiebolaget Lm Ericsson (Publ) | Leitungsempfängerschaltkreis mit großem Gleichtaktspannungsbereich für differentielle Eingangssignale |
| US6328407B1 (en) | 1999-01-19 | 2001-12-11 | Xerox Corporation | Method and apparatus of prewarming a printhead using prepulses |
| US6433612B1 (en) * | 2001-02-21 | 2002-08-13 | Hiband Semiconductors, Inc. | Method for achieving low feed-through and consistent transition delay in a multiplexor circuit |
| US6597303B2 (en) * | 2001-08-16 | 2003-07-22 | Hrl Laboratories, Llc | Comparator with very fast regeneration time constant |
| US6559682B1 (en) * | 2002-05-29 | 2003-05-06 | Vitesse Semiconductor Corporation | Dual-mixer loss of signal detection circuit |
| US6693457B2 (en) * | 2002-07-18 | 2004-02-17 | Northrop Grumman Corporation | Ultra high speed flip-flop |
| US7547993B2 (en) * | 2003-07-16 | 2009-06-16 | Autoliv Asp, Inc. | Radiofrequency double pole single throw switch |
| CN101107778A (zh) * | 2005-01-28 | 2008-01-16 | 皇家飞利浦电子股份有限公司 | 包括锁存器的设备 |
| WO2010032726A1 (ja) * | 2008-09-17 | 2010-03-25 | 日本電気株式会社 | サンプルホールド回路およびその制御方法 |
| KR101147360B1 (ko) | 2010-08-31 | 2012-05-23 | 매그나칩 반도체 유한회사 | 버퍼링 회로 및 이를 구비하는 반도체 장치 |
| US20120057606A1 (en) * | 2010-09-07 | 2012-03-08 | Broadcom Corporation | Multiplexer circuit |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3953746A (en) * | 1974-07-29 | 1976-04-27 | Honeywell Information Systems, Inc. | Selector latch gate |
| US4147943A (en) * | 1978-02-14 | 1979-04-03 | Trw Inc. | Sensitive high speed clocked comparator |
| JPS5925421A (ja) * | 1982-08-03 | 1984-02-09 | Toshiba Corp | 同期式論理回路 |
| US4628216A (en) * | 1984-07-09 | 1986-12-09 | Advanced Micro Devices, Inc. | Merging of logic function circuits to ECL latch or flip-flop circuit |
-
1988
- 1988-03-10 JP JP63057488A patent/JP2621311B2/ja not_active Expired - Fee Related
-
1989
- 1989-03-06 US US07/320,102 patent/US4982119A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01231421A (ja) | 1989-09-14 |
| US4982119A (en) | 1991-01-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2621311B2 (ja) | ラッチ回路付きコンパレータ | |
| JPS61230411A (ja) | 電気回路 | |
| JPH0368349B2 (ja) | ||
| JPS60247733A (ja) | 論理演算回路 | |
| JPS6229216A (ja) | シユミツト回路 | |
| JPH02892B2 (ja) | ||
| JP3530582B2 (ja) | シングルエンド入力論理ゲートを有する集積論理回路 | |
| JPS60817B2 (ja) | 相補型エミツタ・フオロワ回路 | |
| JPH04500447A (ja) | クロスオーバ電流の減小したｂｉ―ｃｍｏｓクロック駆動器 | |
| JPS6094531A (ja) | レベルアダプタ回路 | |
| JP2900373B2 (ja) | 演算増幅器 | |
| JP2760047B2 (ja) | エミッタ結合型論理回路 | |
| JP3060494B2 (ja) | フリップフロップ | |
| JPS6386611A (ja) | フリツプフロツプ | |
| JP2861226B2 (ja) | クロック信号出力回路 | |
| JP3138048B2 (ja) | ラッチ回路 | |
| JP2902277B2 (ja) | エミッタホロワ出力電流制限回路 | |
| JP2536156B2 (ja) | 絶対値回路 | |
| JP2526542Y2 (ja) | Ｅｃｌ回路の段間結合回路 | |
| JP3172310B2 (ja) | バッファ回路 | |
| JPH0472410B2 (ja) | ||
| JPH0730405A (ja) | Ｅｃｌ回路 | |
| JP2508052B2 (ja) | 電流駆動回路 | |
| JPH0411042B2 (ja) | ||
| JP2754673B2 (ja) | Ｅｃｌ―ｔｔｌレベル変換回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |