JP2616976B2 - アクティブマトリクスおよびその製作法 - Google Patents
アクティブマトリクスおよびその製作法Info
- Publication number
- JP2616976B2 JP2616976B2 JP25205988A JP25205988A JP2616976B2 JP 2616976 B2 JP2616976 B2 JP 2616976B2 JP 25205988 A JP25205988 A JP 25205988A JP 25205988 A JP25205988 A JP 25205988A JP 2616976 B2 JP2616976 B2 JP 2616976B2
- Authority
- JP
- Japan
- Prior art keywords
- active matrix
- additional capacitance
- insulating film
- wiring
- pixel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal Display Device Control (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、薄膜トランジスタ（以下、TFTという）等
の非線形素子で駆動するアクティブマトリクスおよびそ
の製作法に関するものである。
の非線形素子で駆動するアクティブマトリクスおよびそ
の製作法に関するものである。
液晶を表示媒体に用いた液晶ディスプレイ（LCD）
は、CRTディスプレイに較べて軽量・薄型であるととも
に、低消費電力などの特徴を有するため、上記CRTディ
スプレイの代替として研究開発が進められており、一部
実用化され始めている。特に、画素ごとに非線形素子を
設けて駆動するアクティブマトリクス方式は、CRTディ
スプレイの匹敵する高画質の実現が可能である。つぎに
アクティブマトリクス方式のLCDを説明するが、非線形
素子には最も多く用いられているTFTを用いる。
は、CRTディスプレイに較べて軽量・薄型であるととも
に、低消費電力などの特徴を有するため、上記CRTディ
スプレイの代替として研究開発が進められており、一部
実用化され始めている。特に、画素ごとに非線形素子を
設けて駆動するアクティブマトリクス方式は、CRTディ
スプレイの匹敵する高画質の実現が可能である。つぎに
アクティブマトリクス方式のLCDを説明するが、非線形
素子には最も多く用いられているTFTを用いる。
アクティブマトリクス方式を用いたLCDは、TFTと画素
電極とから構成される基本単位（画素）をマトリクス状
に並べ、上記画素周囲にTFT動作を制御する走査線およ
び画素周囲にTFT動作を制御する走査線および画素電極
に表示データを供給するデータ線を、格子状に配置した
アクティブマトリクス基板と、全面に単一電位が供給さ
れる対抗基板との間に、液晶を挟んだ構造をなしてい
る。ここでは画素電極と対向基板とで液晶を挟み表示を
行う部分を液晶表示セル、画素ごとに設けられたTFTを
画素用TFTと呼ぶことにする。第４図にアクティブマト
リクスの等価回路を示す。１は走査線、２はデータ線、
３はTFT、11は液晶表示セルである。
電極とから構成される基本単位（画素）をマトリクス状
に並べ、上記画素周囲にTFT動作を制御する走査線およ
び画素周囲にTFT動作を制御する走査線および画素電極
に表示データを供給するデータ線を、格子状に配置した
アクティブマトリクス基板と、全面に単一電位が供給さ
れる対抗基板との間に、液晶を挟んだ構造をなしてい
る。ここでは画素電極と対向基板とで液晶を挟み表示を
行う部分を液晶表示セル、画素ごとに設けられたTFTを
画素用TFTと呼ぶことにする。第４図にアクティブマト
リクスの等価回路を示す。１は走査線、２はデータ線、
３はTFT、11は液晶表示セルである。
アクティブマトリクス方式のLCDでは、液晶表示セル
が作る容量に電荷を充電することにより液晶に電圧を印
加し、液晶配向の変化に伴う透過率変化により表示を行
う。しかし、特定画素の充電時間は、つぎに同一画素に
表示データが書き込まれるまでの間の時間に較べて極め
て短く、充電後、つぎに表示データが書き込まれるまで
の間、TFTをオフ状態にして液晶表示セルの状態を保持
する必要がある。液晶に印加された電圧が規定された保
持時間内で変動すると、表示状態の変化が生じ、コント
ラスト低下等の表示品質上の問題を生じる。特に、フル
カラー化を目指して階調表示を行う場合や、より高精細
な画面を目指し画素サイズを小さく、すなわち液晶表示
セルの容量を小さくした場合にはこの電荷の保持特性が
問題になる。充電した電荷はTFTのリーク電流等により
漏れるため、液晶表示セルの保持特性は、液晶表示セル
の容量とTFTのリーク電流等による電荷のリーク量によ
り決まる。
が作る容量に電荷を充電することにより液晶に電圧を印
加し、液晶配向の変化に伴う透過率変化により表示を行
う。しかし、特定画素の充電時間は、つぎに同一画素に
表示データが書き込まれるまでの間の時間に較べて極め
て短く、充電後、つぎに表示データが書き込まれるまで
の間、TFTをオフ状態にして液晶表示セルの状態を保持
する必要がある。液晶に印加された電圧が規定された保
持時間内で変動すると、表示状態の変化が生じ、コント
ラスト低下等の表示品質上の問題を生じる。特に、フル
カラー化を目指して階調表示を行う場合や、より高精細
な画面を目指し画素サイズを小さく、すなわち液晶表示
セルの容量を小さくした場合にはこの電荷の保持特性が
問題になる。充電した電荷はTFTのリーク電流等により
漏れるため、液晶表示セルの保持特性は、液晶表示セル
の容量とTFTのリーク電流等による電荷のリーク量によ
り決まる。
上記の問題を解決するために、第５図に示したように
液晶表示セル11と並列に付加容量12を形成し、液晶表示
セルの実効的容量を増大する方法が一般に用いられてい
る。この方法では、電荷のリーク量が一定であれば、液
晶表示セルの容量の増大により液晶に印加される電圧値
の変動を小さくできる利点がある。このような付加容量
を用いた例が文献（例えば白井他「高画質フルカラー液
晶パネル」、電子通信学研究技術報告、Vol.86,No.65,p
p65−69,1986,Y.Oana“A240×320Elements Active Matr
ix LCD with Integrated Gate−Bus Drivers Using P
oly−Si TFTs"SID国際シンポジウム技術論文要約、pp31
2−315、1984等多数ある）に示されている。これらの例
では、第６図に示したように画素電極４と付加容量配線
５が付加容量用絶縁膜６を挟んで付加容量を形成する。
なお、上記付加容量配線５は対向電極と同電位が供給さ
れる。このため、上記付加容量配線５は、走査線１、デ
ータ線２またはその両方との交差が避けられない。
液晶表示セル11と並列に付加容量12を形成し、液晶表示
セルの実効的容量を増大する方法が一般に用いられてい
る。この方法では、電荷のリーク量が一定であれば、液
晶表示セルの容量の増大により液晶に印加される電圧値
の変動を小さくできる利点がある。このような付加容量
を用いた例が文献（例えば白井他「高画質フルカラー液
晶パネル」、電子通信学研究技術報告、Vol.86,No.65,p
p65−69,1986,Y.Oana“A240×320Elements Active Matr
ix LCD with Integrated Gate−Bus Drivers Using P
oly−Si TFTs"SID国際シンポジウム技術論文要約、pp31
2−315、1984等多数ある）に示されている。これらの例
では、第６図に示したように画素電極４と付加容量配線
５が付加容量用絶縁膜６を挟んで付加容量を形成する。
なお、上記付加容量配線５は対向電極と同電位が供給さ
れる。このため、上記付加容量配線５は、走査線１、デ
ータ線２またはその両方との交差が避けられない。
付加容量を形成した場合のアクティブマトリクスの概
念を第７図に示す。第７図（ａ）は付加容量配線５とデ
ータ線２が交差する場合、第７図（ｂ）は付加容量配線
５に走査線１とデータ線２の両方が交差する場合を示し
ている。第７図では走査線１と付加容量配線５とが交差
する場合は示していないが、考え方としてはデー線２と
交差する（ａ）の場合と同様である。
念を第７図に示す。第７図（ａ）は付加容量配線５とデ
ータ線２が交差する場合、第７図（ｂ）は付加容量配線
５に走査線１とデータ線２の両方が交差する場合を示し
ている。第７図では走査線１と付加容量配線５とが交差
する場合は示していないが、考え方としてはデー線２と
交差する（ａ）の場合と同様である。
したがって、付加容量を形成したアクティブマトリク
スでは、付加容量配線５とデータ線２または走査線１と
の交差部分に、配線容量が新たに発生することになる。
従来の方法では、付加容量配線とデータ線（または走査
線）の間の電気的絶縁は、付加容量を形成する絶縁膜だ
けによって行われている。したがって、付加容量値を増
すためには絶縁膜の膜厚を薄くせざるを得ず、このた
め、データ線または走査線の配線容量が増大することに
なり、アクティブマトリクスを駆動する周辺回路の負荷
が増すという欠点があった。
スでは、付加容量配線５とデータ線２または走査線１と
の交差部分に、配線容量が新たに発生することになる。
従来の方法では、付加容量配線とデータ線（または走査
線）の間の電気的絶縁は、付加容量を形成する絶縁膜だ
けによって行われている。したがって、付加容量値を増
すためには絶縁膜の膜厚を薄くせざるを得ず、このた
め、データ線または走査線の配線容量が増大することに
なり、アクティブマトリクスを駆動する周辺回路の負荷
が増すという欠点があった。
本発明は、データ線または走査線の配線容量を小さく
したアクティブマトリクスの構成と、その簡便な製作法
とを得ることを目的とする。
したアクティブマトリクスの構成と、その簡便な製作法
とを得ることを目的とする。
上記目的は、透明導電膜で構成する付加容量配線とデ
ータ線および走査線の両方または一方との交差部分が、
付加容量形成用絶縁膜およびネガ型感光性樹脂層によ
り、電気的に絶縁することによって達成される。
ータ線および走査線の両方または一方との交差部分が、
付加容量形成用絶縁膜およびネガ型感光性樹脂層によ
り、電気的に絶縁することによって達成される。
上記のように付加容量を形成した画素構造では配線容
量の増大が大きな問題になる。上記配線容量を低下させ
るには、付加容量配線とデータ線および走査線との交差
部に、新たな絶縁層を設けることによって配線容量を小
さくすることが考えられ、本発明では、上記データ線ま
たは走査線の配線容量を小さくするために、上記配線交
差部に感光性樹脂層よりなる絶縁層を簡便な方法によっ
て新たに設け、アクティブマトリクス構造を形成したも
のである。
量の増大が大きな問題になる。上記配線容量を低下させ
るには、付加容量配線とデータ線および走査線との交差
部に、新たな絶縁層を設けることによって配線容量を小
さくすることが考えられ、本発明では、上記データ線ま
たは走査線の配線容量を小さくするために、上記配線交
差部に感光性樹脂層よりなる絶縁層を簡便な方法によっ
て新たに設け、アクティブマトリクス構造を形成したも
のである。
つぎに本発明の実施例を図面とともに説明する。第１
図は本発明によるアクティブマトリクスの一実施例を示
す画素平面図、第２図は上記実施例のＡ−Ａ線矢視方向
の断面図、第３図（ａ）〜（ｅ）は上記実施例の製作方
法をそれぞれ説明する図である。第１図に示す実施例の
アクティブマトリクスの画素は第６図と同様に、走査線
１、データ線２、TFT3、画素電極４および付加容量配線
５により構成されている。断面構造としては、第２図に
示すように付加容量配線５と画素電極４との間に、付加
容量構造を形成するための付加容量用絶縁膜６が上記第
６図と同様に存在する。なお、第２図に示す断面図は、
アクティブマトリクスの特徴を判りやすくするため、Ａ
−Ａ′線矢視方向における断面図とＡ′−Ａ線矢視方向
における断面図とを合成してある。データ線２と付加容
量配線５との交差部分には、上記付加容量用絶縁膜６に
加えて感光性樹脂層７を設け、上記データ線２と付加容
量配線５との間に生じる配線容量を低減している。
図は本発明によるアクティブマトリクスの一実施例を示
す画素平面図、第２図は上記実施例のＡ−Ａ線矢視方向
の断面図、第３図（ａ）〜（ｅ）は上記実施例の製作方
法をそれぞれ説明する図である。第１図に示す実施例の
アクティブマトリクスの画素は第６図と同様に、走査線
１、データ線２、TFT3、画素電極４および付加容量配線
５により構成されている。断面構造としては、第２図に
示すように付加容量配線５と画素電極４との間に、付加
容量構造を形成するための付加容量用絶縁膜６が上記第
６図と同様に存在する。なお、第２図に示す断面図は、
アクティブマトリクスの特徴を判りやすくするため、Ａ
−Ａ′線矢視方向における断面図とＡ′−Ａ線矢視方向
における断面図とを合成してある。データ線２と付加容
量配線５との交差部分には、上記付加容量用絶縁膜６に
加えて感光性樹脂層７を設け、上記データ線２と付加容
量配線５との間に生じる配線容量を低減している。
つぎに、上記構成のアクティブマトリクスの製作法を
第３図により説明する。第３図（ａ）は透明基板10上に
TFT3、TFTのゲート電極を兼ねる走査線１および層間絶
縁膜８を形成後における画素の断面を示す。上記（ａ）
までの製作法は、従来からのアクティブマトリクス製作
法が使用できる。ここで透明導電膜、具体的にはITO（I
ndium TIn Oxide）膜をスパッタ法で500Å堆積し、通常
のホト工程により付加容量配線５のレジストパタンを形
成し、上記ITO膜を塩酸および硝酸を含む水溶液で加工
し、付加容量配線５を形成する。付加容量を形成するた
めの付加容量用絶縁膜６、具体的にはSiO2をスパッタリ
ング法等で堆積し、第３図（ｂ）に示す構造を作製す
る。
第３図により説明する。第３図（ａ）は透明基板10上に
TFT3、TFTのゲート電極を兼ねる走査線１および層間絶
縁膜８を形成後における画素の断面を示す。上記（ａ）
までの製作法は、従来からのアクティブマトリクス製作
法が使用できる。ここで透明導電膜、具体的にはITO（I
ndium TIn Oxide）膜をスパッタ法で500Å堆積し、通常
のホト工程により付加容量配線５のレジストパタンを形
成し、上記ITO膜を塩酸および硝酸を含む水溶液で加工
し、付加容量配線５を形成する。付加容量を形成するた
めの付加容量用絶縁膜６、具体的にはSiO2をスパッタリ
ング法等で堆積し、第３図（ｂ）に示す構造を作製す
る。
つぎに、画素電極４を形成するために、透明導電膜お
よび不透明膜の２層膜、例えば上記ITO膜500ÅとMo膜10
00Åをスパッタリング法で連続堆積を行い、通常のホト
工程により画素電極４のレジストパタンを形成したの
ち、Mo膜をCCl2F2とO2との混合ガスを用いた反応性イオ
ンエッチング法によって加工し、続いてITO膜を上記の
付加容量配線パタン加工時と同様に、塩酸・硝酸系の酸
溶液で加工して第３図（ｃ）に示す構造を作製する。
よび不透明膜の２層膜、例えば上記ITO膜500ÅとMo膜10
00Åをスパッタリング法で連続堆積を行い、通常のホト
工程により画素電極４のレジストパタンを形成したの
ち、Mo膜をCCl2F2とO2との混合ガスを用いた反応性イオ
ンエッチング法によって加工し、続いてITO膜を上記の
付加容量配線パタン加工時と同様に、塩酸・硝酸系の酸
溶液で加工して第３図（ｃ）に示す構造を作製する。
つぎに、ネガ型感光性樹脂、例えば東レのネガ型感光
性ポリイミドUR−3600を回転塗布法で塗布し、推奨の83
℃でプリベークして感光性樹脂層７を形成した。続いて
第３図（ｄ）に示すように基板10の背面から1000mj/cm2
の紫外光で上記感光性ポリイミドを露光する。その後、
推奨の現像液で未露光部の感光性ポリイミドを除去し、
250℃以上の熱処理を行ってイミド化反応を生じさせ
る。すると、第３図（ｅ）に示すように、不透明部分と
なる走査線１、TFT3および画素電極４上は感光性ポリイ
ミドが未感光になるため、上記感光性ポリイミドは除去
され、それ以外の部分に感光性樹脂層７が形成される。
性ポリイミドUR−3600を回転塗布法で塗布し、推奨の83
℃でプリベークして感光性樹脂層７を形成した。続いて
第３図（ｄ）に示すように基板10の背面から1000mj/cm2
の紫外光で上記感光性ポリイミドを露光する。その後、
推奨の現像液で未露光部の感光性ポリイミドを除去し、
250℃以上の熱処理を行ってイミド化反応を生じさせ
る。すると、第３図（ｅ）に示すように、不透明部分と
なる走査線１、TFT3および画素電極４上は感光性ポリイ
ミドが未感光になるため、上記感光性ポリイミドは除去
され、それ以外の部分に感光性樹脂層７が形成される。
最後に第２図に示すように、TFT3とデータ線２および
画素電極４とを電気的に接続するため、層間絶縁膜８と
付加容量用絶縁膜６にスリーホールを形成してAl等の金
属膜を堆積し、データ線２の配線パタンを形成する。こ
れらの工程は、通常のアクティブマトリクスに用いられ
る方法が適用できる。さらに、不要な画素電極４上の不
透明膜であるMo膜は、CCl2F2とO2との混合ガスを用いた
反応性イオンエッチング法等により除去すればよい。上
記諸工程によって、本発明のアクティブマトリクスが製
作できる。
画素電極４とを電気的に接続するため、層間絶縁膜８と
付加容量用絶縁膜６にスリーホールを形成してAl等の金
属膜を堆積し、データ線２の配線パタンを形成する。こ
れらの工程は、通常のアクティブマトリクスに用いられ
る方法が適用できる。さらに、不要な画素電極４上の不
透明膜であるMo膜は、CCl2F2とO2との混合ガスを用いた
反応性イオンエッチング法等により除去すればよい。上
記諸工程によって、本発明のアクティブマトリクスが製
作できる。
上記方法で製作したアクティブマトリクスにおけるデ
ータ線２との配線容量は、付加容量絶縁膜６をSiO2膜10
00Åとし、感光性ポリイミドの膜厚を3000Åとしたとこ
ろ、付加容量用絶縁膜６だけの場合に較べて配線容量を
約1/6に低減できた。また、感光性ポリイミドの膜厚を6
000Åと厚くしたところ、配線容量を約1/10に低減でき
るという効果があった。
ータ線２との配線容量は、付加容量絶縁膜６をSiO2膜10
00Åとし、感光性ポリイミドの膜厚を3000Åとしたとこ
ろ、付加容量用絶縁膜６だけの場合に較べて配線容量を
約1/6に低減できた。また、感光性ポリイミドの膜厚を6
000Åと厚くしたところ、配線容量を約1/10に低減でき
るという効果があった。
本発明の要点は、データ線と付加容量配線との間に感
光性樹脂の絶縁膜を介在させることにより、上記データ
線の配線容量を大幅に低減することにある。上記付加容
量配線は透明導体で形成されるため、画素電極上に不透
明な材料を一層設け、感光性樹脂を背面から露光するこ
とにより、ホトマスクなしの簡便な方法で、所望のデー
タ線と付加容量配線との間に感光性樹脂の絶縁膜を形成
することにある。したがって、上記感光性樹脂は配線交
差部にだけに存在すればよく、TFTや走査線部分が遮光
性であって、感光性樹脂が形成されなくても、本発明の
目的からいって全く問題はない。
光性樹脂の絶縁膜を介在させることにより、上記データ
線の配線容量を大幅に低減することにある。上記付加容
量配線は透明導体で形成されるため、画素電極上に不透
明な材料を一層設け、感光性樹脂を背面から露光するこ
とにより、ホトマスクなしの簡便な方法で、所望のデー
タ線と付加容量配線との間に感光性樹脂の絶縁膜を形成
することにある。したがって、上記感光性樹脂は配線交
差部にだけに存在すればよく、TFTや走査線部分が遮光
性であって、感光性樹脂が形成されなくても、本発明の
目的からいって全く問題はない。
また、本実施例では付加容量配線がデータ線とだけ交
差する場合についてだけ述べたが、走査線と交差する場
合、またはデータ線と走査線との両方と交差する場合で
あっても、感光性樹脂層を形成したのちに上記データ線
および走査線を形成するように工程を変更すれば、全く
同様に適用できることは明らかである。
差する場合についてだけ述べたが、走査線と交差する場
合、またはデータ線と走査線との両方と交差する場合で
あっても、感光性樹脂層を形成したのちに上記データ線
および走査線を形成するように工程を変更すれば、全く
同様に適用できることは明らかである。
さらに、感光性樹脂にはネガ型感光性ポリイミドを用
いたが、本発明の主旨から特定の感光性樹脂に限定され
るわけではなく、その他のネガ型感光性樹脂、例えばポ
リイソプレン系のレジスト（日本合成ゴム CBRシリー
ズ）やゴム系レジスト（東京応化OMRシリーズ）等が適
用できることは明らかである。
いたが、本発明の主旨から特定の感光性樹脂に限定され
るわけではなく、その他のネガ型感光性樹脂、例えばポ
リイソプレン系のレジスト（日本合成ゴム CBRシリー
ズ）やゴム系レジスト（東京応化OMRシリーズ）等が適
用できることは明らかである。
上記のように本発明によるアクティブマトリクスは、
画素ごとに非線形素子と画素電極とを設け、上記画素電
極の一部を付加容量の一方の電極に用いたアクティブマ
トリクスにおいて、透明導電膜で構成する付加容量配線
とデータ線および走査線の両方または一方との交差部分
が、付加容量形成用絶縁膜およびネガ型感光性樹脂層に
より、電気的に絶縁されているため、配線容量の増大を
考慮する必要なく、付加容量を形成する絶縁膜の膜厚を
任意に設定できる利点がある。さらに、従来のアクティ
ブマトリクスTFTや走査線等の配線が存在するために表
面に凹凸があり、そのため、それら凹凸の上に形成され
る配線はそれらの段差部で断線する確率が高くなり、歩
留りが低下するという欠点があった。しかし、本発明の
アクティブマトリクスではTFTを構成するSiや配線材料
が不透明膜であるため、感光性樹脂層が形成されず、上
記感光性樹脂層の厚さを調整すれば、段差部の平坦化が
できるので歩留りが向上の利点がある。
画素ごとに非線形素子と画素電極とを設け、上記画素電
極の一部を付加容量の一方の電極に用いたアクティブマ
トリクスにおいて、透明導電膜で構成する付加容量配線
とデータ線および走査線の両方または一方との交差部分
が、付加容量形成用絶縁膜およびネガ型感光性樹脂層に
より、電気的に絶縁されているため、配線容量の増大を
考慮する必要なく、付加容量を形成する絶縁膜の膜厚を
任意に設定できる利点がある。さらに、従来のアクティ
ブマトリクスTFTや走査線等の配線が存在するために表
面に凹凸があり、そのため、それら凹凸の上に形成され
る配線はそれらの段差部で断線する確率が高くなり、歩
留りが低下するという欠点があった。しかし、本発明の
アクティブマトリクスではTFTを構成するSiや配線材料
が不透明膜であるため、感光性樹脂層が形成されず、上
記感光性樹脂層の厚さを調整すれば、段差部の平坦化が
できるので歩留りが向上の利点がある。
第１図は本発明によるアクティブマトリクスの一実施例
を示す画素平面図、第２図は上記実施例のＡ−Ａ線矢視
方向の断面図、第３図（ａ）〜（ｅ）は上記実施例の製
作方法をそれぞれ説明する図、第４図はアクティブマト
リクスの等価回路図、第５図は付加容量を形成した場合
のアクティブマトリクスの等価回路図、第６図は付加容
量を形成した場合の従来例の画素断面図、第７図は付加
容量を形成した場合のアクティブマトリクスの概念図
で、（ａ）はデータ線と付加容量配線とが交差する場合
を示す図、（ｂ）は走査線とデータ線との両方に付加容
量配線が交差する場合を示す図である。 １……走査線 ２……データ線 ３……非線形素子 ４……画素電極 ５……付加容量配線 ６……付加容量形成用絶縁膜 ７……ネガ型感光性樹脂層
を示す画素平面図、第２図は上記実施例のＡ−Ａ線矢視
方向の断面図、第３図（ａ）〜（ｅ）は上記実施例の製
作方法をそれぞれ説明する図、第４図はアクティブマト
リクスの等価回路図、第５図は付加容量を形成した場合
のアクティブマトリクスの等価回路図、第６図は付加容
量を形成した場合の従来例の画素断面図、第７図は付加
容量を形成した場合のアクティブマトリクスの概念図
で、（ａ）はデータ線と付加容量配線とが交差する場合
を示す図、（ｂ）は走査線とデータ線との両方に付加容
量配線が交差する場合を示す図である。 １……走査線 ２……データ線 ３……非線形素子 ４……画素電極 ５……付加容量配線 ６……付加容量形成用絶縁膜 ７……ネガ型感光性樹脂層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 萩原 昇 東京都千代田区内幸町１丁目１番６号 日本電信電話株式会社内 (56)参考文献 特開 平１−283519（ＪＰ，Ａ) 特開 昭60−230118（ＪＰ，Ａ)
Claims (2)
- 【請求項１】画素ごとに非線形素子と画素電極とを設
け、上記画素電極の一部を付加容量の一方の電極に用い
たアクティブマトリクスにおいて、透明導電膜で構成す
る付加容量配線とデータ線および走査線の両方または一
方との交差部分が、付加容量形成用絶縁膜およびネガ型
感光性樹脂層により、電気的に絶縁されていることを特
徴とするアクティブマトリクス。 - 【請求項２】画素ごとに非線形素子と画素電極とを設
け、上記画素電極の一部を付加容量の一方の電極に用い
たアクティブマトリクスの製作法において、透明基板の
主表面上に透明導電膜により付加容量配線を形成したの
ち、付加容量形成用絶縁膜を堆積し、続いて透明導電膜
と不透明導電膜との２層膜で画素電極を形成し、ネガ型
感光性樹脂を塗布して基板の背面から露光を行い、上記
不透明導電膜等の遮光部分以外の領域上に上記ネガ型感
光性樹脂層を形成し、上記領域にネガ型感光性樹脂層と
上記付加容量形成用絶縁膜からなる絶縁膜を形成して、
上記絶縁膜上にデータ線または走査線、あるいはその両
方を形成する工程を含むことを特徴とするアクティブマ
トリクスの製作法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25205988A JP2616976B2 (ja) | 1988-10-07 | 1988-10-07 | アクティブマトリクスおよびその製作法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25205988A JP2616976B2 (ja) | 1988-10-07 | 1988-10-07 | アクティブマトリクスおよびその製作法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02100024A JPH02100024A (ja) | 1990-04-12 |
| JP2616976B2 true JP2616976B2 (ja) | 1997-06-04 |
Family
ID=17231991
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25205988A Expired - Fee Related JP2616976B2 (ja) | 1988-10-07 | 1988-10-07 | アクティブマトリクスおよびその製作法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2616976B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2531795Y2 (ja) * | 1990-11-28 | 1997-04-09 | 自動車機器株式会社 | 動力舵取装置 |
| US5414278A (en) * | 1991-07-04 | 1995-05-09 | Mitsushibi Denki Kabushiki Kaisha | Active matrix liquid crystal display device |
| US5814529A (en) | 1995-01-17 | 1998-09-29 | Semiconductor Energy Laboratory Co., Ltd. | Method for producing a semiconductor integrated circuit including a thin film transistor and a capacitor |
| EP1031873A3 (en) * | 1999-02-23 | 2005-02-23 | Sel Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and fabrication method thereof |
| JP3989761B2 (ja) | 2002-04-09 | 2007-10-10 | 株式会社半導体エネルギー研究所 | 半導体表示装置 |
| US7038239B2 (en) | 2002-04-09 | 2006-05-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor element and display device using the same |
| US7256421B2 (en) | 2002-05-17 | 2007-08-14 | Semiconductor Energy Laboratory, Co., Ltd. | Display device having a structure for preventing the deterioration of a light emitting device |
-
1988
- 1988-10-07 JP JP25205988A patent/JP2616976B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02100024A (ja) | 1990-04-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3433779B2 (ja) | アクティブマトリクス基板およびその製造方法 | |
| JP3290772B2 (ja) | 表示装置 | |
| JP5036745B2 (ja) | 液晶表示装置とその製造方法 | |
| JP2800956B2 (ja) | アクティブマトリクス基板 | |
| JP2004004536A (ja) | アクティブマトリクス基板 | |
| US5880794A (en) | Active matrix liquid crystal display and method with two anodizations | |
| US7768590B2 (en) | Production method of active matrix substrate, active matrix substrate, and liquid crystal display device | |
| JPH08179351A (ja) | 表示装置用アレイ基板 | |
| JP2616976B2 (ja) | アクティブマトリクスおよびその製作法 | |
| JPH05142570A (ja) | アクテイブマトリクス基板 | |
| US6900871B1 (en) | Thin film transistor substrate of liquid crystal display and method of manufacture | |
| JPH09152620A (ja) | 液晶表示素子 | |
| JPH10133227A (ja) | 液晶表示装置およびその製造方法 | |
| KR20030057770A (ko) | 액정표시소자의 스토리지 커패시터 형성방법 및 구조 | |
| JP3427664B2 (ja) | 横電界方式アクティブマトリクス型液晶表示装置 | |
| JPH0239103B2 (ja) | ||
| JPH0682824A (ja) | 液晶パネル | |
| JPH06242453A (ja) | アクティブマトリックス型液晶表示装置 | |
| JP4468626B2 (ja) | 表示装置用基板及びそれを備えた表示装置 | |
| JP2687967B2 (ja) | 液晶表示装置 | |
| KR0144233B1 (ko) | 액티브 매트릭스 방식의 액정 표시 장치 및 그의 제조 방법 | |
| JP3519275B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| KR0145905B1 (ko) | 리버스 틸트 현상을 방지하는 액정 표시장치 | |
| KR20030062592A (ko) | 액정표시장치용 박막 트랜지스터 기판 및 그 제조방법 | |
| JPH05224236A (ja) | アクティブマトリクス型液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |