JP2614868B2 - 電界効果トランジスタの製造法 - Google Patents

電界効果トランジスタの製造法

Info

Publication number
JP2614868B2
JP2614868B2 JP62226199A JP22619987A JP2614868B2 JP 2614868 B2 JP2614868 B2 JP 2614868B2 JP 62226199 A JP62226199 A JP 62226199A JP 22619987 A JP22619987 A JP 22619987A JP 2614868 B2 JP2614868 B2 JP 2614868B2
Authority
JP
Japan
Prior art keywords
diamond
semiconductor layer
type
effect transistor
vapor phase
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62226199A
Other languages
English (en)
Other versions
JPS6468966A (en
Inventor
英章 中幡
貴浩 今井
直治 藤森
Original Assignee
導電性無機化合物技術研究組合
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 導電性無機化合物技術研究組合 filed Critical 導電性無機化合物技術研究組合
Priority to JP62226199A priority Critical patent/JP2614868B2/ja
Publication of JPS6468966A publication Critical patent/JPS6468966A/ja
Application granted granted Critical
Publication of JP2614868B2 publication Critical patent/JP2614868B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1602Diamond

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、半導体デバイスの1種である電界効果トラ
ンジスタに関する。
[従来の技術] 現在、半導体材料として用いられているのは主として
Siである。半導体市場の主流である論理回路や半導体メ
モリーなどの集積回路を構成している半導体デバイスに
はSiが用いられている。半導体デバイスの中で半導体メ
モリーには、集積化の容易なMOS型電界効果トランジス
タが用いられ、高速性を要求される論理演算子にはバイ
ポーラ型トランジスタが用いられている。
これら以外にもアナログICなど多くの電子部品はSiで
成っている。また、GaAsやInPなどの化合物半導体は光
学デバイス、超高速ICのような限定された用途に向けて
開発が進んでいる。
しかし、Siは200℃以上、GaAsは300℃以上の高温では
使用できないという問題がある。これは、バンドギャッ
プがSiで1.1eV、GaAsで1.5eVと小さいために、Siは200
℃以上、GaAsは300℃以上で真性領域に入り、キャリア
密度が増大してしまうためである。
ところで、集積回路の集積度は近年ますます高まる傾
向にあるが、それに伴って、素子の熱発生の割合も高ま
り、これは回路の誤動作の原因となるため、放熱の手段
も問題になってきている。
[発明が解決しようとする問題点] 本発明の目的は、耐熱性を有することに加えて、有効
な放熱手段をも有することができる電界効果トランジス
タを提供することにある。
[問題点を解決するための手段] 本発明の目的は、MIS構造においてP型半導体層部、
N型半導体層部及び絶縁体層部のすべてが気相合成法に
より作成されたダイヤモンド層から成り、ダイヤモンド
単結晶から成る基板を有するMIS型電界効果トランジス
タの製造法であって、 ダイヤモンド単結晶基板上に気相合成法によりN型ダ
イヤモンド半導体層を形成した後、周期律表4a,5a,6a,7
a,8a族の元素から選択された少なくとも1種の金属を主
成分とする高融点金属から成るマスクを用いて前記N型
ダイヤモンド半導体層の一部をドライエッチングするこ
とによりソース・ドレインを形成し、次に気相合成法に
よりP型ダイヤモンド半導体層を形成した後、リフトオ
フ法により前記マスクの上の前記P型ダイヤモンド半導
体層を除去し、次に気相合成法によりノンドープダイヤ
モンド絶縁体層を形成した後、前記ノンドープダイヤモ
ンド絶縁体層の一部をドライエッチングすることにより
前記N型ダイヤモンド半導体層を露出し、最後に電極を
形成するMIS型電界効果トランジスタの製造法によって
達成される。
本発明の電界効果トランジスタは、放熱効果の点か
ら、ダイヤモンド単結晶からなる基板を有することが好
ましい。
ダイヤモンドは、バンドギャップが5.5eVと大きいた
め、真性領域に相当する温度領域は、ダイヤモンドが熱
的に安定な1400℃以下には存在しない。また化学的にも
非常に安定である。よって、ダイヤモンドで作製したデ
バイスは高温での動作が可能となり、耐環境性の優れた
ものとなる。また、ダイヤモンドの熱伝導率は20[W/cm
・K]とSiの10倍以上であり、放熱性にも優れている。
さらに、ダイヤモンドはキャリアの移動度が大きい(電
子移動度:2000[cm2/V・秒]、ホール移動度:2100[cm2
/V・秒]at300°K)。誘電率が小さい(K=5.5)、破
壊電界が大きい(EB=5×106V/cm)などの特徴を有し
ており、高周波で大電力用のデバイスを作製することが
できる。
一方、ダイヤモンドは、不純物を含まないと絶縁体で
あるという特徴も有しているため、MIS型電界効果トラ
ンジスタを作製する際に、半導体層のみならず絶縁層も
ダイヤモンドで構成できるという利点があり、それらの
界面での界面準位を少なくできる。また、ダイヤモンド
中ではナトリウムなどの可動性汚染不純物の拡散係数が
小さいという特長がある。それゆえ、ダイヤモンドを用
いて作製したMIS型電界効果トランジスタは高電界、高
温の下でも安定した動作を行うことができる。また、一
般にMIS構造のトランジスタは、バイポーラ型トランジ
スタに比べて製造工程が簡易であり、集積化が容易であ
るが、これに加えてプラズマエッチング時に用いた高融
点金属マスクをそのままリフトオフの際にも利用すると
いう本製造方法は、製造工程を簡易にできるという点で
優れている。
ダイヤモンド層を成長させる気相合成法としては、
1)熱電子放射材を加熱して原料ガスを活性化する方
法、2)直流、高周波又はマイクロ波電界による放電を
利用する方法、3)イオン衝撃を利用する方法、4)光
によりガス分子を分解せしめる方法があるが、いずれを
用いても本発明の効果は同じである。
ダイヤモンドは化学的に非常に安定であるため、素子
を形成するための微細加工が困難であったが、酸素プラ
ズマを用いたドライエッチング法と、リフトオフ法によ
りダイヤモンド上に微細なパターンを形成し得る。
酸素プラズマを用いたドライエッチング法としては、
平行平板電極によるプラズマエッチング法とイオンビー
ムエッチング法のいずれをも用いることができる。
リフトオフ法において、プラズマエッチング法で用い
たマスクを用いることによってマスクの自己整合を行
い、パターニング工程毎にマスクの位置合せを行う手間
を省き、自動的に高精度のパターンを形成することがで
きる。マスクの材料としては、耐酸化性であって、かつ
ダイヤモンド薄膜成長の800℃以上の温度に耐える。4a,
5a,6a,7a,8a族金属元素及びそれらの合金が適してい
る。
添付第1図の断面図を参照しながら、本発明のMIS型
電界効果トランジスタの製造法の一例を示す。
(i)ダイヤモンド単結晶基板1上に、気相合成法によ
りN型ダイヤモンド半導体層2を形成する(第1図
(i)参照)。
(ii)N型ダイヤモンド半導体層2の一部の上にCr(ク
ロム)などから成るマスク3を形成した後、N型ダイヤ
モンド半導体層2のマスクされていない部分をプラズマ
エッチングにより除去する(第1図(ii)参照)。
(iii)気相合成法によりP型ダイヤモンド半導体層4
を形成する(第1図(iii)参照)。
(iv)P型ダイヤモンド半導体層4の一部をリフトオフ
法により除去する(第1図(iv)参照)。
(v)気相合成法によりノンドープダイヤモンド絶縁体
層5を形成する(第1図(v)参照)。
(vi)絶縁体層5の一部をプラズマエッチングする(第
1図(vi)参照)。
(vii)ソース、ゲート及びドレインのそれぞれにおい
て電極6,6′,6″を形成する(第1図(vii)参照)。
この電界効果トランジスタの動作機構はSiのMOS型電
界効果トランジスタと同様であるが、材料がすべてダイ
ヤモンドであるところに特徴がある。
[発明の効果] 本発明のMIS電界効果トランジスタは耐熱性及び耐環
境性に優れており、自動車のエンジンルーム、原子炉及
び人工衛星などの過酷な環境下で使用できる。
ダイヤモンドの熱伝導率の良好さから高集積化が容易
であるので、耐熱性高速論理素子及び高周波大出力素子
として有用である。
[実施例] 以下に本発明の実施例を示す。
実施例1 第1図に示したような手順により、ダイヤモンドから
成るMIS型電界効果トランジスタを作製した。
(i)3×2×1mmのIb型人工単結晶ダイヤ基板の(11
1)面上に公知のマイクロ波プラズマCVD法でP(リン)
ドープN型ダイヤモンド薄膜層1.5μmを形成した。
(合成条件:マイクロ波パワー=350W、反応圧力=30To
rr、反応ガス=CH4(0.5%)+PH3(0.00005%)+H
2(残)) (ii)N型ダイヤモンド薄膜層の一部にCr(クロム)を
マスクとして蒸着し、マスクで覆われていない部分を酸
素プラズマエッチングした。
(エッチング条件:R.F.パワー(高周波出力)=200W、
圧力=0.005Torr) (iii)先のCrマスクを除去せずに、マイクロ波プラズ
マCVD法によりB(ホウ素)ドープP型ダイヤモンド薄
膜層1.5μmを形成した。
(合成条件:マイクロ波パワー=350W、反応圧力=30To
rr、反応ガス=CH4(0.5%)+B2H6(0.00005%)+H2
(残)) (iv)Crマスクを王水で溶解することによってP型ダイ
ヤモンド薄膜層の一部をリフトオフ法により除去した。
(v)マイクロ波プラズマCVD法でノンドープダイヤモ
ンド薄膜層1000オングストロームを形成した。
(合成条件:マイクロ波パワー=350W、反応圧力=30To
rr、反応ガス=CH4(0.5%)+H2(99.5%)) (vi)ノンドープダイヤモンド薄膜層の一部を酸素プラ
ズマエッチングした。
(エッチング条件:R.F.パワー=200W、圧力=0.005Tor
r) (vii)Au/Mo/Tiの3層電極を蒸着後、一部エッチング
を行い、ソース、ゲート及びドレインのそれぞれにオー
ミック電極を形成した。
このようにして作製したMIS型電界効果トランジスタ
の特性を測定したところ800℃でも第2図のようなトラ
ンジスタ特性が観測された。
【図面の簡単な説明】
第1図は、本発明の電界効果トランジスタの製造を示す
断面図、 第2図は、トランジスタ特性を示すグラフである。 1…ダイヤモンド単結晶基板、2…N型ダイヤモンド半
導体層、3…マスク、4…P型ダイヤモンド半導体層、
5…ノンドープダイヤモンド絶縁体層、6,6′,6″…電
極。

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】MIS構造においてP型半導体層部、N型半
    導体層部及び絶縁体層部のすべてが気相合成法により作
    成されたダイヤモンド層から成り、ダイヤモンド単結晶
    から成る基板を有するMIS型電界効果トランジスタの製
    造法であって、 ダイヤモンド単結晶基板上に気相合成法によりN型ダイ
    ヤモンド半導体層を形成した後、周期律表4a,5a,6a,7a,
    8a族の元素から選択された少なくとも1種の金属を主成
    分とする高融点金属から成るマスクを用いて前記N型ダ
    イヤモンド半導体層の一部をドライエッチングすること
    によりソース・ドレインを形成し、次に気相合成法によ
    りP型ダイヤモンド半導体層を形成した後、リフトオフ
    法により前記マスクの上の前記P型ダイヤモンド半導体
    層を除去し、次に気相合成法によりノンドープダイヤモ
    ンド絶縁体層を形成した後、前記ノンドープダイヤモン
    ド絶縁体層の一部をドライエッチングすることにより前
    記N型ダイヤモンド半導体層を露出し、最後に電極を形
    成するMIS型電界効果トランジスタの製造法。
JP62226199A 1987-09-09 1987-09-09 電界効果トランジスタの製造法 Expired - Lifetime JP2614868B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62226199A JP2614868B2 (ja) 1987-09-09 1987-09-09 電界効果トランジスタの製造法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62226199A JP2614868B2 (ja) 1987-09-09 1987-09-09 電界効果トランジスタの製造法

Publications (2)

Publication Number Publication Date
JPS6468966A JPS6468966A (en) 1989-03-15
JP2614868B2 true JP2614868B2 (ja) 1997-05-28

Family

ID=16841441

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62226199A Expired - Lifetime JP2614868B2 (ja) 1987-09-09 1987-09-09 電界効果トランジスタの製造法

Country Status (1)

Country Link
JP (1) JP2614868B2 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2519328B2 (ja) * 1989-11-18 1996-07-31 株式会社東芝 半導体装置およびその製造方法
US5099296A (en) * 1990-04-06 1992-03-24 Xerox Corporation Thin film transistor
JP2961812B2 (ja) * 1990-05-17 1999-10-12 住友電気工業株式会社 半導体装置
WO1992001314A1 (en) * 1990-07-06 1992-01-23 Advanced Technology Materials, Inc. N-type semiconducting diamond, and method of making the same
JPH0815160B2 (ja) * 1991-03-29 1996-02-14 株式会社神戸製鋼所 ダイヤモンドショットキーゲート型電界効果トランジスタ
US5382809A (en) * 1992-09-14 1995-01-17 Sumitomo Electric Industries, Ltd. Semiconductor device including semiconductor diamond
JPH0794303A (ja) * 1993-05-04 1995-04-07 Kobe Steel Ltd 高配向性ダイヤモンド薄膜サーミスタ
US5371383A (en) * 1993-05-14 1994-12-06 Kobe Steel Usa Inc. Highly oriented diamond film field-effect transistor
US5442199A (en) * 1993-05-14 1995-08-15 Kobe Steel Usa, Inc. Diamond hetero-junction rectifying element
JP3755904B2 (ja) * 1993-05-14 2006-03-15 株式会社神戸製鋼所 ダイヤモンド整流素子
JPH0794805A (ja) * 1993-05-14 1995-04-07 Kobe Steel Ltd 高配向性ダイヤモンド薄膜磁気検出素子及び磁気検出装置
US6582513B1 (en) 1998-05-15 2003-06-24 Apollo Diamond, Inc. System and method for producing synthetic diamond
US20070272929A1 (en) * 2003-11-25 2007-11-29 Akihiko Namba Diamond N-Type Semiconductor, Method of Manufacturing the Same, Semiconductor Device, and Electron Emitting Device
JP2012176889A (ja) * 2012-05-10 2012-09-13 Apollo Diamond Inc 合成ダイヤモンドを生成するためのシステム及び方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59208821A (ja) * 1983-05-13 1984-11-27 Sumitomo Electric Ind Ltd 気相合成によるダイヤモンド半導体およびその製造方法
JPS59213126A (ja) * 1983-05-19 1984-12-03 Sumitomo Electric Ind Ltd ダイヤモンド半導体素子の製造法

Also Published As

Publication number Publication date
JPS6468966A (en) 1989-03-15

Similar Documents

Publication Publication Date Title
JP2614868B2 (ja) 電界効果トランジスタの製造法
US4080719A (en) Method of manufacturing a semiconductor device and device manufactured according to the method
JP2590161B2 (ja) Mis型電界効果トランジスタの製造法
US4561168A (en) Method of making shadow isolated metal DMOS FET device
JP2514721B2 (ja) Mes型電界効果トランジスタ
US3601888A (en) Semiconductor fabrication technique and devices formed thereby utilizing a doped metal conductor
JPS59213126A (ja) ダイヤモンド半導体素子の製造法
JPH0357613B2 (ja)
KR20010038931A (ko) Sipos를 이용한 고전압 반도체소자 및 그 제조방법
KR950005485B1 (ko) 박막트랜지스터 및 그 제조방법
JP2593898B2 (ja) 半導体素子
US4641164A (en) Bidirectional vertical power MOS device and fabrication method
JPH0526325B2 (ja)
US3868720A (en) High frequency bipolar transistor with integral thermally compensated degenerative feedback resistance
JPH0311666A (ja) 半導体集積回路装置
JPH07115191A (ja) ダイヤモンド電界効果トランジスタ及びその製造方法
JPH04373133A (ja) 半導体装置
JPS6135710B2 (ja)
US4700460A (en) Method for fabricating bidirectional vertical power MOS device
JPH0510827B2 (ja)
JP3260502B2 (ja) 電子放出素子
JPH0897398A (ja) 量子効果装置及びその製造方法
JP4312331B2 (ja) 電子放出装置
KR0163739B1 (ko) 자기정렬 쌍극자 트랜지스터의 제조방법
JPH11150269A (ja) パワー集積回路、その製造方法およびそれを含む変換装置

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080227

Year of fee payment: 11