JP2612000B2

JP2612000B2 - データ処理装置

Info

Publication number: JP2612000B2
Application number: JP62221237A
Authority: JP
Inventors: ウィリブロルダス・ヨハネス・ファン・ヒルス
Original assignee: フィリップスエレクトロニクスネムローゼフェンノートシャップ
Priority date: 1986-09-05
Filing date: 1987-09-05
Publication date: 1997-05-21
Anticipated expiration: 2012-05-21
Also published as: CA1297590C; SE8703405D0; SE466368B; GB8621469D0; SE8703405L; DE3727586A1; US4882731A; FR2604542B1; DE3727586C2; GB2194850A; JPS6367644A; GB2194850B; FR2604542A1

Description

【発明の詳細な説明】発明の背景本発明はほぼ同一構成の４つのデータ処理モジュール
から成り、複数個のデータ処理モジュールにおける時を
同じくする単一ビットの故障及び単一のデータ処理モジ
ュールにおける任意のデータ故障の双方に対して保護す
るデータ処理装置に関するものである。

斯種の装置は本願人の出願に係る米国特許第4512020
号から既知である。この従来の装置は４ビットから成る
所謂シンボル（記号）に基づいて作動し、斯かる特許に
提示してあるような最適コードは、所謂「正規モード」
にて２つの任意の単一ビット誤りを５の最小ハミング距
離で訂正可能にする。消失（イレージャ）モードでは、
３つの４ビットシンボルに関するコードが３のハミング
距離を有する間は残りの１つのデータ処理モジュールを
無視し、１つの追加のビット誤りを訂正可能にする。い
ずれか２つのデータ処理モジュールが同時に故障し、そ
れらのアイデンティティが判る場合には、２つの残りの
データ処理モジュールに他の誤りがなければ、これらの
残りのモジュールは機能し続け、正しい結果を達成す
る。上記誤り保護能力は、100％の冗長度で斯かるコー
ドの最小距離プロフィールにて（5,3,1）として表すこ
とができる。なお、最小距離プロフィールについては後
に定義する。

発明の概要データ処理技術はビット幅を増大させたプロセッサに
発展している。

本発明の目的は８ビットのシンボルを用いて同じ量の
冗長度で前述した誤り保護能力を改善し、（7,4,1）の
最小距離プロフィールを最適に実現することにある。即
ち、正規モードでの距離を７とし、３つの任意の単一ビ
ット誤りを訂正可能とする。この程度の保護は２つの任
意の単一ビット誤りまで訂正し、かつ４つの任意の単一
ビット誤りまでを検出するのにも使用し得ることは従来
既知である。ビット誤りの訂正と検出との間の取り決め
は周知である。消失モードでは、４のハミング距離によ
って単一ビットの補正、２ビットの誤り検出又は３ビッ
トの誤り検出もする。他のいずれもの誤りがなければ、
２つのデータ処理モジュールのいずれも組合せを無視し
て、残りの２つのデータ処理モジュールで正しい結果を
得ることができる。

本発明は、（ａ）各データ処理モジュールが、（ｉ）データ路の幅が少なくとも2nバイト（ｎは１に等
しいか、それ以上の整数）の各データ処理手段、（ii）対応するデータ処理手段によって供給される2nバ
イトの処理結果をｎバイトの各符号化結果にバイト単位
で符号化する各エンコーダ・モジュール、（iii）各エンコーダ・モジュールによって供給される
各符号化結果を記憶する各メモリ・モジュール及び（iv）前記符号化結果を４バイトのそれぞれのグループ
で受信し、これらの符号化結果から前記処理結果を表す
２バイトのデータワードを再構成して、対応するデータ
処理手段に与えるための各入力デコーダを具えている４つのデータ処理モジュール（100,102,10
4,106）と；（ｂ）各データ処理モジュールによって供給される符号
化結果を全てのデータ処理モジュールの各入力デコーダ
へ供給する相互接続ネットワークと；（ｃ）前記入力デコーダが、それぞれ第1,第２及び第３
モードをとるように、各入力デコーダを制御するモード
・レジスタ手段であって、（ｉ）第１モードでは、前記入力デコーダが前記グルー
プのうちの１つのグループの全バイトを受取って処理
し、（ii）４通りある第２モードでは、前記入力デコーダが
前記グループのうちの１つのグループの３バイトを受取
って処理するも、該グループの関連する４バイトを除去
し、（iii）６通りある第３モードでは、前記入力デコーダ
が前記グループのうちの１つのグループの２バイトを受
取って処理するも、該グループの残りの２バイトの関連
する組合せを除去するように前記入力デコーダを制御するモード・レジスタ手
段と；を具えているデータ処理装置であって、前記エンコーダ
・モジュールが、データワードの各バイトに正則マトリ
ックスを乗じると共に、これらの乗算バイトを加算して
コードバイトを生成し、斯くして各エンコーダ・モジュ
ールによって生成される４つのコードバイトが、７ビッ
トにわたる最小ハミング距離を有するコードから成るコ
ードワードを構成し、いずれかの第２モードで受取られ
る３つのコードバイトが４ビットにわたる最小ハミング
距離を有する部分コードワードを構成し、いずれかの第
３モードで受取られる２つのコードバイトが、関連する
処理結果の全ビットを表現するようにしたことを特徴と
する。

実施例の説明第１図は本発明によるデータ処理装置の一例を示した
ものである。データはワードから成り、これらの各ワー
ドは16ビットを有しており、しかも後に説明するガロア
体（Galois field）の２つのシンボルを表す。データワ
ードはライン62,64,66,68に現れる。これらのデータワ
ードはそれぞれプロセッサ素子12,14,16,18にて処理さ
れる。プロセッサ素子は斯かる各処理に応答して、ライ
ン90,92,94,96にデータの処理結果ワードを発生する
か、又はライン70,72,74,76にアドレスワードを発生す
る。各メモリモジュールには既知のメモリ管理ユニット
（図示せず）を設けることができる。局部メモリ28,30,
32,34はアドレス・デコーダ27,29,31,33を介してアドレ
スされる。各コード・ジェネレータ20,22,24,26では、
受信された16ビットのデータワードから８ビットのコー
ド・シンボルを形成するため、１つのデータワードから
形成されるコード・シンボルが一緒になって１つのコー
ドワードを形成する。これらのコード・シンボルは、記
憶させるためにメモリ28,30,32,34に供給する。これら
のメモリから読取った後のコード・シンボルは読取増幅
器36,38,40,42にて再生する。このコード・シンボルの
再生は、局部メモリに中間記憶させないでも行うことが
できる。コード・シンボルは、いずれも全てのレジスタ
46,48,50,52に供給することができる。これらのレジス
タは、コードワードからデータワードを再構成して、こ
れらのデータワードをライン62,64,66,68に出力させる
ために再構成装置又はデコーダ54,56,58,60に接続す
る。素子46,54,12,20,28及び36の組合わせは、単一の個
別誤り分離領域（データ処理モジュール）100内に含ま
れ、他の素子の組合せも同様にそれぞれ別個の誤り分離
領域102,104,106に含まれる。２つの異なる誤り分離領
域における誤りは独立しているものと見なす。多くの場
合に、各誤り分離領域が例えば別個のプリント回路板
と、その回路板の部品か、或いは部品に代わる集積回路
をカバーするものとする場合には、多くの誤りのカテゴ
リーに対して斯かる要件は満足される。図示の回路は４
つの各誤り分離領域を形成する。しかし、これら４つの
誤り分離領域における動作の同期化については図面の明
瞭化のために省いてある。各プロセッサ素子は、それぞ
れプログラムに従って作動する。関連する誤り分離領域
内のサブシステムの構成は、コード・ジェネレータ（2
0,22,24,26）以外は同一構成である。コード・ジェネレ
ータは各々異なるアルゴリズムを実行し、16ビットのデ
ータワードから４つの各コード・シンボルを形成する。
また、データ再構成装置54,56,58,60もコンピュータシ
ステムの制御モードに応じて別々に制御することができ
る。任意に位置する３つまでのビット誤り、又は１つの
シンボル誤りの訂正し得る正規モードは、メモリ内に生
ずる誤りを訂正するのに極めて好適であることを確かめ
た。これらメモリに生ずる誤りは通常相互に独立してお
り、「ソフトエラー」と称されることもある。全てのシ
ンボルを信頼できなくするシンボル誤りは通常欠陥プロ
セッサによって起生される。これらのシンボル誤りは消
失モードで処理することができ、このモードでは選択可
能な誤り分離領域、即ちデータ処理モジュールにより発
生される全てのデータ及び／又は制御信号を無視する。
斯様なシンボル誤りは通常永久的なものであることを確
かめた。しかし、このコンピュータシステムではシンボ
ル誤りを直ちに修復させる必要はない。その理由は、デ
コーダは消失モードに切り換えることができるからであ
る。なお、斯様なシンボル誤りが生ずる場合には、消失
モードに直ちに切り換えるのが有利であることを確かめ
た。第１図の各誤り分離領域は各別の誤りレジスタ（14
8,150,152,154）も具えており、これらのレジスタは関
連するデコーダ（54,56,58,60）からの出力信号によっ
て制御され、また上記各レジスタの出力信号は中央制御
装置44に供給される。なお、第１図には中央制御ユニッ
ト44から各誤りレジスタへのリセットラインも示してあ
る。しかし、これらの制御ラインの多様性は図示してな
い。各誤り分離領域は、それぞれ４ビットのモードレジ
スタ140,142,144,146も具えている。これらのモードレ
ジスタの制御は、関連するデコーダ（54,56,58,60）か
らの出力信号によって行なう。各モードレジスタの内容
は関連するデコーダの動作モードを制御する。誤りレジ
スタの整定は、関連するモードレジスタの内容によって
共働制御される。この関係をモードレジスタと誤りレジ
スタとの間に矢印にて示してある。各モードレジスタは
中央制御装置からの制御信号を受信する。中央制御は４
つのデータ処理モジュールに分配させることもできる。
これらの分配させた制御モジュール（図示せず）間に制
御メッセージを通信させる通信システムは本願人の先の
出願に係るオランダ国特許出願第8402472号、又はこれ
に対応する米国特許出願第758932号に従って実行させる
ことができる。この通信方法は１つのデータ処理モジュ
ールの任意の故障を考慮する。

第１図の装置で、誤りのない状態では、全ての誤り分
離領域にて同じプログラムを実行させる。このことは正
規モードについても言えることである。しかし、所定の
分離領域にて系統的な妨害が生ずる場合には、この妨害
に起因するビット重み８までのシンボル誤りが他の分離
領域にて検出され、これらの分離領域が消失モードに切
り換えられるため、障害分離領域は最早考慮されなくな
る。障害分離領域そのものではシグナリングを補正する
必要はなく、（例えばモードレジスタの故障により）全
く異なる制御が行われることさえもある。しかし、装置
は３つの他の誤り分離領域があるために全体として正し
く作動し続ける。

可能なコードの構成この節では最小距離プロフィールが（7,4,1）のガロ
ア体GF（2⁸）にわたる〔4,2〕コードの構成につき説明
する。

アルファベットとしてGF（2⁸）＝0,1,α，α²,……α
²⁵⁴をとり、ここにαは原始多項式x⁸＋x⁴＋x³＋x²＋１
の原始根とする。なお、ガロア体の展開処理について
は、エフ・ジェー・マックウイリアムス（F.J.MacWilli
ams）と、ディー・ジェー・エー・スローネ（D.J.A.Slo
ane）による「誤り訂正コードの理論」（北オランダ州
アムステルダム1977年）に記載されている。

GF（２）に関するGF（2⁸）の基底＜α^b(0),α^b(1),…
…α^b(7)＞に対するGF（2⁸）の要素（元）は長さが８の
２進ベクトルとして表すことができる。γ∈GF（2⁸）に
対し、とすれば、（a₀,a₁,……a₇）はγの２進表現となる。

GF（2⁸）にわたる〔4,2〕コードはつぎの形態の系統
的なパリティ・チェック・マトリックスを有する。

しかし、パリティ・チェック・マトリックスＨを有す
る〔4,2〕コードが基底＜α^b(0),α^b(1),……α^b(7)＞
に対して「大きな」最小距離プロフィールを有するよう
な８つの元の集合（８−tuple）（ｂ（０）,b（１），
……ｂ（７））及び４つの元の集合（p₁₁,p₁₂,p₂₁,
p₂₂）を見つけるのに問題がある。GF（2⁸）における任
意の〔4,2〕コードの最小距離プロフィールが、プロフ
ィール（8,4,1〕の元よりも高い元を持たないことを証
明することができる。しかし、実際に達成し得る最小距
離プロフィールに対する解析式は存在していない。最小
距離プロフィールの元は減少級数を成す。

ガロア体GF（2⁸）は極めて大きな数（〜10¹²）の基底
を有するため、それらをすべて評価することは実行不可
能である。さらに、後に説明する例から明らかなよう
に、各々異なる基底は適当な数の異なるコードのもとと
なる。他方、最適な距離プロフィールを有している小数
部のコードは極めて少ないが、本来これら最適コードの
数は大きい。これがため、つぎのような探索戦略が与え
られる。先ず、GF（2⁸）の正規基に限定した。これは僅
か16個あるだけである。即ち、ここに、ｊ＝5,9,11,15,21,29,39,43,47,53,55,61,6
3,87,91,95である。本来、これらの正規基は既知であ
る。これらの各正規基について「良好」なコードを与え
る４つの元の集合（p₁₁,p₁₂,p₂₁,p₂₂）について探索し
た。これらの正規基は255⁴個の可能な４つの元の集合と
相俟って、255⁴×16個の候補コードのもととなる。この
多数のコードの各々は或る特定の最小距離プロフィール
のもととなる。良好コードを生成する４つの元の集合を
見つける探索演算を要求することができ、これについて
は後に説明する。この探索結果は全部で４つの元の集合
について求めたものであり、これらの元の集合に対する
対応する〔4,2〕コードは所定の正規基に対して（7,4,
1）の最小距離プロフィールを呈する。

基底B_i′＝……ｉ＝5,9,15,21,29,39,53,55,61,63,8
7,91について、最小距離プロフィール（7,4,1）又は
（8,4,1）を有するGF（2⁸）における〔4,2〕コードは存
在しない。

基底B₁₁及びB₄₇に対しては、本来最小距離プロフィー
ル〔7,4,1〕を有する僅か１個の〔4,2〕コード、即ちパ
リティ・チェック・マトリックスＨが、である〔4,2〕コードが存在するだけであり、ここに、
β：＝α¹⁷（従ってβ∈GF（2⁴）：βは部分体（サブフ
ィールド）の元である）。

基底B₄₃及びB₉₅に対しては本来最小距離プロフィール
（7,4,1）の９つのコードが存在し、これらのコードは
第２図に示すパリティ・チェック・マトリックスを有す
るものである。

他の等価コードは関連するマトリックスＨの行を入れ
替えるか、及び／又はこれらのマトリックスＨにGF
（2⁸）における２行２列の正則マトリックスを予め乗算
することによって得ることができる。

GF（2⁸）の正規基に対しては、最小距離プロフィール
（8,4,1）を有する〔4,2〕コードは存在しない。上述し
たことはコードを求める戦略の限られた論証である。要
するに、他のコードは提示しておらず、（8,4,1）コー
ドが実際上任意の他の基底に存在すると言うことは到底
あり得ないと考えられる。

デコーダの構成以下デコーダの構成例につき考察する。

つぎのパリティ・チェック・マトリックス、即ちを有するガロア体F:GF（2⁸）における〔4,2〕コードＣ
につき考察するものとする。

マトリックスは上記コードの生成マトリックスであり、これは基底B
₄₃＝＜α⁴³,α⁸⁶,α¹⁷²,α⁸⁹,α¹⁷⁸,α¹⁰¹,α²⁰²,α¹⁴⁹
＞に対して最小距離のプロフィール（7,4,1）を有して
いる。Ｍを８行８列の２進マトリックスとし、このマト
リックスのｉ番目の列は基底B₄₃に対するの２進表現である。基底B₄₃に対するGF（2⁸）＝0,1,
α，α²,……α²⁵⁴（αはx⁸＋x⁴＋x²＋１＝０の根であ
る）の元の２進表現は第3a,3b,3c図に示す通りである。
従って、マトリックスG_sの２進像は、となり、H_sの２進像は、となる。

復号化に当たっては、第3d図に示すような「冗長」パ
リティ・チェク・マトリックスを用いる。

GF（2⁸）にわたる〔4,2〕コードＣのコードワードｃ
＝（c₁,c₂,c₃,c₄）は各々８ビットの４つのシンボルc_i,
i＝1,2,3,4から成る。不正コードワードｒ＝（r₁,r₂,
r₃,r₄）＝（c₁,c₂,c₃,c₄）＋（e₁,e₂,e₃,e₄）のシンド
ロームはつぎのように規定される。

２進ベクトルｘに対し、このｘの重みwt（ｘ）は、
（０とは異なる）１に等しいｘの構成要素の数に規定す
る。

そこで、多数の集合を規定する。集合（^＊000）は
｛（x,0,0,0:x∈F,x≠０）｝によって規定する。これは
コードワードの第１シンボルだけが不正となる誤りパタ
ーンに相当する。同様に、集合（０^＊00），（00^＊０）
及び（000^＊）を規定する。

集合（ijkm）,i,j,k,m∈｛0,1,2｝を｛（u,v,w,x）:
u,v,w,x∈F,wt（ｕ）＝i,wt（ｖ）＝j,wt（ｗ）＝k,wt
（ｘ）＝ｍ｝により規定する。これらの集合は、任意の
コードシンボルにおける最大でも２ビットを乱すことに
なる誤りパターンを規定する。消去、即ち訂正できない
ほどに故障した既知のデータ処理モジュールを“E"にて
示す。集合（Ejkm）,j,k,m∈｛0,1｝を｛（u,v,w,x）:
u,v,w,x∈F,wt（ｖ）＝j,wt（ｗ）＝k,wt（ｘ）＝ｍ｝
によって規定する。

この集合にはｕに関する制約はない。その理由は、こ
の集合は抹消されるものと見なし、完全に無視するから
である。これらの集合は、消失コード・シンボル以外の
せいぜい単一ビット誤りを有している誤りパターンを規
定する。同様に、集合（iEjk）、（ijEk）及び（ijkE）
を規定する。上記全部で４つの元集合体によって規定さ
れる集合を誤り族と称する。訂正可能な誤りパターンの
集合Ｕは、第5a,5b図の第１行に示した誤り族の和集合
である。なお、ここに星印（＊）は任意のシンボル誤り
であり、Ｅは消失シンボルであり、整数は関連するシン
ボルにおけるビット誤りの個数である。

訂正可能な誤りパターンの集合Ｕにおける或る所定の
誤り族に対し、この族の元のシンドロームは共通の或る
特性を呈する。例えば、誤り族（^＊000）における全て
の誤りパターンｅは、それらのシンドロームｓ＝（s₁,s
₂,s₃,s₄）が、s₁＝0,s₂≠0,s₃≠0,s₄≠０となることを
満足すると云うことを共通に有している。誤り族（i0j
0）におけるすべての誤りパターンｅは、それらのシン
ドロームｓ＝（s₁,s₂,s₃,s₄）がwt（s₁M^-6）＝ｉ及びwt
（s₃M^-6）＝ｉを満足すると云うことを共通に有してい
る。そこで、復号化処理には誤りにおける元によって分
配される斯様な特性を使用する。これがため、一組のブ
ール式を組立て、これらのブール式が相対的に排他的と
なり、かつ訂正可能な誤りパターンの集合Ｕからの或る
誤り族における各誤りパターンが、その誤り族に対応す
るブール式を満足するように各誤り族に対するものを集
合Ｕに含ませた。これらのブール式は例えば、それらの
式が前記特定コード（多くある内の１つ）に関連するた
めに最初に与えられ、他の組のブール式は斯かる特定コ
ードに対して選定し得ることからして第２番目に与えら
れる。

少なくとも２つのシンボルが正しい元を含んでいるす
べての誤り族に対しては、斯かるブール式の選定を簡単
に行うことができる。そこで、誤りパターンが斯様な誤
り族にあると予想される場合には、メッセージの評価も
簡単である。その理由は、〔4,2〕コードの不正コード
ワードの少なくとも２つのシンボル（正しいもの）が対
応するメッセージを独特に決定するからである。

３つのシンボルが重み付けしたものを有している元を
含んでいる誤り族に対しては、それらのシンボルの内の
１つのシンボルにおけるビット誤りを決定する必要があ
る。これを行う場合には、２つの正しいコード・ワード
・シンボルを有するようにする。これらのシンボルか
ら、送給されるメッセージを評価する。

上述したブール変数を組立てるには、つぎの定義を必
要とする。なお、u_jは、ｊ番目の位置に１を有し、その
他の位置には０を有する長さが８の２進ベクトルを示す
ものである。

定義先ず第4a図は復号化における一組の定義を表したもの
である。デコーダのモードはつぎのように規定する。

RM＝1:これは、デコーダがランダムモードで作動してい
る場合、即ち４つのスライス（データ処理モジュール）
のすべての出力を復号化処理にて考慮する場合及びその
ような場合だけである。

EM_i＝1:これは、デコーダが消失モードで作動している
場合、即ちスライスｉを故障しているもの（消失させ
る）と見なす場合、及びそのような場合だけである。

SM_ij＝1:これは、デコーダが単一モードで作動している
場合、即ちスライスｉ及びｊを正確に機能しているもの
とみなす場合、及びそのような場合だけである。

第4b図はメッセージに対する一組の評価を示したもの
である。

第5a,第5b図は全ての訂正可能な誤り族（EC）と、こ
れに使用する対応するブール式（BE）と、訂正可能な誤
りパターンのすべての誤り族に対する関連するメッセー
ジの評価（ME）を表にしたものである。ここでも、星印
は任意のシンボル誤りを示すものとする。「Ｅ」は位置
が判っている消失シンボルを示す。整数0,1は関連する
シンボルにおけるビット誤りの数を示す。（なお、０は
正しいシンボルを示す）。整数3,4は星印によって表さ
れる。１つの（非消失）シンボルにおける３つ以上のビ
ット誤りは他のシンボルにおけるいずれかのゼロ以外の
誤りパターンと組合わさって、100％有効に補正されな
くなる。

例えば、（1100）における誤りパターンｅはブール式
RMf₁₁f₂₁＝１を満足し、メッセージをによって評価す
ることができる（なお、論理積（AND）をとるドットは
図示してない）。（10EO）における誤りパターンはブー
ル式EM₃h₃₁＝１を満足し、そのメッセージは ₂₄によっ
て評価することができる。（1101）における誤りパター
ンｅは、｛1,……,8｝における確実に１のｊに対してブ
ール式RMt_4j＝１を満足し、そのメッセージは _4jで評
価することができる。

第5a,5b図から明らかなように、デコーダは第６図に
示した論理式を満たすべきである。ここに、第６図の最
後の式は検出フラグを満足さすべき条件を示し、斯かる
フラグは生成シンドロームが訂正可能な誤りパターンに
対応しない０以外のシンドロームである場合に生成され
る。

第７図はデコーダの全体的な構成を示したものであ
り、このデコーダはi,j＝1,2,3,4,i≠ｊに対してRM,EM_i
及びSM_ijの値を含むモードレジスタ202を有している。
復号化工程の後にはモードレジスタを更新させる。単一
のシンボル誤りが単一ビット誤りでなく生ずる場合に
は、可能な戦略の内の１つをランダムモードから消去モ
ードに切り換えることができる。他の切り換え戦略は装
置全体の誤り統計学に依存する。これらの他の切り換え
戦略についての説明は省略する。

デコーダのレジスタは他の種類のレジスタ、例えばビ
ット誤りの位置及び周波数を記憶するレジスタとするこ
ともできる。

特に、第７図の入力端子210には４つの有り得る不正
コードシンボルr₁,r₂,r₃,r₄が現れる。ブロック200のネ
ットワークは２進量f_ij,g_ij,h_ij,t_ijを決定するために
設ける。ブロック204のネットワークは、これら60の値
に基づいて信号DSEL^＊＊及びISEL^＊＊をとる判定を下
し、かつ先に名付けたモードレジスタ及び他のレジスタ
を更新するためにも設ける。このために、ブロック204
はモードレジスタ202からのモード制御信号も受信す
る。ブロック208では、４つのコードシンボルr₁,……r₄
に基づいて、２つの正しいシンボルに基づく６つの可能
評価を生成し、かつ位置ｊに１ビット訂正を有する各シ
ンボルに対する32の評価も生成する。ライン212にはラ
イン214に選択信号が現れている間にこれら38個の可能
評価を発生させる。ブロック206のネットワークはライ
ン218に現れる（この選択は必ずしも常に特異的なもの
とする必要はない）正しい評価をゲートするために設
け、またこのネットワークにより出力端子216に訂正で
きない検出誤り（検出できない誤りを発生させることも
できる）を知らせる検出フラグを発生させる。上述した
形では、処理ワードを16ビット（即ち、２バント）と
し、コードワードを32ビットとした。（マイクロ）プロ
セッサにおけるデータ路をさらに広くする場合には、一
方では16ビットのシンボルに対する遷移を直視でき、誤
り検出能力を一層向上させることができ、他方では装置
を４つのシンボルから成るコードワードで作動させるこ
ともでき、この場合の各コードワードはコンピュータ・
ワードの僅か1/2に関連するコードワードとする。この
後者の利点は、16ビットのシンボルに対して８ビットの
シンボルを処理すれば良いため、処理が簡単となること
にある。

良好コードに対する探索処理以下良好コードに対する探索処理につき説明する。基
底を＜α^b(0),α^b(1),……α^b(7)＞とすると、探索アル
ゴリズムは、パリティ・チェック・マトリックスH_c、即
ちを有する〔4,2〕コードが、基底＜α^b(0),α^b(1),……
α^b(7)＞に対して少なくとも（7,4,1）の最小距離プロ
フィールを呈するように、前部で４つの項p₁₁,p₁₂,p₂₁,
p₂₂を、０p₁₁254 p₁₁p₁₂254 p₁₁p₂₁254 p₁₁p₂₂254 p₁₁≠p₂₂又は（p₁₁＝p₂₂及びp₁₂p₂₁）となるように
決定する。これは４項（p₁₁,p₁₂,p₂₁,p₂₂）に関する多
数の条件をチェックすることによって行うことができ
る。これがため、つぎのように定義する必要がある。即
ち、 V₁:＝｛i:wt（α^ｉ）＝１｝＝｛ｂ（０）,b（１），…,
b（７））， V₂:＝｛i:wt（α^ｉ）＝２｝， W₁:＝｛（v₁−v₁′）mod255:v₁−v₁′∈V₁｝， W₂:＝｛（v₂−v₂′）mod255:v₂−v₂′∈V₂｝， W₁₂:＝｛（v₁−v₂）mod255:v₁Ev₁,v₂∈V₂｝ U:＝｛（v₂−v₁）mod255:v₁Ev₁,v₂∈V₂｝すべてのｖ∈V₂に対して、 X_v:＝｛（ｕ−ｖ）mod255:u∈V₂｝が成立するものとする。

集合Ｘ∈｛0,1,2,……,254｝に対し、は｛0,1,2,…
…,254｝に対するＸの補集合、即ち/X｛0,1,2,……,2
54｝を示す。関数Ｚ（・）はゼッヒ（Zech）の対数を示
し、これはｎ｛0,1,2,……,254｝に対し、１＋α^ｎ＝α^z(n)・により規定される。

パリティ・チェック・マトリックスH_cを有する〔4,
2〕コードは規定＜α^b(0),α^b(1),……，α^b(7)＞に対
して最小距離プロフィールmdpを呈し、これはつぎのよ
うなことを満足する。即ち、^＊ mdp（3,2,1）；これは（Ａ）:p₁₁−p₁₂≠p₂₁−p₂₂
の場合、及びこのような場合だけである。^＊ mdp（4,3,1）；これは上記（Ａ）と、（B1）:P₁₁,P₁₂,P₂₁,P₂₂∈₁; （B2）:P₁₁−P₁₂,P₁₁−P₂₂,P₂₂−P₁₂,P₂₂−P₂₁∈₁; （B3）:P₁₂＋Ｚ（P₁₁＋P₂₂−P₁₂−P₂₁）， P₂₁＋Ｚ（P₁₁＋P₂₂−P₁₂−P₂₁）， P₁₁＋Ｚ（−P₁₁−P₂₂＋P₁₂＋P₂₁）， P₂₂＋Ｚ（−P₁₁＋P₂₂＋P₁₂＋P₂₁）∈₁; が成立する場合及びそのような場合だけである。^＊ mdp（5,3,1）；これは上記（Ａ）及び（B₁,B₂,B₃）
が成立し、かつ（Ｃ）：すべてのi,j∈V₁xV₁に対し、ｉ＋P₁₁＋Ｚ（ｊ−ｉ＋P₁₂−P₁₁）∈_１又はｉ＋P₂₁＋Ｚ（ｊ−ｉ＋P₂₂−P₂₁∈₁; が成立する場合、又はそのような場合だけである。^＊ mdp（6,4,1）；これは上記（Ａ）及び（B₁,B₂,B₃）
と（Ｃ）が成立し、かつ（D1）:P₁₁,P₁₂,P₂₁,P₂₂∈₁₂; （D2）:P₁₁−P₁₂,P₁₁−P₂₁,P₂₂−P₁₂,P₂₂−P₂₁∈₁₂; （D3）:P₁₂＋Ｚ（P₁₁＋P₂₂−P₁₂−P₂₁）， P₂₁＋Ｚ（P₁₁＋P₂₂−P₁₂−P₂₁）， P₁₁＋Ｚ（−P₁₁−P₂₂＋P₁₂＋P₂₁）， P₂₂＋Ｚ（−P₁₁−P₂₂＋P₁₂＋P₂₁）∈₁₂; （D4）：すべてのi,j∈V₁xV₁に対し、ｉ＋P₂₁＋Ｚ（ｊ−ｉ＋P₂₂−P₂₁），ｉ＋P₁₁＋Ｚ（ｊ−ｉ＋P₁₂−P₁₁），ｉ−P₁₂−Ｚ（P₁₁＋P₂₂−P₁₂−P₂₁）＋Ｚ（ｊ−ｉ＋P₁₁
−P₂₁），ｉ−P₁₁−Ｚ（−P₁₁−P₂₂＋P₁₂＋P₂₁）＋Ｚ（ｊ−ｉ＋P
₁₂−P₂₂）∈₁; が成立する場合及びそのような場合だけである。^＊ mdp（7,4,1）；これは前記（Ａ）と、（B₁,B₂,B₃）
と（Ｃ）と、（D₁,D₂,D₃）が成立し、かつ（E1）：すべてのｕ∈V₂に対し、（P₁₁∈_ｕ又はP₂₁∈_ｕ）及び（P₁₂∈_ｕ又はP₂₂∈_ｕ）及び（（P₁₂＋Ｚ（P₁₁＋P₂₂−P₁₂−P₂₁）∈_ｕ又はP₂₂−P₂₁∈_ｕ）及び（（P₂₂＋Ｚ（−P₁₁−P₂₂＋P₁₂＋P₂₁）∈_ｕ又はP
₁₂−P₁₁∈_ｕ）；（E2）：すべての（i,j）∈V₁×V₁に対し：ｉ＋P₁₁＋Ｚ（ｊ−ｉ＋P₁₂−P₁₁）∈_２又はｉ−P₂₁＋Ｚ（ｊ−ｉ＋P₁₂−P₂₁）∈₂; （E3）：すべての（u,v）∈V₂×V₂に対し：（ｕ−ｖ＝P₁₂−P₁₁）又は（ｕ−ｖ＝P₂₂−P₂₁）又は（（ｕ−ｖ≠P₁₂−P₁₁）及び（ｕ−ｖ≠P₂₂−P₂₁）及び（ｕ＋P₁₁＋Ｚ（ｖ−ｕ＋P₁₂−P₁₁）∈_１又はｕ＋P₂₁＋Ｚ（ｖ−ｕ＋P₂₂−P₂₁）∈_１））；（E4）：すべてのｉ∈V₁及びｕ∈V₂に対し：（ｉ＋P₁₁＋Ｚ（ｕ−ｉ＋P₁₂−P₁₁）∈_１又はｉ＋P₂₁＋Ｚ（ｕ−ｉ＋P₂₂−P₂₁）∈_２）及び（ｉ＋P₁₂＋Ｚ（ｕ−ｉ＋P₁₁−P₁₂）∈_１又はｉ＋P₂₂＋Ｚ（ｕ−ｉ＋P₂₁−P₂₂）∈_２）及び（ｉ＋P₂₁＋Ｚ（ｕ−ｉ＋P₂₂−P₂₁）∈_１又はｉ＋P₁₁＋Ｚ（ｕ−ｉ＋P₁₂−P₁₁）∈_２）及び（ｉ＋P₂₂＋Ｚ（ｕ−ｉ＋P₂₁−P₂₂）∈_１又はｉ＋P₁₂＋Ｚ（ｕ−ｉ＋P₁₁−P₁₂）∈_２）コードの最小距離プロフィールの定義及び特性ここではコードの最小距離プロフィールについて正確
な定義及びそのいくつかの特性について説明する。

最小（シンボル）距離Ｓを有するガロア体F:＝GF
（2^K）における長さがｎで、寸法がｍの線形〔n,m〕コ
ードにつき考察する。Ｆの元はシンボルである。いずれ
のシンボルＣも２進ｋベクトルｃにて表すことができ
る。選定ベクトル表示に対するシンボルＣ∈Ｆの（２
進）重みwt（ｃ）はｃの２進ベクトル表示における１の
数と定義する。シンボルのベクトルの（２進）重みはそ
の成分の（２進）重みの和と規定する。ワードと称され
るＦのシンボルのｎベクトルｃ＝（c₀,c₁,……c_n-1）の
重みプロフィールはベクトルwp（ｃ）：＝（wp（c 0）,
wp（c 1），……wp（c s−１））と規定され、ここに成分wp（c|j）はつぎのように規定
される。

残りの成分の重みの和がｔに等しくなるようにｘから
ｓ個のゼロでない成分を削除し得る場合には、対（s,
t）はワードｘ∈Fⁿと表すことができる。ｘについての
あらゆる可能な記述の集合をｘの記述集合と称する。例
えば、（1001,1101,0010）の記述集合は｛（0,6），
（1,3），（1,4），（1,5），（2,1），（2,2），（2,
3），（3,0）｝となり、（0000,1001,1000）の記述集合
は｛（0,3），（1,1），（1,2），（2,0）｝となる。

自然数の対の有限集合A:＝｛（a₁,b₁），（a₂,b₂），
……，（a|_A|,b|_A|）｝は、Ａにおける対の全ての第１
成分a_i,i＝1,……,|A|が相対的に異なる場合に対のリス
トと称される。そこで、ワードｘはＡによってカバーさ
れ、Ａの記述（s,t）の少なくとも１つがＡの少なくと
も一対によってカバーされる場合、即ち、Ａの少なくと
も一対（a_i,b_i）がa_iｓ、b_iｔを満足する場合に、
Ａは対のリストであると称する。

Ｔ及びＵは対の２つのリストであるとする。コードＣ
は、それがＴによってカバーされる全ての誤りｅを訂正
する場合で、しかもそれがＵによってカバーされ、かつ
Ｔによってカバーされない全ての誤りｅを検出する場合
に、同時にＴ−訂正とＵ−検出をすると言える。Ｕ＝φ
の場合に、ＣはＴ−訂正と称され、Ｔ＝φの場合に、Ｃ
はＵ−検出と称される。つぎのような場合及びこのよう
な場合にのみＣが同時にＴ−訂正及びＵ−検出をするこ
とは自明なことである。即ち、 1.Cの剰余類のいずれもがＴによってカバーされるワー
ドを１個以上包含しない。

2.剰余類がＴによってカバーされるワードを含む場合
に、それがＵによってカバーされるも、Ｔによってはカ
バーされないワードを含まない。このことは、一方がＴ
によってカバーされ、他方がＴによってカバーされない
２つの異なるワード間に差がないか、又はＵがコードワ
ードであると云うことに等しい。つぎの特性は、これら
の注意事項についての直接的な結論である。

【図面の簡単な説明】

第１図は本発明によるデータ処理装置の一例を示すブロ
ック線図、第２図は基底B43及びB95に対して（7,4,1）の最小距離
プロフィールを有する９つのコードのパリティ・チェッ
ク・マトリックスを示す説明図、第3a,3b,3c図は特定ガロア体GF（2⁸）の元の２進表現を
示す説明図、第3d図は所謂冗長パリティ・チェック・マトリックスを
示す説明図、第4a図は復号化定義の集合を示す説明図、第4b図はメッセージ評価の集合を示す説明図、第5a,5b図は訂正可能な誤り族と、それらの検出及びメ
ッセージ評価選択をすべて表にして示す説明図、第６図はデコーダが果たすべき法則を示す説明図、第７図はデコーダの全体的な構成の一例を示すブロック
線図である。 12,14,16,18……プロセッサ素子 20,22,24,26……コード・ジェネレータ 28,30,32,34……局部メモリ 27,29,31,33……アドレス・デコーダ 36,38,40,42……読取増幅器 44……中央制御装置 44,48,50,52……レジスタ 54,56,58,60……デコーダ 62,64,66,68……データワード出力ライン 70,72,74,76……アドレスワード出力ライン 90,92,94,96……処理結果ワード出力ライン 100,102,104,106……データ処理モジュール 140,142,144,146……モード・レジスタ 148,150,152,154……誤りレジスタ 200……第１デコーダ・モジュール 202……モード・レジスタ 204……第２デコーダ・モジュール 206……選択モジュール 208……第３デコーダ・モジュール

Claims

(57)【特許請求の範囲】

【請求項１】（ａ）各データ処理モジュールが、（ｉ）データ路の幅が少なくとも2nバイト（ｎは１に等
しいか、それ以上の整数）の各データ処理手段（12,14,
16,18）、（ii）対応するデータ処理手段によって供給される2nバ
イトの処理結果をｎバイトの各符号化結果にバイト単位
で符号化する各エンコーダ・モジュール（20,22,24,2
6）、（iii）各エンコーダ・モジュールによって供給される
各符号化結果を記憶する各メモリ・モジュール（28,30,
32,34）及び（iv）前記符号化結果を４バイトのそれぞれのグループ
で受信し、これらの符号化結果から前記処理結果を表す
２バイトのデータワードを再構成して、対応するデータ
処理手段に与えるための各入力デコーダ（54,56,58,6
0）を具えている４つのデータ処理モジュール（100,102,10
4,106）と；（ｂ）各データ処理モジュールによって供給される符号
化結果を全てのデータ処理モジュールの各入力デコーダ
へ供給する相互接続ネットワーク（82,84,86,88）と；（ｃ）前記入力デコーダが、それぞれ第1,第２及び第３
モードをとるように、各入力デコーダを制御するモード
・レジスタ手段であって、（ｉ）第１モードでは、前記入力デコーダが前記グルー
プのうちの１つのグループの全バイトを受取って処理
し、（ii）４通りある第２モードでは、前記入力デコーダが
前記グループのうちの１つのグループの３バイトを受取
って処理するも、該グループの関連する４バイトを除去
し、（iii）６通りある第３モードでは、前記入力デコーダ
が前記グループのうちの１つのグループの２バイトを受
取って処理するも、該グループの残りの２バイトの関連
する組合せを除去するように前記入力デコーダを制御するモード・レジスタ手
段と；を具えているデータ処理装置であって、前記エンコーダ
・モジュールが、データワードの各バイトに正則マトリ
ックスを乗じると共に、これらの乗算バイトを加算して
コードバイトを生成し、斯くして各エンコーダ・モジュ
ールによって生成される４つのコードバイトが、７ビッ
トにわたる最小ハミング距離を有するコードから成るコ
ードワードを構成し、いずれかの第２モードで受取られ
る３つのコードバイトが４ビットにわたる最小ハミング
距離を有する部分コードワードを構成し、いずれかの第
３モードで受取られる２つのコードバイトが、関連する
処理結果の全ビットを表現するようにしたことを特徴と
するデータ処理装置。
【請求項２】コードシンボルが正規基を有するガロア体
内に規定されるようにしたことを特徴とする特許請求の
範囲第１項に記載のデータ処理装置。
【請求項３】前記デコーダが： −コードワードのいずれものコードバイトを受信する入
力端子と； −前記入力端子によって供給されるコードバイトからシ
ンドローム・シンボルを決定し、かつ該シンボルにγ−
マトリックスのベキを種々に乗算することにより、コー
ドワードを特徴付けるブール量（f_ij,s_ij,h_ij,t_ij）を
生成する第１デコーダ・モジュール（200）と； −前記第１デコーダ・モジュールによって前記ブール量
が供給され、かつモードレジスタ（202）に双方向に相
互接続され、モード・レジスタの内容と前記コードワー
ドを特徴付けるブール量の制御下にて選択信号（DSEL
^＊＊,ISEL^＊＊）を生成する第２デコーダ・モジュール
（204）と； −前記入力端子により前記第１デコーダ・モジュールと
並列にコードワードのコードバイトが供給され、32個の
評価を多数の単一ビット誤りとして訂正することにより
エミュレートする第３のデコーダ・モジュール（208）
と； −前記入力端子により、しかも前記第３デコーダ・モジ
ュールにより、また前記第２デコーダ・モジュールによ
っても供給されるコードワードの全て実数で、しかもエ
ミュレートされたコード・シンボルを、一連の排他的に
「偽」選択する少なくとも１個の正しい非エミュレート
・コード・シンボルと１個の他の正しいコード・シンボ
ルとの真中の単一の「真」の選択信号の制御下にて受信
し、前記後者の他の正しいコード・シンボルはエミュレ
ートするか、又はしないものとし、かつ前記２つのコー
ド・シンボルをユーザ出力端子（218）に出力させる選
択モジュール（206）；とを具えることを特徴とする特許請求の範囲第１又は２
項のいずれかに記載のデータ処理装置。
【請求項４】前記選択モジュールが、排他的に受信され
る「偽」選択信号の制御下で誤り検出フラグを出力する
も、いずれものコード・シンボルの出力は阻止する誤り
出力端子を有することを特徴とする特許請求の範囲第３
項に記載のデータ処理装置。