JP2611851B2 - ROM read inhibit circuit - Google Patents

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、マイクロコンピュータと同一チップに集積
されたPROM（プログラム可能なROM）に記憶されたデー
タの外部読み出しを不可能にする回路に関するものであ
る。Description: TECHNICAL FIELD The present invention relates to a circuit which disables external reading of data stored in a PROM (programmable ROM) integrated on the same chip as a microcomputer. It is.

（従来の技術） 近年、機器の高機能化に伴い、シングルチップ・マイ
クロコンピュータの応用分野がますます拡大している。
一方、製品の差別化、個性化に伴ない、シングルチップ
・マイクロコンピュータに集積されたROMに記憶される
プログラムの種類も多様化し、多品種少量生産が必要に
なっている。(Prior Art) In recent years, the field of application of single-chip microcomputers has been further expanding with the sophistication of devices.
On the other hand, as the products are differentiated and individualized, the types of programs stored in a ROM integrated in a single-chip microcomputer are also diversified, and a large variety of small-scale production is required.

プログラムをシングルチップ・マイクロコンピュータ
に集積されたROMに記憶させる方法として従来より、製
造工程で記憶させるマスクROM方式が取られているが、
この方法では所望のプログラムが完成してから、そのプ
ログラムを記憶した製品ができ上がるまでのリードタイ
ムが長くなることと、コスト面で少量生産には不利であ
るという問題点がある。Conventionally, as a method of storing a program in a ROM integrated in a single-chip microcomputer, a mask ROM method in which a program is stored in a manufacturing process has been used.
In this method, there are problems that a lead time from completion of a desired program to completion of a product storing the program is long, and that it is disadvantageous in terms of cost for small-quantity production.

そこで、最近はFAMOS（フローティング・ゲート・ア
バランシェ・インジェクションMOS）構造のEPROM（消去
可能なPROM）等のプログラム可能なROM（PROM）を同一
チップに集積したシングルチップ・マイクロコンピュー
タが製品化されている。Therefore, recently, a single-chip microcomputer in which a programmable ROM (PROM) such as an EPROM (erasable PROM) having a FAMOS (floating gate avalanche injection MOS) structure is integrated on the same chip has been commercialized. .

PROM内蔵型のシングルチップ・マイクロコンピュータ
では、完成品（PROMは消去されている）に対して個別に
PROMライタを使用してプログラムを記憶させればよく、
前述のマスクROM方式でのリードタイムと少量生産に関
する問題点は改善されている。For single-chip microcomputers with a built-in PROM, the finished product (PROM is erased)
What is necessary is just to store a program using a PROM writer,
The aforementioned problems related to the lead time and small-volume production in the mask ROM system have been improved.

近年、プログラムの無断複製が問題になり、プログラ
ム開発者は複製されないように対策する必要に迫られて
いる。しかし前述のPROM内蔵型のシングルチップ・マイ
クロコンピュータでは、完成品にPROMライタでプログラ
ムを記憶可能とするために、動作モードとしてマイクロ
コンピュータ動作モードとは別にPROM動作モードを備え
ている。一般にPROMへのプログラム書き込み時には、消
去確認・書き込み・書き込み確認の３つの手順を取られ
ることが多く、前記PROM動作モードではこの３つの動作
を可能にしてある。したがって、前記の書き込み確認の
動作をさせることで容易にシングルチップ・マイクロコ
ンピュータに集積されたPROMに書き込まれているプログ
ラムを読み出すことが可能であるという欠点がある。In recent years, unauthorized duplication of programs has become a problem, and program developers have been required to take measures to prevent duplication. However, the above-mentioned single-chip microcomputer with a built-in PROM has a PROM operation mode as an operation mode in addition to the microcomputer operation mode in order to enable a program to be stored in a finished product by a PROM writer. Generally, at the time of program writing to the PROM, three procedures of erasure confirmation, writing, and programming confirmation are often performed, and the three operations are enabled in the PROM operation mode. Therefore, there is a drawback that the program written in the PROM integrated in the single-chip microcomputer can be easily read out by performing the above-described write confirmation operation.

そこで、書き込まれているプログラムの読み出しを不
可能とするために、FAMOS構造等の不揮発性メモリでで
きたフラグを備え、前記フラグがセットされている時は
PROMに記憶されたデータをチップ外部に読み出しできな
いようにする構成を取られることがある。Therefore, in order to make it impossible to read the written program, a flag made of a nonvolatile memory such as a FAMOS structure is provided, and when the flag is set,
In some cases, data stored in the PROM cannot be read out of the chip.

第２図に従来例のブロック図を示す。１はPROMで２は
不揮発性メモリでできたフラグである。FIG. 2 shows a block diagram of a conventional example. 1 is a PROM and 2 is a flag made of a non-volatile memory.

フラグ２がリセット状態では読み出し禁止信号C2がハ
イレベルであり、出力信号線D2に出力されたデータは、
そのまま出力信号線D1に伝達され、PROMに記憶されたデ
ータを読み出すことが可能である。When the flag 2 is in the reset state, the read inhibition signal C2 is at a high level, and the data output to the output signal line D2 is
Data transmitted to the output signal line D1 as it is and stored in the PROM can be read.

そこで、PROMの読み出しを禁止する場合は、フラグセ
ット信号C1を入力することでフラグ２をセットすると、
読み出し禁止信号C2がロウレベルとなり、ゲート８を閉
じるため、読み出しが不可能になる。Therefore, when prohibiting the reading of the PROM, the flag 2 is set by inputting the flag set signal C1.
The read prohibition signal C2 becomes low level, and the gate 8 is closed, so that reading becomes impossible.

（発明が解決しようとする課題） このように、従来の構成では、読み出し禁止のための
フラグ２をセットするために、フラグセット信号C1を入
力する必要がある。(Problem to be Solved by the Invention) As described above, in the conventional configuration, it is necessary to input the flag set signal C1 in order to set the flag 2 for reading inhibition.

一般にPROM内蔵型のシングルチップ・マイクロコンピ
ュータにプログラムを書き込む場合、市販の汎用PROMラ
イタを使用することが多く、前述のフラグセット信号C1
の入力は汎用PROMライタに備わっていない手順であり、
読み出し禁止状態にするための専用の装置が必要である
という問題点がある。Generally, when writing a program to a single-chip microcomputer with a built-in PROM, a commercially available general-purpose PROM writer is often used, and the aforementioned flag set signal C1
Input is a procedure that is not provided in the general-purpose PROM writer,
There is a problem that a dedicated device for setting the read-out prohibition state is required.

本発明では、前述の問題点を解決し、汎用のPROMライ
タを使用して内部PROMにプログラムを書き込み後、外部
に記憶データを読み出し不可能な状態に設定可能な、PR
OM内蔵型シングルチップ・マイクロコンピュータを提供
することを目的としている。The present invention solves the above-mentioned problems, and writes a program to an internal PROM using a general-purpose PROM writer, and then can externally set a state in which stored data cannot be read.
The purpose is to provide a single-chip microcomputer with built-in OM.

（課題を解決するための手段） 上記目的を達成するために、本発明のROM読み出し禁
止回路は、汎用のPROMライタが書き込みデータの確認時
にチップが書き込み確認モードになることを利用して、
前記書き込み確認モードで内蔵PROMの全アドレスをアク
セスした時、又は、アドレス信号のMSBが“1"から“0"
に反転した時に、読み出し禁止用フラグをセットする手
段を備えたものである。(Means for Solving the Problems) In order to achieve the above object, a ROM read inhibit circuit of the present invention utilizes a general-purpose PROM writer that utilizes a chip in a write confirmation mode when confirming write data.
When all addresses of the internal PROM are accessed in the write confirmation mode, or when the MSB of the address signal changes from "1" to "0"
Means for setting a read prohibition flag when inverted.

（作 用） 本発明によれば、特別な手順で読み出し禁止用のフラ
グを設定する必要がないため、専用の装置を用いること
なく、汎用のPROMライタで内蔵PROMにプログラムを書き
込んだ後、読み出し不可能な状態に設定することが可能
であり、容易にプログラムの保護が実現できる。(Operation) According to the present invention, there is no need to set a read prohibition flag in a special procedure, so that a general-purpose PROM writer writes a program to a built-in PROM and then reads the program without using a dedicated device. It is possible to set to an impossible state, and the protection of the program can be easily realized.

（実施例） 第１図は、本発明の一実施例を示したもので、１は内
蔵PROM、２は読み出し禁止用のフラグ、９はチップがPR
OMの書き込み確認モード時に、内蔵PROMの全アドレスを
アクセスした時、又はアドレス信号のMSBが“1"から
“0"に反転した時を検出し、読み出し禁止用フラグ２の
セット信号を出力する制御部、４は内蔵PROMに記憶され
たデータを読み出し不可能にするためのゲート、５は外
部入力アドレスAB1とCPUから出力されるアドレスAB2を
切替えるマルチプレクサ、６はPROM書き込み時と読み出
し時に入出力方向を切替える制御部、７はCPUである。(Embodiment) FIG. 1 shows an embodiment of the present invention, wherein 1 is a built-in PROM, 2 is a flag for prohibiting reading, and 9 is a PR chip.
Control to output the set signal of read prohibition flag 2 by detecting when all addresses of the built-in PROM are accessed or when the MSB of the address signal is inverted from “1” to “0” in the OM write confirmation mode 4 is a gate for making data stored in the built-in PROM unreadable, 5 is a multiplexer for switching between an external input address AB1 and an address AB2 output from the CPU, and 6 is an input / output direction when writing and reading the PROM. And a control unit 7 for switching between the two.

PROM内蔵型のシングルチップ・マイクロコンピュータ
では、その動作モードとして、マイクロコンピュータ動
作モードとPROMモードとを備えている。A single-chip microcomputer with a built-in PROM has a microcomputer operation mode and a PROM mode as its operation modes.

通常使用時には前記マイクロコンピュータ動作モード
を使用する。この場合、マルチプレクサ５は、CPU7から
出力されるアドレス線AB2側を選択し、CPU7が要求した
アドレスのデータがPROMから出力され、データ線DB3を
経由してCPU7に入力される。During normal use, the microcomputer operation mode is used. In this case, the multiplexer 5 selects the address line AB2 output from the CPU 7, and the data of the address requested by the CPU 7 is output from the PROM and input to the CPU 7 via the data line DB3.

一方、内蔵PROMにプログラムを記憶させる場合は、前
記PROMモードを使用する。この場合、マルチプレクサ５
は外部から入力するアドレス線AB1側を選択し、チップ
としてはCPUが切りはなされ、汎用のPROMと同一の状態
になっている。初期状態では読み出し禁止用のフラグ２
はリセット状態であり、PROMからデータ線DB3に出力さ
れたデータは、ゲート４が開いているため、ゲート４を
経由してデータ線DB4へ出力される。On the other hand, when a program is stored in the built-in PROM, the PROM mode is used. In this case, the multiplexer 5
Selects the address line AB1 side input from the outside, the CPU is cut off as a chip, and is in the same state as a general-purpose PROM. In the initial state, flag 2 for reading inhibition
Is in a reset state, and the data output from the PROM to the data line DB3 is output to the data line DB4 via the gate 4 because the gate 4 is open.

一般にPROMへの書き込み手順として、消去確認、デー
タ書き込み、書き込み確認が実行され、それぞれに対応
するモードを有する。消去確認では内蔵PROM1の全ビッ
トが消去状態にあるかどうかを確認する。Generally, as a procedure for writing to the PROM, erasure confirmation, data writing, and write confirmation are executed, and each has a corresponding mode. In the erase confirmation, it is confirmed whether or not all the bits of the internal PROM1 are in the erased state.

この場合、入出力制御部６は出力状態となり、外部か
ら入力されたアドレス信号がアドレス線AB1、AB3を経由
してPROM1に入力され、それに対するデータがPROM1から
データ線DB3、ゲート４、DB4を経由してDB1に出力さ
れ、消去されているかどうかを全アドレスに対して順次
確認される。In this case, the input / output control unit 6 is in an output state, an externally input address signal is input to the PROM1 via the address lines AB1 and AB3, and the corresponding data is transmitted from the PROM1 to the data lines DB3, the gates 4 and DB4. The data is output to DB1 via the PC, and whether or not the data has been erased is sequentially checked for all addresses.

データ書き込みでは、入出力制御部６は入力状態とな
りアドレス信号がアドレス線AB1、AB3を経由してPROM1
に、データがデータ線DB1、DB2、DB3を経由してPROM1に
入力され、PROM1の所望のアドレス位置に所望のデータ
が書き込まれる。In data writing, the input / output control unit 6 enters the input state, and the address signal is transmitted to the PROM 1 via the address lines AB1 and AB3.
Then, data is input to PROM1 via data lines DB1, DB2, and DB3, and desired data is written to a desired address position of PROM1.

書き込み確認では、消去確認と同じ手順で、全アドレ
スに対して正しいデータが書き込まれているかどうかを
確認する。通常はこの書き込み確認動作で容易にPROM1
に記憶されたデータを読み出すことが可能である。In the write confirmation, it is confirmed whether or not correct data has been written to all addresses in the same procedure as the erase confirmation. Normally, PROM1
Can be read out.

そこで請求項（１）の発明では、モード選択信号C3
が、書き込み確認のモードを示している時に、外部から
入力したアドレス信号が内蔵PROMの全アドレスをアクセ
スしたことを検出する制御部９を備え、前述の状態を検
出した時に、読み出し禁止用フラグ２をセットする信号
C1を出力し、フラグ２をセットする。フラグ２がセット
されると、読み出し禁止信号C2によりゲート４が閉じ、
PROM1に記憶されたデータを書き込み確認動作で読み出
すことが不可能になる。Therefore, in the invention of claim (1), the mode selection signal C3
Is provided with a control unit 9 for detecting that an address signal input from the outside has accessed all addresses of the built-in PROM when indicating the write confirmation mode. Signal to set
Outputs C1 and sets flag 2. When the flag 2 is set, the gate 4 is closed by the read inhibition signal C2,
It becomes impossible to read the data stored in PROM1 by the write confirmation operation.

また請求項（２）の発明では、モード選択信号C3が、
書き込み確認のモードを示している時に、外部から入力
したアドレス信号のMSBが“1"から“0"に反転した時に
読み出し禁止用フラグ２をセットする信号C1を出力する
制御部９を備え、前記セット信号C1でフラグ２をセット
することで読み出し不可能な状態に設定する。In the invention of claim (2), the mode selection signal C3 is
A control unit 9 for outputting a signal C1 for setting the read prohibition flag 2 when the MSB of an externally input address signal is inverted from "1" to "0" when the mode of write confirmation is indicated; By setting the flag 2 with the set signal C1, a state is set in which reading is impossible.

（発明の効果） 以上のように本発明によれば、特別な手順で読み出し
禁止用のフラグをセットする必要がないため、汎用のPR
OMライタを使用して内蔵PROMにプログラムを書き込み、
その後PROMに記憶されたデータを読み出すことが不可能
な状態に自動的に設定可能であり、容易にプログラムの
保護が実現できる、PROM内蔵型シングルチップ・マイク
ロコンピュータを提供できる。(Effects of the Invention) As described above, according to the present invention, it is not necessary to set the read prohibition flag in a special procedure.
Write a program to the built-in PROM using the OM writer,
Thereafter, it is possible to provide a single-chip microcomputer with a built-in PROM, which can automatically set a state in which data stored in the PROM cannot be read and can easily realize program protection.

【図面の簡単な説明】[Brief description of the drawings]

第１図は本発明の一実施例を示すブロック図、第２図は
従来例を示すブロック図である。 １……PROM、２……フラグ、４……ゲート、５……マル
チプレクサ、６……入出力制御部、７……CPU、８……A
NDゲート、９……制御部、AB1〜AB3……アドレス線、DB
1〜DB4……データ線、C1……フラグセット信号、C2……
読み出し禁止信号、C3……モード選択信号、D1,D2……
出力信号線、Ｉ……チップ内部。FIG. 1 is a block diagram showing one embodiment of the present invention, and FIG. 2 is a block diagram showing a conventional example. 1 ... PROM, 2 ... flag, 4 ... gate, 5 ... multiplexer, 6 ... input / output control unit, 7 ... CPU, 8 ... A
ND gate, 9: control unit, AB1 to AB3 ... address line, DB
1 to DB4 Data line, C1 Flag set signal, C2
Read inhibit signal, C3 …… Mode selection signal, D1, D2…
Output signal line, I ... Inside the chip.

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項１】プログラム可能なROM（PROM）を内蔵し、
前記PROMに記憶されたデータを外部に読み出すことを禁
止するためのゲートをPROMの出力段に備え、前記ゲート
を制御するために、不揮発性のメモリで構成されたフラ
グを備え、同フラグがリセット時は前記ゲートを開き、
データの読み出しを可能にし、同フラグがセット時には
前記ゲートを閉じることでPROMに記憶されたデータの読
み出しを不可能にする機能を有する、シングルチップ・
マイクロコンピュータにおいて、前記シングルチップ・
マイクロコンピュータの動作モードとして、マイクロコ
ンピュータ動作モードとは別に、PROMの消去確認、デー
タ書き込み、書き込み確認の少なくとも３つのPROM動作
モードを有し、前記書き込み確認モードで内蔵PROMの全
アドレスをアクセスした時に、前記フラグをセットする
ことにより、前記PROMに記憶されたデータの読み出しを
禁止することを特徴とするROM読み出し禁止回路。Claims: 1. A built-in programmable ROM (PROM),
The output stage of the PROM is provided with a gate for inhibiting reading of the data stored in the PROM to the outside, and a flag configured of a non-volatile memory is provided for controlling the gate. At times, open the gate,
A single-chip type having a function of enabling data reading and having a function of making it impossible to read data stored in the PROM by closing the gate when the flag is set.
In the microcomputer, the single chip
As the operation mode of the microcomputer, apart from the microcomputer operation mode, there are at least three PROM operation modes of PROM erasure confirmation, data writing, and write confirmation, and when all addresses of the built-in PROM are accessed in the write confirmation mode. A ROM read-inhibiting circuit for inhibiting reading of data stored in the PROM by setting the flag. 【請求項２】シングルチップ・マイクロコンピュータに
おいて、PROMの書き込み確認モードで内蔵PROMをアクセ
スするアドレスのMSB（最上位ビット）が“1"から“0"
に反転した時に、請求項（１）で示したフラグをセット
することで、前記PROMに記憶されたデータの読み出しを
禁止することを特徴とする請求項（１）記載のROM読み
出し禁止回路。2. In a single-chip microcomputer, an MSB (most significant bit) of an address for accessing an internal PROM in a PROM write confirmation mode is changed from "1" to "0".
3. The ROM read-inhibition circuit according to claim 1, wherein when the flag is inverted, reading of the data stored in the PROM is prohibited by setting the flag shown in claim (1).