JP2611242B2 - Amplitude compression / expansion circuit - Google Patents

Amplitude compression / expansion circuit

Info

Publication number
JP2611242B2
JP2611242B2 JP62183064A JP18306487A JP2611242B2 JP 2611242 B2 JP2611242 B2 JP 2611242B2 JP 62183064 A JP62183064 A JP 62183064A JP 18306487 A JP18306487 A JP 18306487A JP 2611242 B2 JP2611242 B2 JP 2611242B2
Authority
JP
Japan
Prior art keywords
signal
circuit
amplitude
output
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP62183064A
Other languages
Japanese (ja)
Other versions
JPS6425607A (en
Inventor
健三 赤桐
知子 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP62183064A priority Critical patent/JP2611242B2/en
Publication of JPS6425607A publication Critical patent/JPS6425607A/en
Application granted granted Critical
Publication of JP2611242B2 publication Critical patent/JP2611242B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Tone Control, Compression And Expansion, Limiting Amplitude (AREA)

Description

【発明の詳細な説明】 以下の順序で本発明を説明する。DETAILED DESCRIPTION OF THE INVENTION The present invention will be described in the following order.

A産業上の利用分野 B発明の概要 C従来の技術(第7図〜第9図) D発明が解決しようとする問題点(第10図) E問題点を解決するための手段(第1図) F作用(第1図) G実施例(第1図〜第6図) (G1)第1の実施例(第1図及び第2図) (G2)第2の実施例(第3図及び第4図) (G3)第3の実施例(第5図) (G4)第4の実施例(第6図) (G5)他の実施例 H発明の効果 A産業上の利用分野 本発明は振幅圧縮伸長回路に関し、例えば音声認識装
置、コンパクトディスク(CD)プレーヤ等の電子機器の
信号処理回路、電子機器を制御する制御信号作成回路等
に適用して好適なものである。
A Industrial application field B Outline of the invention C Conventional technology (FIGS. 7 to 9) D Problems to be solved by the invention (FIG. 10) E Means for solving the problems (FIG. 1) F action (FIG. 1) G embodiment (FIGS. 1 to 6) (G1) First embodiment (FIGS. 1 and 2) (G2) Second embodiment (FIGS. 3 and 4) (Fig. 4) (G3) Third embodiment (Fig. 5) (G4) Fourth embodiment (Fig. 6) (G5) Other embodiments Effect of H invention A Industrial application field The present invention The amplitude compression / expansion circuit is suitably applied to, for example, a speech recognition device, a signal processing circuit of an electronic device such as a compact disk (CD) player, a control signal generation circuit for controlling the electronic device, and the like.

B発明の概要 本発明は振幅圧縮伸長回路において、入力信号をコン
トロール信号に基づいて所定回数だけ乗算処理すると共
にそのつど得られる乗算信号をそれぞれ所定量だけ重み
付けして加算することにより、全体として簡易な構成
で、滑らかかつ複雑に振幅圧縮比が変化する入出力特性
を得ることができる。
B. Summary of the Invention The present invention provides an amplitude compression / expansion circuit that performs a multiplication process on an input signal a predetermined number of times based on a control signal, and weights and adds each of the obtained multiplication signals by a predetermined amount. With such a configuration, it is possible to obtain input / output characteristics in which the amplitude compression ratio changes smoothly and complicatedly.

C従来の技術 従来、この種の信号処理回路においては、振幅圧縮伸
長回路を用いて入力信号の変化に対して、所望の振幅圧
縮比で変化する出力信号を得るようになされている。
C Prior Art Conventionally, in this type of signal processing circuit, an output signal that changes at a desired amplitude compression ratio with respect to a change in an input signal is obtained by using an amplitude compression / expansion circuit.

すなわち第7図に示すように、1は全体として振幅圧
縮伸長回路を示し、入力信号SIをコントロール信号作成
回路4に受けると共に振幅変調回路3に受ける。
That is, as shown in FIG. 7, 1 as a whole represents the amplitude compression and expansion circuit receives the amplitude modulation circuit 3 with receiving an input signal S I to control signal generating circuit 4.

コントロール信号作成回路4は、入力信号SIの信号レ
ベルを検出し、当該検出結果に基づいて入力信号SIの信
号レベルに応じて信号レベルが変化するコントロール信
号SGを振幅変調回路3に出力する。
Control signal generating circuit 4 detects the signal level of the input signal S I, outputs a control signal S G whose signal level varies according to the signal level of the input signal S I on the basis of the detection result to the amplitude modulation circuit 3 I do.

振幅変調回路3は、乗算回路又はVCA(voltage contr
ol amplifier)等で構成され、入力信号SIをコントロー
ル信号SGで振幅変調することにより、入力信号SIに対し
てコントロール信号SGの信号レベルに応じて信号レベル
が変化する出力信号SOを得ることができる ここで、入力信号SIの振幅を値x、出力信号SOの振幅
を値yとおけば、次式 y=x1/CR ……(1) で振幅圧縮比CRを表すことができる。
The amplitude modulation circuit 3 includes a multiplication circuit or a VCA (voltage contr
consists of ol Amplifier) or the like, the input signal S by amplitude modulating the I control signal S G, the output signal S O whose signal level varies according to the signal level of the control signal S G to the input signal S I here you can get the amplitude value x of the input signal S I, if put the amplitude of the output signal S O value y, the amplitude compression ratio CR by: y = x 1 / CR ...... ( 1) Can be represented.

従つて第8図に示すように、入力信号SIの信号レベル
がピークレベルに対して−30〔dB〕以下の領域において
は、入力信号SIの信号レベルの変化に対して比例定数1
(すなわち振幅圧縮比CRが値1)で比例して信号レベル
が変化する出力信号SOは、次式 y=x1/CR =x・x(1−CR)/CR =x・x0 =x・1 ……(2) で表される。従つて右辺の係数1に対応して、振幅変調
回路3の利得gが、次式 g=1 ……(3) で表される値1になるようにコントロール信号SGを出力
すれば、−30〔dB〕(以下折れ点と呼ぶ)以下の領域で
振幅圧縮比CRが値1の入出力特性を得ることができる。
As shown in accordance connexion FIG. 8, in a -30 [dB] or less area signal level relative to the peak level of the input signal S I, proportionality constant 1 to changes in the signal level of the input signal S I
The output signal S O whose signal level changes proportionally (ie, the amplitude compression ratio CR has a value of 1) is represented by the following equation: y = x 1 / CR = x × (1−CR) / CR = x × x 0 = x · 1 (2) Accordingly, if the control signal SG is output so that the gain g of the amplitude modulation circuit 3 becomes a value 1 represented by the following equation g = 1, corresponding to the coefficient 1 on the right side,- An input / output characteristic having an amplitude compression ratio CR of 1 can be obtained in a region of 30 [dB] (hereinafter referred to as a break point) or less.

これに対して−30〔dB〕を越える領域において、比例
定数が値1/2(すなわち振幅圧縮比が値2)で比例して
信号レベルが変化するような出力信号を得るような場合
においおては、出力信号SOは、 次式 y=x1/CR =x・x(1−CR)/CR =x・x(1−2)/2 =x・x−1/2 ……(4) で表される。
On the other hand, in an area exceeding -30 [dB], an output signal whose signal level changes in proportion to a proportional constant of 1/2 (that is, an amplitude compression ratio of 2) is obtained. Te is the output signal S O, the following equation y = x 1 / CR = x · x (1-CR) / CR = x · x (1-2) / 2 = x · x -1/2 ...... ( 4) It is represented by.

従つて振幅変調回路3の利得gが、次式 g=x(1−CR)/CR(1−2)/2 =x−1/2 ……(5) で表される値x−1/2になるようにコントロール信号SG
を出力すれば、折れ点以上の領域において振幅圧縮比CR
が値2の入出力特性を得ることができる。
Gain g of the sub connexion amplitude modulation circuit 3, the following equation g = x (1-CR) / CR x (1-2) / 2 = x -1/2 ...... (5) the value represented by x -1 / 2 control signal S G
Is output, the amplitude compression ratio CR in the region above the break point
Can obtain the input / output characteristic of value 2.

具体的には第9図に示すように、コントロール信号作
成回路4を構成することができる。
Specifically, as shown in FIG. 9, the control signal generation circuit 4 can be configured.

すなわち入力信号SIを絶対値回路5を介して飽絡検出
回路6に受け、入力信号SIの信号レベルに比例した検出
信号SLを得、対数変換回路7を介して対数変換した後、
加算回路9に出力する。
That through the absolute value circuit 5 to the input signal S I received in飽絡detection circuit 6 to obtain a detection signal S L proportional to the signal level of the input signal S I, after logarithmic transformation via a logarithmic transformation circuit 7,
Output to the addition circuit 9.

クリツプ回路8は、加算回路9を介して得られる対数
変換した検出信号SL及び折れ点信号SHの和信号を受け、
0〔V〕以下の信号レベルの当該和信号を0〔V〕にク
リツプして、その結果得られるクリツプ信号SCLを乗算
回路10に出力する。
Clip circuit 8 receives a sum signal of detection signals S L and broken point signal S H to the logarithmic transformation is obtained through the addition circuit 9,
0 to clip (V) of the following signal levels the sum signal of 0 V, and outputs the resulting clip signal S CL to the multiplier circuit 10.

かくして折れ点信号SHを所定の信号レベルに選定する
ことにより、折れ点信号SHで定まる入力信号SIの信号レ
ベルを境にして信号レベルが変化するクリツプ信号SCL
を得ることができる。
By thus breakage point signal S H to be selected to a predetermined signal level, clip the input signal S I signal level and the signal level at the boundary defined by the broken point signal S H is changed signal S CL
Can be obtained.

乗算回路10は、当該クリツプ信号SCLと共に圧縮比制
御信号SPを受け、その乗算出力を指数変換回路11を介し
て乗算回路でなる振幅変調回路3に出力する。
Multiplier circuit 10 receives the compression ratio control signal S P together with the clip signal S CL, and outputs the multiplication output to the amplitude modulation circuit 3 composed of a multiplier circuit via the exponential conversion circuit 11.

ここで入力信号SIがピークレベルのとき対数変換回路
7から出力される出力信号SOの信号レベルHに対して、
折れ点の入力信号SIの信号レベルを値Yとおくと、折れ
点信号SHの信号レベルを次式 で表される値に設定すれば、入力信号SIの信号レベルが
折り点の信号レベルより大きいときだけ、入力信号SI
信号レベルに応じて信号レベルが変化するクリツプ信号
SCLを得ることができる。
Here, with respect to the signal level H of the output signal S O output from the logarithmic conversion circuit 7 when the input signal S I is at the peak level,
Following equation signal level of the input signal S I of the broken point putting a value Y, the signal level of the break point signal S H Is set in the value represented, the input signal S only when the signal level of the I is larger than the signal level of the folding point, clip signal whose signal level varies according to the signal level of the input signal S I
SCL can be obtained.

従つて折れ点以下の領域に対しては、クリツプ回路8
を介して0〔V〕にクリツプされたクリツプ信号SCL
得られ、その結果指数変換回路11を介して0〔V〕に対
応した信号レベルのコントロール信号SGが出力される。
Therefore, the clip circuit 8 is applied to the area below the break point.
Obtained clip signal S CL which is clip to 0 [V] via the control signal S G of the signal level corresponding to 0 [V] via the result exponential conversion circuit 11 is output.

その結果、当該信号レベルのコントロール信号SGに対
応して、乗算回路3の利得が値1になるように設定すれ
ば、(2)式に示したような振幅圧縮比CRが値1の出力
信号SOを得ることができる。
As a result, in response to the control signal S G of the signal level, it is set such that the gain of the multiplier circuit 3 becomes a value 1, (2) to the indicated such amplitude compression ratio CR is a value 1 output The signal S O can be obtained.

これに対して、折れ点以上の領域に対しては、(5)
式に示すように、乗算回路3の利得が値x−1/2になる
ようにすれば良い。
On the other hand, (5)
As shown in the equation, the gain of the multiplication circuit 3 may be set to the value x− 1 / 2 .

すなわち、折れ点以下の領域のコントロール信号SG
対して、次式 SG=x−1/2 ……(7) の信号レベルのコントロール信号SGを出力すれば良い。
That is, for the control signal S G of the break point following areas, it may be output following equation S G = x -1/2 control signal S G of the signal level of ... (7).

すなわち乗算回路10の利得APが次式 で表されるように、圧縮比例制御信号SPを加えるように
すれば、折れ点以上の領域で当該振幅圧縮比CR(この場
合CR=2)の出力信号SOを得ることができる。
That gain A P of the multiplier circuit 10 is the following equation Expressed as in, if to apply a compression proportional control signal S P, can be at least break point regions obtain the output signal S O of the amplitude compression ratio CR (in this case CR = 2).

かくして入力信号SIの信号レベルが増加すると−30
〔dB〕の信号レベルを境にして、振幅圧縮比CRが値1か
ら値2に変化する入出力特性の振幅圧縮伸長回路1を得
ることができる。
Thus the signal level of the input signal S I increases -30
An amplitude compression / expansion circuit 1 having input / output characteristics in which the amplitude compression ratio CR changes from value 1 to value 2 at the signal level of [dB] can be obtained.

D発明が解決しようとする問題点 ところが、このようにすると、折れ点を境にして振幅
圧縮比が値1から値2に急激に変化し、例えばオーデイ
オ信号を振幅圧縮伸長処理する場合においては、再生音
が極めて不自然になる問題がある。
D Problem to be Solved by the Invention However, in this case, the amplitude compression ratio rapidly changes from the value 1 to the value 2 at the break point. For example, when the audio signal is subjected to the amplitude compression / expansion processing, There is a problem that the reproduced sound becomes extremely unnatural.

この問題を解決するため、例えばROM(read only mem
ory)テーブルを用いる入力信号の信号レベルの増加に
伴つて折れ点信号SH及び圧縮比制御信号SPの信号レベル
を徐々に変化させることにより、振幅圧縮比CRを滑らか
に変化させる方法が考えられる。
To solve this problem, for example, ROM (read only mem
By gradually changing the signal level accompaniment with broken point signal S H and the compression ratio control signal S P to the increase of the signal level of the input signal using the ory) table, considered a method to smoothly change the amplitude compression ratio CR Can be

またROMテーブルに代えて演算処理回路構成の制御回
路を用いて、折れ点信号SH及び圧縮比例制御信号SPを制
御する方法も考えられる。
And using a control circuit of the arithmetic processing circuitry in place of the ROM table, it is also considered a method for controlling the break point signal S H and the compression proportional control signal S P.

ところが、このようにするとコントロール信号作成回
路4の構成が煩雑になり、その分振幅圧縮伸長回路全体
の構成が煩雑になる問題があつた。
However, in this case, the configuration of the control signal generation circuit 4 becomes complicated, and the configuration of the entire amplitude compression / expansion circuit becomes complicated.

これに対して、このような振幅圧縮伸長回路に操作子
の出力信号を受けて、振幅圧縮伸長回路の出力信号を電
子機器の音量等の制御信号として用いるようにすれば、
振幅圧縮比及び折れ点を所望の値に選定することによ
り、ユーザが操作子を操作して感覚的に認識し得る音量
等の変化に対して、違和感の無い音量調整等を行うこと
ができる。
On the other hand, if the output signal of the operator is received by such an amplitude compression / expansion circuit, and the output signal of the amplitude compression / expansion circuit is used as a control signal such as the volume of an electronic device,
By selecting the amplitude compression ratio and the break point to desired values, it is possible to perform a sound volume adjustment or the like without a sense of incongruity with respect to a change in the sound volume or the like that the user can intuitively recognize by operating the operating element.

このような場合においては、実際上第10図に示すよう
に、操作子から得られる入力信号に対して5つの領域AR
1、AR2、AR3、AR4及びAR5で振幅圧縮比を複雑に切り換
えなければならない場合がある。
In such a case, in practice, as shown in FIG. 10, an input signal obtained from the operator has five regions AR.
In some cases, it is necessary to switch the amplitude compression ratio in a complicated manner between 1, 2, AR3, AR4, and AR5.

このような場合においても、振幅圧縮比が急激に変化
すると違和感を避け得ず、これを滑らかに切り換えるよ
うにすると振幅圧縮比を5つの領域で切り換えて入出力
特性を複雑にした分、さらに一段と振幅圧縮伸長回路全
体の構成が煩雑になる問題があつた。
Even in such a case, if the amplitude compression ratio changes abruptly, a sense of incompatibility cannot be avoided. If the amplitude compression ratio is switched smoothly, the amplitude compression ratio is switched in five regions to complicate the input / output characteristics. There is a problem that the configuration of the entire amplitude compression / expansion circuit becomes complicated.

本発明は以上の点を考慮してなされたもので、所望の
用途に適合する入出力特性を容易に設定できるような振
幅圧縮伸長回路を提案しようとするものである。
The present invention has been made in view of the above points, and has as its object to propose an amplitude compression / expansion circuit that can easily set input / output characteristics suitable for a desired application.

E問題点を解決するための手段 かかる問題点を解決するため本発明においては、振幅
圧縮伸長入力信号SIの信号レベルに応じた利得を表す利
得制御信号SG1を生成する利得制御信号形成手段21と、
振幅圧縮伸長入力信号SIに対して利得制御信号SG1によ
つて表される利得を付与して振幅圧縮伸長出力信号SO1
を出力する振幅変調手段とを具え、振幅変調手段は、順
次継続接続された複数の乗算手段M1〜MNを有し、複数の
乗算手段M1〜MNのうち第1段目の乗算手段M1に振幅圧縮
伸長入力信号SIを与えると共に、各段の乗算手段M1〜MN
において入力信号SIに対して利得制御信号SG1を乗算し
て出力信号を得、かつ複数の乗算手段M1〜MNの入力端側
及び出力端側の信号をそれぞれ複数の振幅要素信号y0
yNとして出力する乗算系列手段と、振幅要素信号y0〜yN
にそれぞれ係数を付与する複数の重み付け手段A0〜AN
有し、複数の重み付け手段A0〜ANからそれぞれ重み付け
された振幅要素信号SA0〜SANを得る重み付け系列手段
と、複数の重み付けされた振幅要素信号SA0〜SANを加算
することにより高次関数式で表される加算出力を得、当
該加算出力を振幅圧縮伸長出力信号SO1として出力SO1
る加算手段29とを設けるようにする。
In the present invention for solving means above problems to solve E problems, the gain control signal forming means for generating a gain control signal S G1 representative of the gain corresponding to the signal level of the amplitude decompression input signal S I 21 and
Amplitude decompression output signal S O1 by applying a gain represented Te gain control signal S G1 Niyotsu relative amplitude decompression input signal S I
And a plurality of multiplying means M 1 to M N sequentially connected, and the first-stage multiplication of the plurality of multiplying means M 1 to M N. together give an amplitude decompression input signal S I to the means M 1, multiplying means M 1 ~M N of each stage
, The output signal is obtained by multiplying the input signal S I by the gain control signal S G1 , and the signals on the input side and the output side of the plurality of multiplication means M 1 to M N are respectively converted into a plurality of amplitude element signals y. 0 to
multiplication sequence means for outputting as y N and amplitude element signals y 0 to y N
To a plurality of weighting means A 0 to A N imparting coefficients respectively, and weighting sequence means for obtaining an amplitude component signal S A0 to S AN weighted from each of the plurality of weighting means A 0 to A N, a plurality of give represented addition output by the high-order function equation by adding the weighted amplitude component signal S A0 to S aN, and an adding means 29 for outputting S O1 the added output as an amplitude decompression output signal S O1 To be provided.

F作用 振幅圧縮伸長入力信号SIを受ける複数の乗算手段M1
MNを継続接続してなる乗算系列手段の各乗算手段M1〜MN
において、利得制御信号形成手段21から得られる利得制
御信号SG1によつて表される利得を入力信号に付与して
複数の振幅要素信号y0〜yNを得た後、重み付け系列手段
の対応する重み付け手段A0〜ANによつて重み付けすると
共に、加算手段29によつて加算して振幅圧縮伸長出力信
号SO1として出力するようにしたことにより、高次関数
式で表される当該振幅圧縮伸長出力信号SO1を得ること
ができる。
A plurality of multiplying means M 1 ~ undergoing F acts amplitude decompression input signal S I
Each multiplying means multiplying sequence means formed by continuous connection of M N M 1 ~M N
In, after obtaining a plurality of amplitude element signals y 0 ~y N by applying a gain represented Te gain control signal S G1 Niyotsu obtained from the gain control signal forming means 21 to the input signal, the corresponding weighting sequences means with O connexion weighting the weighting means a 0 to a N for, by the output as amplitude compression decompression output signal S O1 and by connexion adding to the adding means 29, the amplitude represented by the higher order function formula The compression / expansion output signal SO1 can be obtained.

従つて高次関数式の各項の係数を決める重み付け係数
C0〜CNや、利得制御信号形成手段21における入力変換式
を必要に応じて選定することにより、振幅圧縮伸長入力
信号SIを振幅圧縮伸長出力信号SO1に変換するための入
出力特性を、所望の用途に適合するように容易に設定で
きるような振幅圧縮伸長回路20を実現できる。
Therefore, a weighting coefficient that determines the coefficient of each term of the higher-order function expression
Input / output characteristics for converting the amplitude compression / expansion input signal S I into the amplitude compression / expansion output signal S O1 by selecting C 0 to C N and the input conversion formula in the gain control signal forming means 21 as necessary. Can be realized so that the amplitude compression / expansion circuit 20 can be easily set to suit a desired application.

G実施例 以下図面について、本発明の一実施例を詳述する。G Example Hereinafter, an example of the present invention will be described in detail with reference to the drawings.

(G1)第1の実施例 第1図において、20は全体として振幅圧縮伸長回路を
示し、デイジタルオーデイオ信号でなる入力信号SIを利
得制御信号形成手段としてのコントロール信号作成回路
21に受けると共に乗算回路M1に受ける。
(G1) in FIG. 1 a first embodiment, 20 as a whole represents the amplitude compression and expansion circuit, a control signal generating circuit of the input signal S I made in digital audio signal as a gain control signal forming means
Receiving the multiplication circuit M 1 with receiving 21.

コントロール信号作成回路21は、入力信号SIを両波整
流回路構成の絶対値回路23を介して飽絡検出回路24に受
け、入力信号SIの信号レベルに比例した検出信号SLを、
逆数変換回路25を介してコントロール信号SG1として出
力する。
Control signal generating circuit 21, an input signal S I through the absolute value circuit 23 for full wave rectification circuitry receives the飽絡detection circuit 24, the detection signal S L proportional to the signal level of the input signal S I,
The control signal SG1 is output via the reciprocal conversion circuit 25.

従つて入力信号SIの振幅xに対して比例定数a1を用い
て、次式 で表される信号レベルのコントロール信号SG1を得るこ
とができ、コントロール信号作成回路21においては、当
該コントロール信号SG1をN段直列接続された乗算回路M
1、M2、M3、……、MNに出力して当該乗残回路M1〜MN
なる乗算系列手段の利得を制御する。
With proportionality constant a 1 with respect to the amplitude x of the sub connexion input signal S I, the following equation In represented can get control signal S G1 of the signal level in the control signal generation circuit 21, the control signal S G1 the N-stage series connected multiplier circuits M
1, M 2, M 3, ......, to control the gain of the multiplication sequence means outputs the M N becomes in the Northern circuit M 1 ~M N.

その結果各乗算回路M1〜MNは、次式、 g=x-1 ……(10) で表される係数x-1で、入力された信号を乗算処理して
出力するようになされ、乗算回路M1に次式、 y0=x ……(11) の入力信号SIが入力さるのに対応して、乗算回路M1
ら、 y1=x・g =1 ……(12) で表される乗算信号SM1が得られる。
As a result, each of the multiplication circuits M 1 to M N is configured to multiply the input signal by a coefficient x −1 represented by the following equation, g = x −1 (10), and output the result. the following equation to the multiplier circuit M 1, y 0 = x ...... (11) input signal S I is corresponding to monkey input from the multiplication circuit M 1, y 1 = x · g = 1 ...... (12) in multiplying the signal S M1 represented are obtained.

さらに乗算信号SM1が次段の乗算回路M2に入力され
て、乗算処理されることから、次式、 y2=y1・g =1・x-1 =x-1 ……(13) で表される乗算信号SM2を得ることができる。
Further, since the multiplication signal S M1 is input to the multiplication circuit M 2 at the next stage and subjected to multiplication processing, the following equation is obtained: y 2 = y 1 · g = 1 · x −1 = x −1 (13) in it is possible to obtain a multiplied signal S M2 represented.

かくして乗算回路M1〜MNにおいては、入力信号を順次
乗算処理することにより、直列接続された乗算回路の数
Nだけ乗算処理が行われ、各乗算回路M1〜MNにおいて
は、乗算処理のつど、次式、 yn=yn-1・g n=1、2、3、……、N ……(14) の一般式で表される乗算信号SM1、SM2、SM3、……、SMN
が得られ、これを整理して次式、 yn=x-(n-1) ……(15) で表される乗算信号SM1〜SMNを得ることができる。
Thus, in the multiplication circuits M 1 to M N , the input signals are sequentially multiplied, whereby the multiplication processing is performed by the number N of the multiplication circuits connected in series. In each of the multiplication circuits M 1 to M N , the multiplication processing is performed. Each of the following equations, y n = y n-1 · gn = 1, 2, 3,..., N (14) Multiplied signals S M1 , S M2 , S M3 , ......, S MN
Can be obtained and the multiplied signals S M1 to S MN represented by the following equation: y n = x− (n−1) (15) can be obtained.

さらに振幅圧縮伸長回路20は、増幅回路構成のN+1
個の重み付け回路A0、A1、A2、A3、……、ANを有し、入
力信号SI及び各乗算信号SM1、SM2、SM3、……、SMNをそ
れぞれ重み付け系列手段を構成する重み付け回路A0〜AN
を介して加算回路29に出力し、各重み付け回路A0〜AN
利得で決まる重み付け係数で入力信号SI及び各乗算信号
SM1〜SMNを重み付けしてその加算出力を出力信号SO1
して送出するようになされている。
Further, the amplitude compressing / expanding circuit 20 includes the N + 1
Pieces of weighting circuits A 0, A 1, A 2 , A 3, ......, has A N, the input signal S I and the respective multiplier signals S M1, S M2, S M3 , ......, respectively weighting the S MN Weighting circuits A 0 to A N constituting the sequence means
And the adding circuit 29 via the input signal S I and the multiplied signal by a weighting factor determined by the gain of the weighting circuits A 0 to A N
S M1 to S MN are weighted and the added output is sent out as an output signal S O1 .

従つて各重み付け回路A0〜ANの重み付け係数をそれぞ
れ値C0、C1、C2、C3、……、CNで表すと、重み付け回路
A0を介して(11)式から次式、 yA0=C0・y0 =C0x ……(16) で表される出力信号SA0を得ることができる。
Accordance connexion Each value C 0 of the weighting coefficient of each weighting circuits A 0 ~A N, C 1, C 2, C 3, ......, is represented by C N, the weighting circuit
An output signal S A0 represented by the following equation, y A0 = C 0 · y 0 = C 0 x (16) can be obtained from equation (11) via A 0 .

これに対して重み付け回路A1〜ANにおいては、(15)
式から、次式 yAn=Cnyn =CnX-(n-1) ……(17) の一般式で表される出力信号SA1、SA2、SA3、……、SAN
を得ることができる。
In the weighting circuit A 1 to A N contrast, (15)
From equation, the following equation y An = C n y n = C n X - (n-1) output signal represented by the general formula ...... (17) S A1, S A2, S A3, ......, S AN
Can be obtained.

従つて加算回路29を介して(16)式及び(17)式か
ら、次式 で表される出力信号SO1を得ることができる。
Accordingly, the following equation is obtained from the equations (16) and (17) via the addition circuit 29. In it is possible to obtain an output signal S O1 represented.

従つて必要に応じて重み付け回路A0〜ANの重み付け係
数C0〜CNを所望の値に設定することにより(18)式の高
次関数式で表される入出力特性を得ることができ、かく
して全体として簡易な構成で滑らかかつ複雑に振幅圧縮
比が変化する入出力特性を得ることができる。
Therefore, by setting the weighting coefficients C 0 to C N of the weighting circuits A 0 to A N to desired values as required, the input / output characteristics represented by the higher-order function expression of the expression (18) can be obtained. Thus, it is possible to obtain input / output characteristics in which the amplitude compression ratio changes smoothly and complicatedly with a simple configuration as a whole.

具体的には、重み付け回路A0及びA1の重み付け係数C0
及びC1を値1に設定し、重み付け回路A2〜ANの重み付け
係数C2〜CNを値0に設定すると(18)式から次式 yO1=x+1 ……(19) 関係式で表される出力信号SO1を得ることができる。
Specifically, the weighting coefficients C 0 of the weighting circuits A 0 and A 1
And C 1 are set to a value of 1 and the weighting coefficients C 2 to C N of the weighting circuits A 2 to A N are set to a value of 0. From the equation (18), the following equation is obtained: y O1 = x + 1 (19) An output signal S01 represented can be obtained.

この場合、第2図に示すように、次式 y=1 ……(20) y=x ……(21) の関係で表される振幅圧縮比CRが無限大及び値1の入出
力特性に対して、この入出力特性が交差する入力レベル
を折れ点にして、滑らかに無限大から値1に振幅圧縮比
が変化する入出力特性の振幅圧縮伸長回路を得ることが
できる。
In this case, as shown in FIG. 2, the amplitude compression ratio CR represented by the following equation y = 1... (20) y = x. On the other hand, using the input level at which the input / output characteristics intersect as a break point, an amplitude compression / expansion circuit having an input / output characteristic whose amplitude compression ratio smoothly changes from infinity to value 1 can be obtained.

以上の構成において、入力信号SIの信号レベルに基づ
いてコントロール信号作成回路21からコントロール信号
SG1が得られ、これに基づいて直列接続された乗算回路M
1〜MNが係数x-1で入力信号SIを順次乗算処理する。
In the above configuration, the control signal from the control signal generating circuit 21 based on the signal level of the input signal S I
S G1 is obtained, and based on this, a multiplying circuit M connected in series
1 ~M N is sequentially multiplied processes the input signal S I by a factor x -1.

その結果乗算回路M1〜MNから入力信号SIの振幅xに対
してN−1次高次関数式の各項を表す乗算信号SM1〜SMN
が得られ、これが入力信号SIと共に所定の重み付け係数
C0〜CNの重み付け回路A0〜ANを介して加算して出力され
ることにより、N−1次の高次関数式で表される入出力
特性を得ることができる。
Multiplied signal S M1 to S MN representing the terms of N-1 order and high-order function equation with respect to the amplitude x of the input signal S I from the result multiplier circuit M 1 ~M N
Which is given by a predetermined weighting factor together with the input signal S I.
By adding and outputting through the weighting circuits A 0 to A N of C 0 to C N , it is possible to obtain the input / output characteristics represented by the (N−1) -order higher-order function formula.

以上の構成によれば、乗算回路を直列に縦続接続し
て、その乗算出力を所定の係数値で加算して出力するこ
とにより、入力信号の振幅に対して高次関数式で表され
る入出力特性を得ることができるので、コントロール信
号YG1を形成するための利得制御信号形成手段として逆
数変換回路25を用いると共に、重み付け係数C0〜CNを適
正に選定することにより、所望の用途に適合する入出力
特性を容易に設定できるような振幅圧縮伸長回路を実現
できる。
According to the above configuration, the multiplying circuits are cascaded in series, and the multiplied outputs are added with a predetermined coefficient value and output. Since the output characteristics can be obtained, the reciprocal conversion circuit 25 is used as the gain control signal forming means for forming the control signal Y G1 , and the weighting coefficients C 0 to C N are appropriately selected, so that the desired application can be obtained. An amplitude compression / expansion circuit that can easily set input / output characteristics conforming to the above can be realized.

(G2)第2の実施例 第1図との対応部分に同一符号を付して示す第3図に
おいて、30は全体として振幅圧縮伸長回路を示し、コン
トロール信号作成回路31において逆数変換回路25に代え
て対数変換回路32、乗算回路33及び指数変換回路34を用
いるようにしたものである。
(G2) Second Embodiment In FIG. 3, in which parts corresponding to those in FIG. 1 are assigned the same reference numerals, reference numeral 30 denotes an amplitude compression / expansion circuit as a whole. Instead, a logarithmic conversion circuit 32, a multiplication circuit 33, and an exponential conversion circuit 34 are used.

その結果圧縮比制御信号SPによつて乗算回路33の利得
が値qに制御されたとき、コントロール信号作成回路31
を介して、次式 yG2=exp(q log x) =xq ……(22) で表される入力信号SIの信号レベルに応じて変化するコ
ントロール信号SG2が得られ、その結果各乗算回路M1〜M
Nは、次式 g=xq ……(23) で表される係数xqで入力信号SIを順次乗算処理する。
When the gain of the resulting compression ratio control signal S by the P connexion multiplying circuit 33 is controlled to a value q, the control signal generating circuit 31
Through the following equation y G2 = exp (q log x ) = x q ...... control signal S G2 which varies according to the signal level of the input signal S I that is represented by (22) is obtained, so that each Multiplication circuits M 1 to M
N sequentially multiplies processes the input signal S I by a factor x q represented by the following formula g = x q ...... (23) .

その結果各乗算回路M1〜MNから、次式 n=1、2、3……、N ……(25) の一般式で表される乗算信号SM1〜SMNを得ることができ
る。
As a result, from each of the multiplication circuits M 1 to M N , n = 1, 2, 3,..., N (25) The multiplied signals S M1 to S MN represented by the general formulas can be obtained.

従つて各重み付け回路A1〜ANを介して次式 yAn=Cn・yn =Cn・x(qn+1) ……(26) の一般式が表される出力信号SA1〜SANが得られ、かくし
て加算回路29を介して次式 で表される出力信号SO2を得ることができる。
Accordingly, the output signals S A1 to S 26 are represented by the following general expressions y An = C n · y n = C n · x (qn + 1) via the weighting circuits A 1 to A N. SAN is obtained, and the following equation is obtained through the addition circuit 29. In it is possible to obtain an output signal S O2 represented.

従つて必要に応じて乗算回路33の利得q、重み付け回
路A0〜ANの重み付け係数C0〜CNを所望の値に選定するこ
とにより、(28)式の高次関数式で表される入出力特性
を得ることができる。
By selecting a gain q of the sub connexion optionally multiplication circuit 33, the weighting circuit A 0 to A N weighting coefficients C 0 -C N to a desired value, represented by a high-order function equation of Formula (28) Input / output characteristics can be obtained.

具体的には、乗算回路33の利得を値1とおき、重み付
け回路A0、A1及びA2〜ANの重み付け係数C0、C1及びC2
CNをそれぞれ値2、値−1及び値0とおくと、(28)式
から次式 yO1=2x−x2 ……(29) の関係を得ることができる。
Specifically, the gain of the multiplier circuit 33 the value 1 Distant, weighting circuits A 0, A 1 and A 2 to A N of the weighting coefficients C 0, C 1 and C 2 ~
When C N is set to a value of 2, a value of −1, and a value of 0, respectively, the following equation y O1 = 2x−x 2 (29) can be obtained from the equation (28).

この場合第4図に示すように、入力レベル0〔dB〕を
境にして、振幅圧縮比CRが滑らかに変化し、これ以下の
入力レベルで振幅圧縮比が値1の入出力特性を得ること
ができる。
In this case, as shown in FIG. 4, the amplitude compression ratio CR smoothly changes from the input level 0 [dB], and the input / output characteristic of the amplitude compression ratio of 1 is obtained at an input level lower than this. Can be.

さらに乗算回路33の利得qを値−1とおくと共に、
C0、C1を値1とおいて、(28)式に代入すれば、(18)
式と同じ入出力特性を得ることができ、かくして第1の
実施例に比して乗算回路33の利得qを制御し得る分、さ
らに一段と複雑に振幅圧縮比が変化する入出力特性を得
ることができる。
Further, the gain q of the multiplication circuit 33 is set to a value of −1,
If C 0 and C 1 are set to a value of 1 and substituted into equation (28), then (18)
The same input / output characteristics as in the equation can be obtained, and thus the input / output characteristics in which the amplitude compression ratio changes more complicatedly can be obtained because the gain q of the multiplier circuit 33 can be controlled as compared with the first embodiment. Can be.

第2の実施例によれば、コントロール信号作成回路を
対数変換回路、指数変換回路及び乗算回路を用いて構成
したことにより、この場合にも所望の壮途に適合する入
出力特性を容易に設定できるような振幅圧縮伸長回路を
得ることができる。
According to the second embodiment, the control signal generation circuit is configured using the logarithmic conversion circuit, the exponential conversion circuit, and the multiplication circuit, so that also in this case, the input / output characteristics conforming to the desired magnificence can be easily set. An amplitude compression / expansion circuit as possible can be obtained.

(G3)第3の実施例 第3図との対応部分に同一符号を付して示す第5図に
おいて、40は全体として振幅圧縮伸長回路を示し、コン
トロール信号作成回路41において、逆数変換回路25を用
いて(9)式で表されるコントロール信号SG1を作成す
ると共に対数変換回路32、乗算回路33及び指数変換回路
34を用いて(22)式で表されるコントロール信号SG2
作成するようにしたものである。
(G3) Third Embodiment In FIG. 5, in which parts corresponding to those in FIG. 3 are assigned the same reference numerals, reference numeral 40 denotes an amplitude compression / expansion circuit as a whole. logarithmic transformation circuit 32, multiplication circuit 33 and the exponential conversion circuit as well as create a control signal S G1 represented by and (9) using
The control signal SG2 represented by the equation (22) is created by using 34.

コントロール信号SG2においては、乗算回路M1〜MN
利得を制御するのに対し、コントロール信号SG1におい
ては、入力信号S1を入力に受ける乗算回路42の利得を制
御するようになされている。
In the control signal S G2 , the gain of the multiplication circuits M 1 to M N is controlled, whereas in the control signal S G1 , the gain of the multiplication circuit 42 receiving the input signal S 1 is controlled. I have.

従つて乗算回路42においては、(12)式から次式 y-1=1 ……(30) で表される値の乗算信号SM-1を得ることができる。Therefore, in the multiplication circuit 42, a multiplication signal S M-1 having a value represented by the following equation y -1 = 1 (30) can be obtained from the equation (12).

さらに重み付け回路43は、乗算回路42の乗算信号SM-1
を受け重み付け係数C-1で重み付けして加算回路29に出
力し、各重み付け回路A0〜ANから出力される出力信号S
A1〜SANとの加算信号を出力信号SO3として送出するよう
になされている。
Further, the weighting circuit 43 outputs the multiplied signal S M-1 of the multiplying circuit 42.
And the adding circuit 29 and weighted by the receiving weighting coefficients C -1, the output signal S outputted from the respective weighting circuits A 0 to A N
It has been made to deliver the sum signal of A1 to S AN as the output signal S O3.

その結果重み付け回路43から、次式 yA-1=C-1・y-1 =C-1 ……(31) で表される値の出力信号SA-1が得られ、その結果(28)
式から次式 で表される出力信号SO3を得ることができる。
As a result, an output signal S A-1 having a value represented by the following equation y A-1 = C -1 · y -1 = C -1 (31) is obtained from the weighting circuit 43, and the result (28) )
From the formula In it is possible to obtain an output signal S O3 represented.

この場合(28)式に対して重み付け係数C-1で表され
る定数項が付加された入出力特性を得ることができる。
In this case, it is possible to obtain an input / output characteristic in which a constant term represented by the weighting coefficient C -1 is added to the equation (28).

ここで(32)式についてqを値1とおけば、次式 で表すことができ、新たに、次式 n=n+1 ……(34) N=N+1 ……(35) Cn=Cn−1 ……(36) とおいて、(33)式を整理すると、次式 の関係で表される入出力特性を得ることができる。Here, if q is set to a value of 1 in the equation (32), the following equation is obtained. The following equation is newly added: n = n + 1 (34) N = N + 1 (35) C n = C n -1 (36) When equation (33) is rearranged, Next formula Can be obtained.

第3の実施例によれば、第2の実施例の入出力特性を
表す高次関数式に対して定数項が加わつた分、第2の実
施例の効果に加えて、さらに一段と複雑に振幅圧縮比が
変化する入出力特性を得ることができる。
According to the third embodiment, in addition to the effect of the second embodiment, the amplitude is further complicated by the addition of the constant term to the higher-order function expression representing the input / output characteristics of the second embodiment. It is possible to obtain input / output characteristics in which the compression ratio changes.

(G4)第4の実施例 第6図において、50は全体として振幅圧縮伸長回路を
示し、入力信号SIを第1の遅延回路Dを介して乗算回路
M1に受けると共にそれぞれ重み付け回路A0〜ANに遅延回
路D0〜DN-1を介して入力信号SI及び乗算信号SM1〜SMN
入力するようにしたものである。
(G4) in the fourth embodiment FIG. 6, the 50 overall indicate the amplitude compression expansion circuit, the input signal S I via the first delay circuit D multiplying circuit
Is obtained so as to input an input signal S I and the multiplied signal S M1 to S MN by each weighting circuit A 0 to A N through a delay circuit D 0 ~D N-1 with receiving the M 1.

かくするにつき、遅延回路D0〜DNにおいては、順次遅
延時間が短くなるようになされ、乗算回路M0〜MNの遅延
時間によつて重み付け回路A0〜ANの入力信号SI及びSM1
〜SMNに位相差が生じないようになされている。
Thus, the delay circuits D 0 to D N are configured to sequentially reduce the delay time, and the input signals S I and S 1 of the weighting circuits A 0 to A N are determined by the delay times of the multiplication circuits M 0 to M N. S M1
.About.S MN so that no phase difference occurs.

因に遅延回路Dにおいては、入力信号SIの信号レベル
が立ち上がつた際に、出力信号SO4にオーバーシユート
が生じないように設けられている。
In the delay circuit D to cause, when the signal level of the input signal S I was One rising, over sheet Ute is provided so as not to cause the output signal S O4.

第4の実施例によれば、遅延回路を介して重み付け回
路に入力信号SI及び乗算信号SM1〜SMNを供給することに
より、乗算回路M1〜MNの遅延時間による加算回路29の入
力信号の位相ずれを未然に防止することができる。
According to the fourth embodiment, by supplying the input signal S I and the multiplied signal S M1 to S MN to the weighting circuit via a delay circuit, the adder circuit 29 by the delay time of the multiplier circuit M 1 ~M N The phase shift of the input signal can be prevented beforehand.

従つて第2の実施例の効果に加えて、当該位相差によ
る出力信号の周波数特性の劣化を未然に防止することが
でき、実用上、振幅圧縮伸長回路全体をデイジタル回路
構成とした際に周波数特性の劣化を未然に防止した出力
信号SO2を得ることができる。
Therefore, in addition to the effects of the second embodiment, it is possible to prevent the frequency characteristics of the output signal from deteriorating due to the phase difference. the deterioration of the characteristics can be obtained an output signal S O2 was prevented.

(G5)他の実施例 (1) なお上述の実施例においては、乗算回路を用い
て入力信号を所定回数だけ乗算処理する場合について述
べたが、本発明はこれに限らず、例えばVCA回路等の振
幅変調回路を直列接続して、当該振幅変調回路の利得を
コントロール信号で制御することにより、所定の係数で
乗算処理された乗算信号を得るようにしても良い。
(G5) Other Embodiments (1) In the above-described embodiment, the case where the input signal is multiplied a predetermined number of times by using the multiplication circuit has been described. However, the present invention is not limited to this. May be connected in series and the gain of the amplitude modulation circuit is controlled by a control signal to obtain a multiplied signal multiplied by a predetermined coefficient.

(2) さらに上述の実施例においては、乗算信号をそ
れぞれ重み付け回路を介して加算するにつき、N個の重
み付け回路の重み付け係数を所定の値に設定することに
より、所望の入出力特性を得る場合について述べたが、
本発明はこれに限らず、必要に応じて重み付け回路を設
けるようにすれば良い。
(2) Further, in the above-described embodiment, when the multiplication signals are added through the respective weighting circuits, the weighting coefficients of the N weighting circuits are set to predetermined values to obtain desired input / output characteristics. , But
The present invention is not limited to this, and a weighting circuit may be provided as needed.

(3) さらに上述の実施例においては、デイジタルオ
ーデイオ信号を振幅圧縮伸長処理する場合について述べ
たが本発明はこれに限らず、全体をアナログ回路構成と
して、アナログオーデイオ信号を振幅圧縮伸長処理する
ようにしても良い。
(3) Further, in the above-described embodiment, the case where the digital audio signal is subjected to the amplitude compression / expansion processing has been described. However, the present invention is not limited to this. The entire analog circuit may be configured to perform the amplitude compression / expansion processing on the analog audio signal. You may do it.

(4) さらに上述の実施例において、全体を演算処理
回路で構成すれば、重み付け係数を必要に応じて種々の
値に変更し得るので、極めて汎用性の高い振幅圧縮伸長
回路を得ることができる。
(4) Further, in the above embodiment, if the whole is constituted by an arithmetic processing circuit, the weighting coefficient can be changed to various values as required, so that an extremely versatile amplitude compression / decompression circuit can be obtained. .

(5) さらに上述の実施例においては、オーデイオ信
号を振幅圧縮伸長処理する場合について述べたが、本発
明はこれに限らず、ビデオ信号、音声信号等の信号処理
回路の振幅圧縮伸長回路に広く適用することができる。
(5) Further, in the above-described embodiment, the case where the audio signal is subjected to the amplitude compression / expansion processing has been described. However, the present invention is not limited to this, and is widely applied to the amplitude compression / expansion circuit of the signal processing circuit for video signals, audio signals, and the like. Can be applied.

(6) さらに本発明は信号処理回路に限らず、例えば
ユーザが操作子を操作することにより得られる操作信号
から、ユーザの操作感覚に応じて電子機器を制御する制
御信号を作成する場合等広く適用することができる。
(6) Further, the present invention is not limited to the signal processing circuit. For example, a control signal for controlling an electronic device according to a user's operation feeling is generated from an operation signal obtained by operating a control element by a user. Can be applied.

H発明の効果 以上のように本発明においては、利得制御信号形成手
段における入出力変換式を選定すると共に、入力信号の
信号レベルに応じた係数で振幅圧縮伸長入力信号を所定
回数乗算処理した後その乗算信号を所定の重み付け係数
で重み付けして加算することにより、振幅圧縮伸長出力
信号として高次関数式で表される入出力特性を得ること
ができ、かくして入出力特性を所望の用途に適合するよ
うに容易に設定できるような振幅圧縮伸長回路を実現で
きる。
H Effect of the Invention As described above, in the present invention, the input / output conversion formula in the gain control signal forming means is selected, and the amplitude compression / expansion input signal is multiplied by a predetermined number of times with a coefficient corresponding to the signal level of the input signal. By weighting and multiplying the multiplied signal by a predetermined weighting coefficient, an input / output characteristic represented by a higher-order function expression can be obtained as an amplitude compression / expansion output signal, and thus the input / output characteristic can be adapted to a desired application. Thus, it is possible to realize an amplitude compression / expansion circuit which can be easily set.

【図面の簡単な説明】[Brief description of the drawings]

第1図は本発明による振幅圧縮伸長回路の第1の実施例
を示すブロツク図、第2図はその入出力特性を示す特性
曲線図、第3図は本発明による振幅圧縮伸長回路の第2
の実施例を示すブロツク図、第4図はその入出力特性を
示す特性曲線図、第5図は本発明による振幅圧縮伸長回
路の第3の実施例を示すブロツク図、第6図はその第4
の実施例を示すブロツク図、第7図は従来の振幅圧縮伸
長回路の基本構成を示すブロツク図、第8図はその動作
の説明に供する特性曲線図、第9図は振幅圧縮伸長回路
の詳細構成を示すブロツク図、第10図は問題点の説明に
供する特性曲線図である。 1、20、30、40、50……振幅圧縮伸長回路、2、D、
D0、D1、D2、D3、……、……遅延回路、3、42、M1
M2、M3、……、MN……乗算回路、43、A0、A1、A2、A3
……、AN……重み付け回路。
FIG. 1 is a block diagram showing a first embodiment of an amplitude compression / expansion circuit according to the present invention, FIG. 2 is a characteristic curve diagram showing its input / output characteristics, and FIG.
FIG. 4 is a characteristic curve diagram showing its input / output characteristics, FIG. 5 is a block diagram showing a third embodiment of the amplitude compression / expansion circuit according to the present invention, and FIG. 4
FIG. 7 is a block diagram showing the basic configuration of a conventional amplitude compression / expansion circuit, FIG. 8 is a characteristic curve diagram for explaining the operation of the circuit, and FIG. 9 is a detailed diagram of the amplitude compression / expansion circuit. FIG. 10 is a block diagram showing the configuration, and FIG. 10 is a characteristic curve diagram for explaining the problem. 1, 20, 30, 40, 50 ... amplitude compression / expansion circuit, 2, D,
D 0 , D 1 , D 2 , D 3 ,..., Delay circuit, 3 , 42, M 1 ,
M 2 , M 3 ,…, M N … Multiplier, 43, A 0 , A 1 , A 2 , A 3 ,
……, A N …… a weighting circuit.

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】振幅圧縮伸長入力信号の信号レベルに応じ
た利得を表す利得制御信号を生成する利得制御信号形成
手段と、 上記振幅圧縮伸長入力信号に対して上記利得制御信号に
よつて表される利得を付与して振幅圧縮伸長出力信号を
出力する振幅変調手段と を具え、 上記振幅変調手段は、 順次継続接続された複数の乗算手段を有し、上記複数の
乗算手段のうち第1段目の乗算手段に上記振幅圧縮伸長
入力信号を与えると共に、各段の上記乗算手段において
入力信号に対して上記利得制御信号を乗算して出力信号
を得、かつ上記複数の乗算手段の入力端側及び出力端側
の信号をそれぞれ複数の振幅要素信号として出力する乗
算系列手段と、 上記振幅要素信号にそれぞれ係数を付与する複数の重み
付け手段を有し、上記複数の重み付け手段からそれぞれ
重み付けされた振幅要素信号を得る重み付け系列手段
と、 複数の上記重み付けされた振幅要素信号を加算すること
により高次関数式で表される加算出力を得、当該加算出
力を上記振幅圧縮伸長出力信号として出力する加算手段
と を具えることを特徴とする振幅圧縮伸長回路。
1. A gain control signal forming means for generating a gain control signal representing a gain corresponding to a signal level of an amplitude compression / expansion input signal, and said gain control signal is represented by the gain control signal with respect to the amplitude compression / expansion input signal. Amplitude modulating means for giving an appropriate gain and outputting an amplitude-compressed / expanded output signal, wherein the amplitude modulating means has a plurality of multiplying means connected in succession, and a first stage of the plurality of multiplying means. And the multiplying means in each stage multiplying the input signal by the gain control signal to obtain an output signal, and input terminals of the plurality of multiplying means. And a multiplication sequence means for outputting the signals on the output end side as a plurality of amplitude element signals, and a plurality of weighting means for assigning coefficients to the amplitude element signals, respectively. Weighting sequence means for obtaining weighted amplitude element signals; and obtaining an addition output represented by a higher-order function by adding a plurality of the weighted amplitude element signals, and obtaining the added output by the amplitude compression / expansion output. An amplitude compression / expansion circuit, comprising: an adder that outputs a signal.
JP62183064A 1987-07-22 1987-07-22 Amplitude compression / expansion circuit Expired - Fee Related JP2611242B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62183064A JP2611242B2 (en) 1987-07-22 1987-07-22 Amplitude compression / expansion circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62183064A JP2611242B2 (en) 1987-07-22 1987-07-22 Amplitude compression / expansion circuit

Publications (2)

Publication Number Publication Date
JPS6425607A JPS6425607A (en) 1989-01-27
JP2611242B2 true JP2611242B2 (en) 1997-05-21

Family

ID=16129116

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62183064A Expired - Fee Related JP2611242B2 (en) 1987-07-22 1987-07-22 Amplitude compression / expansion circuit

Country Status (1)

Country Link
JP (1) JP2611242B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7014050B1 (en) 1998-11-25 2006-03-21 Chisso Corporation Filter cartridge
DE10084425T1 (en) 1999-03-30 2002-06-20 Chisso Corp filter cartridge

Also Published As

Publication number Publication date
JPS6425607A (en) 1989-01-27

Similar Documents

Publication Publication Date Title
EP0297461B1 (en) Amplitude compressing/Expanding circuit
US5369710A (en) Sound field correcting apparatus and method
US5502277A (en) Filter device and electronic musical instrument using the filter device
JP3227743B2 (en) Overtone giving circuit
WO1983002346A1 (en) A time multiplexed n-ordered digital filter
EP0439347A2 (en) Sound field control apparatus
JP2611242B2 (en) Amplitude compression / expansion circuit
JP2611243B2 (en) Amplitude compression / expansion circuit
JP2544095B2 (en) Electronic musical instrument
JPS6227397B2 (en)
JP2757740B2 (en) Distortion circuit
JPH0546957B2 (en)
JPS6336577B2 (en)
JP2606006B2 (en) Noise sound generator
JP2705060B2 (en) Digital signal processor
JPH07129164A (en) Effect generating device
JP2890530B2 (en) Audio speed converter
JP2600896B2 (en) Reverberation generator
JP2674027B2 (en) Amplitude compression / expansion circuit
JPH07106883A (en) Digital sound volume adjustment device and digital mixing device
JP3133574B2 (en) Graphic equalizer
JPH03182930A (en) Multiplication device
JP3918808B2 (en) Audio signal effect applying method, audio signal effect applying device, and program
JP2671648B2 (en) Digital data interpolator
JP2757717B2 (en) Effect giving device

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees