JP2609617B2 - Current generation circuit - Google Patents
Current generation circuitInfo
- Publication number
- JP2609617B2 JP2609617B2 JP62199735A JP19973587A JP2609617B2 JP 2609617 B2 JP2609617 B2 JP 2609617B2 JP 62199735 A JP62199735 A JP 62199735A JP 19973587 A JP19973587 A JP 19973587A JP 2609617 B2 JP2609617 B2 JP 2609617B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- circuit
- transistor
- output
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Control Of Electrical Variables (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はトランジスタ回路で構成される半導体集積回
路において相補トランジスタのベース・エミッタ間電圧
偏差がもたらす精度低下を補償するに好適な電流発生回
路に関する。Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a current generation circuit suitable for compensating a decrease in accuracy caused by a base-emitter voltage deviation of a complementary transistor in a semiconductor integrated circuit composed of a transistor circuit. .
従来の相補トランジスタのベース・エミッタ間電圧偏
差を利用して電流を発生させる電流発生回路として、特
開昭57−83911号公報に記載されたものがある。第３図
は従来のこの電流発生回路を例示する回路図である。ト
ランジスタのコレクタ電流Icとベース・エミッタ間VBE
は一般に次式で与えられる。As a conventional current generating circuit that generates a current using a base-emitter voltage deviation of a complementary transistor, there is one described in Japanese Patent Application Laid-Open No. 57-83911. FIG. 3 is a circuit diagram illustrating this conventional current generating circuit. Transistor collector current Ic and base-emitter V BE
Is generally given by:
ここで、ISSはトランジスタの逆飽和電流、VTは0.026
V（温度27℃）である。 Here, the reverse saturation current of I SS transistors, V T 0.026
V (temperature 27 ° C).
次に（０）式を使ってトランジスタQ8のコレクタ電流
Ic8を以下求める。第３図において、定電流源I4から相
補トランジスタ対Q8，Q9の入力点に入力すると、トラ
ンジスタQ8のコレクタからは各トランジスタの逆飽和電
流比によって次式で与えられる電流IC8が流れる。Next (0) collector current of the transistor Q 8 by using the formula
Find Ic 8 below. In FIG. 3, entering from the constant current source I 4 to the input point of the complementary pair of transistors Q 8, Q 9, from the collector of the transistor Q 8 is a current I C8 given by: by reverse saturation current ratio of the transistors Flows.
IC8＝（ISS(N)／ISS(P)）・I4 （１） ただしISS(N)はNPNトランジスタQ8の逆飽和電流、I
SS(P)はPNPトランジスタQ9の逆飽和電流である。I C8 = (I SS (N) / I SS (P) ) · I 4 (1) where I SS (N) is the reverse saturation current of NPN transistor Q 8 ,
SS (P) is the reverse saturation current of the PNP transistor Q 9.
上記従来技術は第３図のように単に相補トランジスタ
を組み合せただけでは相補トランジスタのベース・エミ
ッタ間電圧偏差に比例した電流を発生させることができ
ず、トランジスタ回路の精度補償用には十分でない問題
があった。In the above prior art, a current proportional to the base-emitter voltage deviation of the complementary transistor cannot be generated simply by combining the complementary transistors as shown in FIG. 3, which is not sufficient for compensating the accuracy of the transistor circuit. was there.
本発明の目的は、相補トランジスタを用いたトランジ
スタ回路においてベース・エミッタ間電圧偏差によって
生じる精度低下を補償するための電流発生回路を提供す
るにある。An object of the present invention is to provide a current generating circuit for compensating for a decrease in accuracy caused by a base-emitter voltage deviation in a transistor circuit using complementary transistors.
上記目的は、互いに相補なトランジスタのベース・エ
ミッタ度電圧偏差に比例し該互いに相補なトランジスタ
に接続される抵抗の抵抗値に反比例した入・出力電流偏
差成分を発生するカレントミラー回路と、該カレントミ
ラー回路の入・出力に等しい電流値の電流を入力する２
つの定電流回路とからなり、上記カレントミラー回路の
出力点より上記互いに相補なトランジスタのベース・エ
ミッタ間電圧偏差に比例した電流成分のみを取り出す電
流発生回路により達成される。The above object is to provide a current mirror circuit which generates an input / output current deviation component proportional to the base-emitter degree voltage deviation of the complementary transistors and inversely proportional to the resistance value of the resistor connected to the complementary transistors; Input a current with a current value equal to the input / output of the mirror circuit 2
This is achieved by a current generating circuit which comprises two constant current circuits and extracts only a current component proportional to the base-emitter voltage deviation of the complementary transistors from the output point of the current mirror circuit.
上記電流発生回路では、互いに相補なトランジスタ対
によりベース・エミッタ間電圧偏差を発生させ該トラン
ジスタ対に接続される抵抗で電流に変換することにより
カレントミラー回路の入・出力電流間に上記トランジス
タ対のベース・エミッタ間電圧偏差に比例した電流偏差
を発生させ、上記２つの定電流回路から上記カレントミ
ラー回路の入・出力に等しい電流値の電流を入力するこ
とにより該カレントミラー回路の出力点より上記トラン
ジスタ対のベース・エミッタ間偏差に比例した電流成分
のみを出力させると共に、上記２つの定電流回路による
上記相補トランジスタ対の動作電流と補償しようとする
トランジスタ回路のトランジスタの動作バイアス電流の
値を一致させより高精度の精度補償が実現できる。In the current generating circuit, a voltage deviation between the base and the emitter is generated by a pair of transistors complementary to each other, and the voltage is converted into a current by a resistor connected to the pair of transistors. A current deviation proportional to the base-emitter voltage deviation is generated, and a current having a current value equal to the input / output of the current mirror circuit is input from the two constant current circuits. Only the current component proportional to the base-emitter deviation of the transistor pair is output, and the operating current of the complementary transistor pair by the two constant current circuits and the value of the operating bias current of the transistor of the transistor circuit to be compensated match. As a result, higher accuracy compensation can be realized.
以下に本発明の一実施例を第１図と第２図により説明
する。An embodiment of the present invention will be described below with reference to FIGS.
第１図は本発明による電流発生回路の一実施例を示す
回路図である。第１図において、１は相補トランジスタ
のベース・エミッタ間電圧偏差に比例した入・出力電流
偏差を生じるカレントミラー回路、2,3はカレントミラ
ー回路１の入・出力にそれぞれ接続された電流値IOの等
しい２つの定電流回路である。Q2，Q3はカレントミラー
回路１を構成するそれぞれNPN,PNP形の相補トランジス
タ対、R1，R2はそれぞれ相補トランジスタ対Q3，Q2に接
続される抵抗値R1，R2の等しい抵抗である。Q1はカレン
トミラー回路１の出力用トランジスタである。４は出力
点、５はアース点である。FIG. 1 is a circuit diagram showing an embodiment of a current generating circuit according to the present invention. In FIG. 1, reference numeral 1 denotes a current mirror circuit which generates an input / output current deviation proportional to a base-emitter voltage deviation of a complementary transistor, and reference numerals 2 and 3 denote current values I and I connected to the input / output of the current mirror circuit 1, respectively. Two constant current circuits having the same O. Q 2 and Q 3 are NPN and PNP complementary transistor pairs, respectively, constituting the current mirror circuit 1, and R 1 and R 2 are resistance values R 1 and R 2 connected to the complementary transistor pairs Q 3 and Q 2 , respectively. Equal resistance. Q 1 is an output transistor of the current mirror circuit 1. 4 is an output point and 5 is a ground point.
上記の構成で、抵抗R1，R2の電圧降下がトランジスタ
Q2，Q3のベース・エミッタ間電圧偏差ΔVBEより十分大
であり、トランジスタQ1，Q2，Q3の直流電流増幅率hFE
が十分大きいとしてカレントミラー回路１の定電流回路
２よりの入力電流IOに対する出力電流（トランジスタQ1
のコレクタ電流）Ic1を以下に求める。With the above configuration, the voltage drop of the resistors R 1 and R 2
Q 2, is large enough than the base-emitter voltage deviation [Delta] V BE of Q 3, the transistors Q 1, Q 2, DC current amplification factor of Q 3 h FE
Is sufficiently large, the output current (transistor Q 1) with respect to the input current IO from the constant current circuit 2 of the current mirror circuit 1
Determination of the collector current) Ic 1 below.
トランジスタQ1，Q2，Q3のhFEが十分大きいので、ト
ランジスタQ2のコレクタ電流Ic2＝I0、トランジスタQ1
とQ3のコレクタ電流Ic1，Ic3は等しくなる。第１図にお
いて、トランジスタQ2のベース電位＝トランジスタQ3の
エミッタ電位よりR2Ic2＋VBE2＝R1Tc3＋VBE3となる。ま
たΔVBE＝VBE3−VBE2＝R2Ic3＝R1（Ic2−Ic3）となり、
一方Ic1＝Ic3，Ic2＝I0より、 すなわちカレントミラー回路１の出力には入力電流I0に
対し相補トランジスタ対Q2，Q3のベース・エミッタ電圧
偏差ΔVBEに比例し該相補トランジスタ対Q2，Q3に接続
された抵抗R1，R2の抵抗値R1＝R2に反比例した入・出力
電流偏差−ΔVBE／R1を発生する。よって、カレントミ
ラー回路１の出力に対し入力電流I0と等しい電流値をも
つ定電流回路３よりの電流I0を注入すると、出力点４よ
り相補トランジスタ対Q2，Q3のベース・エミッタ間電圧
偏差ΔVBEに比例した次式の電流IXを取り出すことがで
きる。Since h FE of the transistors Q 1, Q 2, Q 3 is sufficiently large, the collector current of the transistor Q 2 Ic 2 = I 0, the transistor Q 1
And the collector currents Ic 1 and Ic 3 of Q 3 become equal. In FIG. 1, R 2 Ic 2 + V BE2 = R 1 Tc 3 + V BE3 from the base potential of the transistor Q 2 = the emitter potential of the transistor Q 3 . ΔV BE = V BE3 −V BE2 = R 2 Ic 3 = R 1 (Ic 2 −Ic 3 )
On the other hand, from Ic 1 = Ic 3 and Ic 2 = I 0 , That is, the output of the current mirror circuit 1 is proportional to the base-emitter voltage deviation ΔV BE of the complementary transistor pair Q 2 , Q 3 with respect to the input current I 0 , and the resistance R 1 connected to the complementary transistor pair Q 2 , Q 3 , generates the input and output current deviation - [Delta] V bE / R 1 that is inversely proportional to the resistance value R 1 = R 2 of R 2. Therefore, when the current I 0 from the constant current circuit 3 having a current value equal to the input current I 0 is injected into the output of the current mirror circuit 1, the output point 4 causes the base-emitter connection of the complementary transistor pair Q 2 , Q 3 A current IX of the following equation proportional to the voltage deviation ΔV BE can be obtained.
IX＝−ΔVBE／R1 （２）′ 第２図は本発明による電流発生回路を応用した電流検
出回路の一実施例を示す回路図である。I X = −ΔV BE / R 1 (2) ′ FIG. 2 is a circuit diagram showing an embodiment of a current detection circuit to which the current generation circuit according to the present invention is applied.
第２図において、この電流検出回路は異電源系VBBの
電流検出抵抗RAに流れ込む負荷電流IAを相補トランジス
タ対Q4，Q5よりなる２段エミッタホロワ型の電流検出器
で電流検出し、GND系に電流検出出力VOUTを取り出す構
成であり、６はこれに付加する第１図の電流発生回路で
ある。I1はトランジスタQ4のバイアス電流源である。In Figure 2, the current detection circuit is a current detected by the two-stage emitter follower type current detector consisting of the load current I A complementary pair of transistors Q 4, Q 5 flows to the current detection resistor R A of the different power supply system V BB , The current detection output VOUT is taken out to the GND system, and reference numeral 6 denotes a current generating circuit shown in FIG. I 1 is the bias current source of the transistor Q 4.
上記の構成で、電流発生回路６がない場合のGND系の
電流検出出力VOUT′は次式となる。With the above configuration, the current detection output V OUT ′ of the GND system without the current generation circuit 6 is expressed by the following equation.
VOUT′＝（R3／R4）RA・IA＋（R3／R4）ΔVBE （３） この（３）式の第２項は相補トランジスタ対Q4，Q5によ
る電流検出誤差である。この状態から電流発生回路６を
付加すると、（２）′式より電流検出出力VOUTは次式と
なる。V OUT '= (R 3 / R 4 ) R A · I A + (R 3 / R 4 ) ΔV BE (3) The second term of the equation (3) is the current detection by the complementary transistor pair Q 4 and Q 5. It is an error. When the current generating circuit 6 is added from this state, the current detection output V OUT is given by the following equation from the equation (2) ′.
VOUT＝（R3／R4）RA・IA＋（R3／R4）ΔVBE−（R3／
R1）ΔVBE （４） ここに抵抗値R4＝R1とすることにより第２項は第３項に
より打ち消され、電流検出出力VOUTには電流検出器用ト
ランジスタQ4，Q5のベース・エミッタ間電圧偏差ΔVBE
の影響を受けない精度改良された高精度の電流検出出力
VOUTがえられる。ここで第２図の電流検出回路を半導体
集積回路化する場合に、第１図の定電流回路2,3の電流
値I0を第２図の電流検出用トランジスタQ4，Q5の動作電
流値に近く設定すれば相補トランジスタQ4，Q5のベース
・エミッタ間電圧偏差ΔVBEの補償をより高精度に行う
ことができる。 V OUT = (R 3 / R 4) R A · I A + (R 3 / R 4) ΔV BE - (R 3 /
R 1 ) ΔV BE (4) Here, by setting the resistance value R 4 = R 1 , the second term is canceled by the third term, and the base of the current detector transistors Q 4 and Q 5 is added to the current detection output V OUT.・ Emitter voltage deviation ΔV BE
High accuracy current detection output with improved accuracy not affected by
V OUT is obtained. When the semiconductor integrated circuit of the current detection circuit of FIG. 2, where the current value I 0 of the constant current circuit 2 of FIG. 1 second diagram of the current detection transistor Q 4, Q 5 operating current If the value is set close to the value, the base-emitter voltage deviation ΔV BE of the complementary transistors Q 4 and Q 5 can be compensated with higher accuracy.
本発明によれば、トランジスタ回路を半導体集積回路
化する場合に相補トランジスタのベース・エミッタ間電
圧偏差によって生じる精度低下の改善が可能となり、半
導体集積回路の高精度化と応用範囲拡大に効果がある。According to the present invention, when a transistor circuit is formed into a semiconductor integrated circuit, it is possible to improve a decrease in accuracy caused by a base-emitter voltage deviation of a complementary transistor, which is effective in increasing the accuracy of a semiconductor integrated circuit and expanding an application range. .
第１図は本発明による電流発生回路の一実施例を示す回
路図、第２図は本発明による電流発生回路を応用した電
流検出回路の一実施例を示す回路図、第３図は従来技術
に係る電流発生回路の例を示す図である。 １……カレントミラー回路 2,3……定電流回路 ４……出力点 ６……電流発生回路 Q1……出力用トランジスタ Q2，Q3……相補トランジスタ対 R1，R2……抵抗FIG. 1 is a circuit diagram showing an embodiment of a current generating circuit according to the present invention, FIG. 2 is a circuit diagram showing an embodiment of a current detecting circuit to which the current generating circuit according to the present invention is applied, and FIG. FIG. 3 is a diagram showing an example of a current generation circuit according to the embodiment. 1 ... current mirror circuit 2,3 ... constant current circuit 4 ... output point 6 ... current generating circuit Q 1 ... output transistor Q 2 , Q 3 ... complementary transistor pair R 1 , R 2 ... resistor
Claims (1)
ッタ間電圧偏差に比例し該相補なトランジスタに接続さ
れる抵抗の抵抗値に反比例した入・出力電流偏差を発生
するカレントミラー回路と、該カレントミラー回路の入
・出力にそれぞれ接続された電流値の等しい２つの定電
流回路とからなり、上記カレントミラー回路の出力より
上記相補なトランジスタのベース・エミッタ間電圧偏差
に比例した定電流を発生する電流発生回路。A current mirror circuit for generating an input / output current deviation proportional to a base-emitter voltage deviation of mutually complementary transistors and inversely proportional to a resistance value of a resistor connected to the complementary transistors; A current generating means for generating a constant current proportional to a base-emitter voltage deviation of the complementary transistor from the output of the current mirror circuit, comprising two constant current circuits having the same current value respectively connected to the input and output of the circuit; Generator circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62199735A JP2609617B2 (en) | 1987-08-12 | 1987-08-12 | Current generation circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62199735A JP2609617B2 (en) | 1987-08-12 | 1987-08-12 | Current generation circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6444109A JPS6444109A (en) | 1989-02-16 |
| JP2609617B2 true JP2609617B2 (en) | 1997-05-14 |
Family
ID=16412754
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62199735A Expired - Lifetime JP2609617B2 (en) | 1987-08-12 | 1987-08-12 | Current generation circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2609617B2 (en) |
-
1987
- 1987-08-12 JP JP62199735A patent/JP2609617B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6444109A (en) | 1989-02-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5229711A (en) | Reference voltage generating circuit | |
| JP2749925B2 (en) | IC temperature sensor | |
| JPS5995621A (en) | Reference voltage circuit | |
| JP3110502B2 (en) | Current mirror circuit | |
| JPH0770935B2 (en) | Differential current amplifier circuit | |
| JP2609617B2 (en) | Current generation circuit | |
| JPH065493B2 (en) | Constant current supply circuit | |
| JPH0247883B2 (en) | ||
| JP4314669B2 (en) | Bandgap reference circuit | |
| JPH0954149A (en) | Semiconductor magnetoelectric transducing apparatus | |
| JPS6117622Y2 (en) | ||
| JPH05127766A (en) | Band gap constant voltage circuit | |
| JP2638771B2 (en) | Reference voltage generator | |
| JP3036084B2 (en) | Constant voltage circuit | |
| JPH0624298B2 (en) | Current amplifier circuit | |
| JPS6117621Y2 (en) | ||
| JPS62102612A (en) | Gain control circuit | |
| JPH0332094Y2 (en) | ||
| JPH04203971A (en) | Current detection circuit | |
| JPS5829621Y2 (en) | signal conversion circuit | |
| JP2653437B2 (en) | Voltage / current conversion circuit | |
| JPH066607Y2 (en) | Gain control circuit | |
| JPH05108182A (en) | Current mirror circuit | |
| JP3161929B2 (en) | Voltage conversion circuit | |
| JPH0115224Y2 (en) |