JP2606905B2 - Ｉｃリード用部材 - Google Patents
Ｉｃリード用部材Info
- Publication number
- JP2606905B2 JP2606905B2 JP24716888A JP24716888A JP2606905B2 JP 2606905 B2 JP2606905 B2 JP 2606905B2 JP 24716888 A JP24716888 A JP 24716888A JP 24716888 A JP24716888 A JP 24716888A JP 2606905 B2 JP2606905 B2 JP 2606905B2
- Authority
- JP
- Japan
- Prior art keywords
- lead
- insulating layer
- thickness
- substrate
- alloy
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
Landscapes
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ICリード用部材に関するものである。
従来、ICリード用部材としては42％Ni−Fe合金、各種
Cu合金等が主に用いられており、スタンピングやエッチ
ング加工により所定のリードフレーム形状に成形されて
いた。
Cu合金等が主に用いられており、スタンピングやエッチ
ング加工により所定のリードフレーム形状に成形されて
いた。
しかしながら、近年のICの高集積化にともないリード
用部材に対して多ピン化、高密度実装化の要求が強まる
中、これまでのような単一材のリードフレーム材ではリ
ードフレーム材自体の厚さのために微細加工も限界に達
し、リードフレーム板厚よりも狭い幅のリード加工は困
難となってきた。
用部材に対して多ピン化、高密度実装化の要求が強まる
中、これまでのような単一材のリードフレーム材ではリ
ードフレーム材自体の厚さのために微細加工も限界に達
し、リードフレーム板厚よりも狭い幅のリード加工は困
難となってきた。
また、ある程度以上の微細加工を行なうとリード強度
劣化によるリード位置ずれ、変形が発生しボンディング
不良を引き起こすという問題を有していた。
劣化によるリード位置ずれ、変形が発生しボンディング
不良を引き起こすという問題を有していた。
多ピン化対応のパッケージ技術としては、多数のリー
ドピンをバッケージ下面に配したPGA（Pin Grid Arra
y）や、絶縁テープ上に金属箔リードを配したTAB（Tape
Autmated Bonding）などが知られている。
ドピンをバッケージ下面に配したPGA（Pin Grid Arra
y）や、絶縁テープ上に金属箔リードを配したTAB（Tape
Autmated Bonding）などが知られている。
しかしながら、ピン装入型であるPGAは高密度実装に
限界が有り、また通常のセラミックスPGAは熱放散性不
良、高価格といった問題を有する。また、熱放散性改
善、低価格化を狙ったプラスチックPGAでは耐湿性が劣
化してしまう。
限界が有り、また通常のセラミックスPGAは熱放散性不
良、高価格といった問題を有する。また、熱放散性改
善、低価格化を狙ったプラスチックPGAでは耐湿性が劣
化してしまう。
TABはリード部が箔で形成されているためエッチング
による微細加工が可能であるが、絶縁テープの伸縮によ
るリード位置精度の低下ならびに耐湿信頼性に欠けると
いった欠点を有している。
による微細加工が可能であるが、絶縁テープの伸縮によ
るリード位置精度の低下ならびに耐湿信頼性に欠けると
いった欠点を有している。
本発明は、以上の欠点を解消し多ピン化および高密度
実装化が可能なICリード用部材の提供を課題とする。
実装化が可能なICリード用部材の提供を課題とする。
本発明者は種々検討した結果、第１図に示すように重
量％でNi35〜55％、残部実質的にFeからなる基板部３と
重量％でNi35〜55％、残部実質的にFeからなり厚さ100
μｍ以下の箔状でありリード部１とが絶縁層２を介して
接合た構造とし、かつ基板部およびリード部を形成する
合金の表面酸化膜の厚みが20〜150ÅであるICリード用
部材とすることにより前記課題を解決した。
量％でNi35〜55％、残部実質的にFeからなる基板部３と
重量％でNi35〜55％、残部実質的にFeからなり厚さ100
μｍ以下の箔状でありリード部１とが絶縁層２を介して
接合た構造とし、かつ基板部およびリード部を形成する
合金の表面酸化膜の厚みが20〜150ÅであるICリード用
部材とすることにより前記課題を解決した。
本発明において、基板部に重量％でNi35〜55％、残部
実質的にFeからなるFe−Ni合金を用いるのは、半導体チ
ップとの熱的整合性を持たせるためである。
実質的にFeからなるFe−Ni合金を用いるのは、半導体チ
ップとの熱的整合性を持たせるためである。
Ni量が35％未満ではオーステナイト単相組織が得られ
ず、熱膨張係数の変動をきたす可能性があるため35％以
上とする。また、55％を越えると熱膨張係数が大きくな
りチップとの整合性が維持できなくなるため55％以下と
した。またこの成分系であれば基板として必要な機械的
強度を十分満足できる。
ず、熱膨張係数の変動をきたす可能性があるため35％以
上とする。また、55％を越えると熱膨張係数が大きくな
りチップとの整合性が維持できなくなるため55％以下と
した。またこの成分系であれば基板として必要な機械的
強度を十分満足できる。
リード部を形成する金属箔については前記TABには導
電性に優れたCuが用いられているが、Cuは強度が低いた
めワイヤーボンディング時に変形を起こしやすい。
電性に優れたCuが用いられているが、Cuは強度が低いた
めワイヤーボンディング時に変形を起こしやすい。
また、基板部との熱膨張整合性、めっき性、はんだ付
け性等を考慮した場合、基板部と同等の組成を有するこ
とが望ましい。
け性等を考慮した場合、基板部と同等の組成を有するこ
とが望ましい。
本発明では以上の事項を考慮し、リード部に機械的強
度に優れたNi35〜55％、残部実質的にFeからなるFe−Ni
合金を用いることにした。
度に優れたNi35〜55％、残部実質的にFeからなるFe−Ni
合金を用いることにした。
リード部の厚さを100μｍ以下とするのは微細加工を
容易にするためである。
容易にするためである。
前記基板部とリード部とは絶縁層を介して接合されて
いる。
いる。
絶縁層を介して接合するのは、絶縁層によって基板部
とリード部とを電気的に分離させるためである。すなわ
ちリード部は絶縁層を介して接合された箔をエッチング
によりリード形状に加工するが、その際にリード部のみ
がエッチングされる必要があり、また形成されたリード
同志が短絡しないように絶縁層を介して接合するのであ
る。絶縁層の耐熱性を150℃以上としたのは、150℃未満
では、チップやワイヤーのボンディング時の加熱の際に
絶縁層が変質を起すため、150℃以上とした。
とリード部とを電気的に分離させるためである。すなわ
ちリード部は絶縁層を介して接合された箔をエッチング
によりリード形状に加工するが、その際にリード部のみ
がエッチングされる必要があり、また形成されたリード
同志が短絡しないように絶縁層を介して接合するのであ
る。絶縁層の耐熱性を150℃以上としたのは、150℃未満
では、チップやワイヤーのボンディング時の加熱の際に
絶縁層が変質を起すため、150℃以上とした。
なお、絶縁層を介して前記基板部とリード部となる箔
を接合する方法としては、エポキシ系樹脂等の絶縁性の
接着剤で接着する。またはエポキシ樹脂、不飽和ポリエ
ステル樹脂等に紙、布等の基板を含浸させたシート、フ
ィルムの状態で前記基板部とリード部との間に介在さ
せ、加熱、加圧を施すことにより接合する等の方法が適
用される。
を接合する方法としては、エポキシ系樹脂等の絶縁性の
接着剤で接着する。またはエポキシ樹脂、不飽和ポリエ
ステル樹脂等に紙、布等の基板を含浸させたシート、フ
ィルムの状態で前記基板部とリード部との間に介在さ
せ、加熱、加圧を施すことにより接合する等の方法が適
用される。
本発明者が、基板部およびリード部と絶縁層との接着
について種々検討した結果、基板部およびリード部をな
す合金の表面に20Å以上の厚さを有する酸化層を形成さ
せた場合に、その接着力が改善されることが見出され
た。
について種々検討した結果、基板部およびリード部をな
す合金の表面に20Å以上の厚さを有する酸化層を形成さ
せた場合に、その接着力が改善されることが見出され
た。
但し、酸化膜の厚さが150Åを越えると、はんだの濡
れ性が劣化するため、表面酸化膜の適正な厚さを20〜15
0Åに限定した。
れ性が劣化するため、表面酸化膜の適正な厚さを20〜15
0Åに限定した。
表面酸化膜の厚さは、合金中に通常脱酸剤として含ま
れるSi、Mn、Al量によりコントロールすることも可能で
ある。
れるSi、Mn、Al量によりコントロールすることも可能で
ある。
また酸化膜は絶縁層との接合前に加熱により形成され
ればよい。
ればよい。
本発明によれば形成されたリード部が基板部および絶
縁層に固定されているため、リードの寄りや段差が生じ
ることはなく、多ピン化、高密度実装化の要求に十分対
応し得る。
縁層に固定されているため、リードの寄りや段差が生じ
ることはなく、多ピン化、高密度実装化の要求に十分対
応し得る。
また、基板部はそのままパッケージの外周として用い
ることが可能であり、従来のセラミックスやプラスチッ
ク封止に比べて熱放散性にも優れる。
ることが可能であり、従来のセラミックスやプラスチッ
ク封止に比べて熱放散性にも優れる。
本発明の実施例について述べる。
基板部として、厚さ0.35mm、幅500mmの42％Ni−Fe合
金の鋼帯を用い、厚さ0.05mm、幅500mのビスフェノール
Ａエポキシ系樹脂を絶縁層（接着剤として使用）とし
て、リード部として厚さ0.05mm、幅500mmの42Ni−Fe合
金の箔を接合させた。得られた帯素材について平均熱膨
張係数、引張試験と電気伝導度の測定を行った。
金の鋼帯を用い、厚さ0.05mm、幅500mのビスフェノール
Ａエポキシ系樹脂を絶縁層（接着剤として使用）とし
て、リード部として厚さ0.05mm、幅500mmの42Ni−Fe合
金の箔を接合させた。得られた帯素材について平均熱膨
張係数、引張試験と電気伝導度の測定を行った。
また、リード用箔をリード幅0.3mm、リードピッチ0.6
5mm、リード長15mmのQFP（Quad Flat Package）パター
ンにフォトエッチングを行いリード位置の判定を行っ
た。エッチング液は濃度42ボーメ、液温40℃の塩化第二
鉄水溶液を用いた。
5mm、リード長15mmのQFP（Quad Flat Package）パター
ンにフォトエッチングを行いリード位置の判定を行っ
た。エッチング液は濃度42ボーメ、液温40℃の塩化第二
鉄水溶液を用いた。
さらに、42％Ni−Fe合金と絶縁層との密着強度の評価
は、42％Ni−Fe合金の酸化膜厚さを種々変えて絶縁層と
の接合を行ない、得られた帯素材について180゜曲げ戻
し試験（曲げ部のＲは0.25mmRである）を行なった。
は、42％Ni−Fe合金の酸化膜厚さを種々変えて絶縁層と
の接合を行ない、得られた帯素材について180゜曲げ戻
し試験（曲げ部のＲは0.25mmRである）を行なった。
なお、比較例として42Ni−Fe合金単位、2.3Fe−0.03P
−Cu（鉄入り銅、CDA194）単体についても同様の測定、
判定を行なった。
−Cu（鉄入り銅、CDA194）単体についても同様の測定、
判定を行なった。
結果を第１表に示す。第１表中の評価は以下の通りで
ある。
ある。
Siチップとの熱的整合性は、常温から300℃までの平
均熱膨張係数が12×10-6/℃以下を良、12×10-6/℃を越
えるものを不良とした。
均熱膨張係数が12×10-6/℃以下を良、12×10-6/℃を越
えるものを不良とした。
リード強度は引張強さが50kgf/mm2以上を良、50kgf/m
m2未満を不良とした。
m2未満を不良とした。
リード位置の判定は、リードの寄りまたは段差が生じ
ないものを良、生じたものを不良とした。
ないものを良、生じたものを不良とした。
樹脂密着性は180゜曲げ戻し試験後絶縁層が剥離して
隙間が生じたものを不良、剥離が生じないものを良とし
た。
隙間が生じたものを不良、剥離が生じないものを良とし
た。
第１表から明らかなように本発明はICリード用部材に
要求される諸物性を十分に満足するものである。
要求される諸物性を十分に満足するものである。
本発明によれば、多ピン化、高密度実装化が可能で、
かつ熱放散性に優れたICリード用部材を提供することが
でき、その効果は大きい。
かつ熱放散性に優れたICリード用部材を提供することが
でき、その効果は大きい。
第１図は本発明IC用リード部材の断面図である。 1:リード部、2:絶縁層、3:基板部
Claims (2)
- 【請求項１】重量％でNi35〜55％、残部実質的にFeから
なるFe−Ni合金の基板部と重量％でNi35〜55％、残部実
質的にFeからなり厚さ100μｍ以下の箔状であるリード
部とが絶縁層を介して接合されておりリード部を形成す
る合金の表面酸化膜の厚みが20〜150Åであることを特
徴とするICリード用部材。 - 【請求項２】絶縁層の耐熱性が150℃以上である請求項
１記載のICリード用部材。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24716888A JP2606905B2 (ja) | 1988-09-30 | 1988-09-30 | Ｉｃリード用部材 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24716888A JP2606905B2 (ja) | 1988-09-30 | 1988-09-30 | Ｉｃリード用部材 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0294658A JPH0294658A (ja) | 1990-04-05 |
| JP2606905B2 true JP2606905B2 (ja) | 1997-05-07 |
Family
ID=17159453
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24716888A Expired - Fee Related JP2606905B2 (ja) | 1988-09-30 | 1988-09-30 | Ｉｃリード用部材 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2606905B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012146730A (ja) * | 2011-01-07 | 2012-08-02 | Hitachi Cable Ltd | 太陽電池用リード線及びそれを用いた太陽電池 |
| US9403233B2 (en) | 2011-12-16 | 2016-08-02 | Illinois Tool Works Inc. | DC electrode negative rotating arc welding method and system |
| US9511442B2 (en) | 2012-07-27 | 2016-12-06 | Illinois Tool Works Inc. | Adaptable rotating arc welding method and system |
-
1988
- 1988-09-30 JP JP24716888A patent/JP2606905B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0294658A (ja) | 1990-04-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR930002813B1 (ko) | 리이드프레임 및 그것을 사용한 반도체장치 | |
| JP3461829B2 (ja) | 緩衝層を有する電力半導体素子 | |
| JP2000174399A (ja) | 立体配線基板とその製造方法および基板用絶縁材料 | |
| US4732733A (en) | Copper-base alloys for leadframes | |
| JP2606905B2 (ja) | Ｉｃリード用部材 | |
| JP2672349B2 (ja) | Ｉｃリード用部材 | |
| JP3349166B2 (ja) | 回路基板 | |
| JP3454876B2 (ja) | 積層導体およびその製造方法 | |
| JPH0613723A (ja) | 混成集積回路 | |
| JPS61150253A (ja) | 半導体リ−ドフレ−ム | |
| JP7208439B2 (ja) | セラミックス回路基板、電子デバイス、金属部材、及びセラミックス回路基板の製造方法 | |
| JP2001160664A (ja) | 金属ベース回路基板及びその製造方法 | |
| JPH0715129A (ja) | 表面実装型半導体装置の実装構造および実装方法 | |
| JP3186408B2 (ja) | 多層リードフレーム及びその製造方法 | |
| JPS6244817B2 (ja) | ||
| JPH04137552A (ja) | リードフレーム | |
| JP2896884B2 (ja) | 導電性積層体 | |
| JPH01316966A (ja) | Ｉｃリード部材 | |
| EP0587296A1 (en) | Tab tape and method for producing it | |
| JPH02100355A (ja) | Ｉｃリード用部材 | |
| JP2023167778A (ja) | 半導体装置 | |
| JPH061789B2 (ja) | 半導体装置用フイルムキヤリア | |
| JP3167360B2 (ja) | 混成集積回路用基板の製造方法 | |
| JPH03206633A (ja) | 半導体装置 | |
| JPS58130589A (ja) | 混成集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |