JP2606599B2 - 対数増幅回路 - Google Patents
対数増幅回路Info
- Publication number
- JP2606599B2 JP2606599B2 JP6216432A JP21643294A JP2606599B2 JP 2606599 B2 JP2606599 B2 JP 2606599B2 JP 6216432 A JP6216432 A JP 6216432A JP 21643294 A JP21643294 A JP 21643294A JP 2606599 B2 JP2606599 B2 JP 2606599B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- logarithmic
- rectifier
- rectifiers
- amplifier circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G7/00—Volume compression or expansion in amplifiers
- H03G7/001—Volume compression or expansion in amplifiers without controlling loop
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06G—ANALOGUE COMPUTERS
- G06G7/00—Devices in which the computing operation is performed by varying electric or magnetic quantities
- G06G7/12—Arrangements for performing computing operations, e.g. operational amplifiers
- G06G7/24—Arrangements for performing computing operations, e.g. operational amplifiers for evaluating logarithmic or exponential functions, e.g. hyperbolic functions
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Amplifiers (AREA)
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
Description
【０００１】
【産業上の利用分野】本発明は対数増幅回路に係わり、
特に整流器を用いた対数増幅回路に関する。
特に整流器を用いた対数増幅回路に関する。
【０００２】
【従来の技術】対数増幅回路は、入力信号のダイナミッ
クレンジを圧縮することを行う回路である。対数増幅回
路の１つとして、リミッタ特性を有する複数の増幅器
と、飽和しないその利得が１の複数の増幅器とをそれぞ
れ縦続接続し、各段のリミッタ特性を備えた増幅器の出
力を減衰器で減衰させてた後、対応する段の利得が１の
増幅器の出力と合成させたものが特開平３−１２７５０
４号公報に開示されている。
クレンジを圧縮することを行う回路である。対数増幅回
路の１つとして、リミッタ特性を有する複数の増幅器
と、飽和しないその利得が１の複数の増幅器とをそれぞ
れ縦続接続し、各段のリミッタ特性を備えた増幅器の出
力を減衰器で減衰させてた後、対応する段の利得が１の
増幅器の出力と合成させたものが特開平３−１２７５０
４号公報に開示されている。
【０００３】また、複数の増幅器を使用するこによって
対数特性の折れ線近似で行う場合に、入力電圧に応じて
利得の異なる増幅器を切り換えて使用した対数増幅回路
が特開平２−１４１０１２号公報に開示されている。
対数特性の折れ線近似で行う場合に、入力電圧に応じて
利得の異なる増幅器を切り換えて使用した対数増幅回路
が特開平２−１４１０１２号公報に開示されている。
【０００４】さらに、縦続された増幅器の各段の出力信
号を整流器で検波し、それぞれの検波電流の総和をベー
ス接地されたトランジスタのエミッタに入力することに
よって検波電流の加算を行った対数増幅回路が特開昭６
２−１０００１０号公報に開示されている。
号を整流器で検波し、それぞれの検波電流の総和をベー
ス接地されたトランジスタのエミッタに入力することに
よって検波電流の加算を行った対数増幅回路が特開昭６
２−１０００１０号公報に開示されている。
【０００５】また、対数増幅回路の整流器で使用される
トランジスタのエミッタサイズとＭＯＳトランジスタの
ゲート幅およびゲート長を特定の関係に設定することに
よってダイナミックレンジを広げた対数増幅回路が特開
平３−２２８４１２号公報に開示されている。このほか
にも、特開昭６２−２９３８０７号公報、特開昭６２−
２９２０１０号公報、特開平４−１６５８０５号公報に
類似した対数増幅回路は開示されている。これらは、エ
ミッタの面積比あるいはゲート幅とゲート長の比を異な
らせた２対の不平衡差動対の入力を交叉接続し、その出
力を並列接続することによって両波整流器を構成してい
る。このような整流器の構成手法は、ＩＥＥＥ Ｔｒａ
ｎｓａｃｔｉｏｎ ｏｎ Ｃｉｒｃｕｉｔｓ ａｎｄ
Ｓｙｓｔｅｍｓ−Ｉ、ＶＯＬ．３９、ＮＯ．９ の第７
７１ページから第７７７ページ（１９９２年９月発行）
にも詳しく開示されている。
トランジスタのエミッタサイズとＭＯＳトランジスタの
ゲート幅およびゲート長を特定の関係に設定することに
よってダイナミックレンジを広げた対数増幅回路が特開
平３−２２８４１２号公報に開示されている。このほか
にも、特開昭６２−２９３８０７号公報、特開昭６２−
２９２０１０号公報、特開平４−１６５８０５号公報に
類似した対数増幅回路は開示されている。これらは、エ
ミッタの面積比あるいはゲート幅とゲート長の比を異な
らせた２対の不平衡差動対の入力を交叉接続し、その出
力を並列接続することによって両波整流器を構成してい
る。このような整流器の構成手法は、ＩＥＥＥ Ｔｒａ
ｎｓａｃｔｉｏｎ ｏｎ Ｃｉｒｃｕｉｔｓ ａｎｄ
Ｓｙｓｔｅｍｓ−Ｉ、ＶＯＬ．３９、ＮＯ．９ の第７
７１ページから第７７７ページ（１９９２年９月発行）
にも詳しく開示されている。
【０００６】
【発明が解決しようとする課題】特開平３−１２７５０
４号公報に開示されている対数増幅器は、多段に縦続さ
れた増幅器を、入力電圧の増加に伴って後段から飽和さ
せることによって、増幅利得を対数特性にしている。こ
の対数増幅器では対数特性を折れ線近似することはでき
るが、増幅器の段数を多くしなければ、実際の対数特性
との近似誤差が大きくなってしまう。このため、精度の
よい対数増幅器を得るには、回路が大型化してしまうと
いう問題があった。これは、利得の異なる増幅器を切り
換えて使用する特開平２−１４１０１２号公報に開示さ
れた対数増幅回路にも同様に発生する問題である。
４号公報に開示されている対数増幅器は、多段に縦続さ
れた増幅器を、入力電圧の増加に伴って後段から飽和さ
せることによって、増幅利得を対数特性にしている。こ
の対数増幅器では対数特性を折れ線近似することはでき
るが、増幅器の段数を多くしなければ、実際の対数特性
との近似誤差が大きくなってしまう。このため、精度の
よい対数増幅器を得るには、回路が大型化してしまうと
いう問題があった。これは、利得の異なる増幅器を切り
換えて使用する特開平２−１４１０１２号公報に開示さ
れた対数増幅回路にも同様に発生する問題である。
【０００７】一方、特開昭６２−１０００１０号公報や
特開平３−２２８４１２号公報に開示されている対数増
幅回路のように、各段の増幅器の出力を対数特性を近似
させるような特性を持った整流器で検波することによっ
て、折れ線近似による誤差を少なくすることができる。
しかしながら、整流器の基本的な対数特性、たとえば、
対数精度やそのカーブの傾き、さらにダイナミックレン
ジなどを任意に設定することは難しかった。特に、トラ
ンジスタのエミッタ面積比やゲート幅とゲート長を特定
の関係に設定するような場合には、素子が出来上がった
後にその対数特性を変更することはできなかった。さら
に、トランジスタのエミッタ面積比あるいはゲート幅と
ゲート長の比を異ならせた不平衡差動対を用いた半波整
流器や、２対の不平衡差動対の入力を交叉接続しその出
力を並列接続した両波整流器を用いた対数増幅回路で
は、差動対それぞれに駆動電流源が必要であった。ま
た、それぞれのトランジスタのコレクタまたはドレイン
もサイズの大きいもの同士が接続されるため、付加され
る容量が大きくなっていた。このため、周波数特性を伸
ばすためには、駆動電流が多くなる傾向にあり、低消費
電力化を図ることが困難であった。
特開平３−２２８４１２号公報に開示されている対数増
幅回路のように、各段の増幅器の出力を対数特性を近似
させるような特性を持った整流器で検波することによっ
て、折れ線近似による誤差を少なくすることができる。
しかしながら、整流器の基本的な対数特性、たとえば、
対数精度やそのカーブの傾き、さらにダイナミックレン
ジなどを任意に設定することは難しかった。特に、トラ
ンジスタのエミッタ面積比やゲート幅とゲート長を特定
の関係に設定するような場合には、素子が出来上がった
後にその対数特性を変更することはできなかった。さら
に、トランジスタのエミッタ面積比あるいはゲート幅と
ゲート長の比を異ならせた不平衡差動対を用いた半波整
流器や、２対の不平衡差動対の入力を交叉接続しその出
力を並列接続した両波整流器を用いた対数増幅回路で
は、差動対それぞれに駆動電流源が必要であった。ま
た、それぞれのトランジスタのコレクタまたはドレイン
もサイズの大きいもの同士が接続されるため、付加され
る容量が大きくなっていた。このため、周波数特性を伸
ばすためには、駆動電流が多くなる傾向にあり、低消費
電力化を図ることが困難であった。
【０００８】
【０００９】そこで本発明の目的は、必要とされる電流
源の数を減らすとともに、対数特性を容易に設定変更す
ることができる低消費電力化の図られた対数増幅回路を
提供することにある。
源の数を減らすとともに、対数特性を容易に設定変更す
ることができる低消費電力化の図られた対数増幅回路を
提供することにある。
【００１０】
【課題を解決するための手段】請求項１記載の発明で
は、縦続接続された複数の差動増幅器と、これら差動増
幅器の入力信号または出力信号をそれぞれ検波する整流
器であって、１つのテール電流で駆動される互いにエミ
ッタ結合あるいはソース結合された３つのトランジスタ
のうち入力対を構成する２つのトランジスタのコレクタ
またはドレインが共通接続され、他の１つのトランジス
タのベースまたはゲートに直流電圧が印加された複数の
整流器と、これら整流器の入力対を構成する２つのトラ
ンジスタの共通接続されたコレクタまたはドレインから
出力される検波電流あるいは他の１つのトランジスタの
コレクタまたはドレインから出力される検波電流を入力
してこれらを加算する加算器とを対数増幅回路に具備さ
せている。
は、縦続接続された複数の差動増幅器と、これら差動増
幅器の入力信号または出力信号をそれぞれ検波する整流
器であって、１つのテール電流で駆動される互いにエミ
ッタ結合あるいはソース結合された３つのトランジスタ
のうち入力対を構成する２つのトランジスタのコレクタ
またはドレインが共通接続され、他の１つのトランジス
タのベースまたはゲートに直流電圧が印加された複数の
整流器と、これら整流器の入力対を構成する２つのトラ
ンジスタの共通接続されたコレクタまたはドレインから
出力される検波電流あるいは他の１つのトランジスタの
コレクタまたはドレインから出力される検波電流を入力
してこれらを加算する加算器とを対数増幅回路に具備さ
せている。
【００１１】すなわち請求項１記載の発明では、１つの
テール電流で駆動される互いにエミッタ結合あるいはソ
ース結合された３つのトランジスタのうち入力対を構成
する２つのトランジスタのコレクタまたはドレインが共
通接続され、他の１つのトランジスタのベースまたはゲ
ートに直流電圧が印加されたトリプルテールセルを用い
て整流器を構成している。これにより、ベースまたはゲ
ートに印加する直流電圧を変更することで、対数特性を
容易に設定変更することができる。
テール電流で駆動される互いにエミッタ結合あるいはソ
ース結合された３つのトランジスタのうち入力対を構成
する２つのトランジスタのコレクタまたはドレインが共
通接続され、他の１つのトランジスタのベースまたはゲ
ートに直流電圧が印加されたトリプルテールセルを用い
て整流器を構成している。これにより、ベースまたはゲ
ートに印加する直流電圧を変更することで、対数特性を
容易に設定変更することができる。
【００１２】請求項２記載の発明では、縦続接続された
複数の差動増幅器と、これら差動増幅器の入力信号また
は出力信号をそれぞれ検波する整流器であって、１つの
テール電流で駆動される互いにエミッタ結合あるいはソ
ース結合された３つのトランジスタのうち入力対を構成
する２つのトランジスタのコレクタまたはドレインが共
通接続され、他の１つのトランジスタのベースまたはゲ
ートに直流電圧が印加されたトリプルテールセルをその
動作入力電圧範囲を互いに異ならせて２つ以上並列接続
した複数の整流器と、これら整流器の並列接続されたト
リプルテールセルの入力対を構成する２つのトランジス
タの共通接続されたコレクタまたはドレインから出力さ
れる検波電流あるいは並列接続されたトリプルテールセ
ルの他の１つのトランジスタのコレクタまたはドレイン
から出力される検波電流を入力してこれらを加算する加
算器とを対数増幅回路に具備させている。
複数の差動増幅器と、これら差動増幅器の入力信号また
は出力信号をそれぞれ検波する整流器であって、１つの
テール電流で駆動される互いにエミッタ結合あるいはソ
ース結合された３つのトランジスタのうち入力対を構成
する２つのトランジスタのコレクタまたはドレインが共
通接続され、他の１つのトランジスタのベースまたはゲ
ートに直流電圧が印加されたトリプルテールセルをその
動作入力電圧範囲を互いに異ならせて２つ以上並列接続
した複数の整流器と、これら整流器の並列接続されたト
リプルテールセルの入力対を構成する２つのトランジス
タの共通接続されたコレクタまたはドレインから出力さ
れる検波電流あるいは並列接続されたトリプルテールセ
ルの他の１つのトランジスタのコレクタまたはドレイン
から出力される検波電流を入力してこれらを加算する加
算器とを対数増幅回路に具備させている。
【００１３】すなわち請求項２記載の発明では、動作入
力電圧範囲を互いに異ならせたトリプルテールセルを並
列接続することによって個々の整流器を構成している。
これにより、１つの整流器の対数入力ダイナミックレン
ジを広くすることができ、少ない段数でダイナミックレ
ンジの広い対数増幅回路を実現している。
力電圧範囲を互いに異ならせたトリプルテールセルを並
列接続することによって個々の整流器を構成している。
これにより、１つの整流器の対数入力ダイナミックレン
ジを広くすることができ、少ない段数でダイナミックレ
ンジの広い対数増幅回路を実現している。
【００１４】請求項３記載の発明では、整流器に使用す
るトランジスタとしてバイポーラトランジスタを使用し
ている。これにより、例えば、そのエミッタに抵抗を挿
入することによって各トリプルテールセルの対数入力ダ
イナミックレンジを広げることもできる。
るトランジスタとしてバイポーラトランジスタを使用し
ている。これにより、例えば、そのエミッタに抵抗を挿
入することによって各トリプルテールセルの対数入力ダ
イナミックレンジを広げることもできる。
【００１５】請求項４記載の発明では、整流器に使用す
るトランジスタとしてＭＯＳトランジスタを使用してい
る。これにより、一定幅の入力電圧範囲では理想的な２
乗特性を得ることができる。
るトランジスタとしてＭＯＳトランジスタを使用してい
る。これにより、一定幅の入力電圧範囲では理想的な２
乗特性を得ることができる。
【００１６】
【実施例】以下実施例につき本発明を詳細に説明する。
【００１７】図１は本発明の一実施例における対数増幅
回路の回路構成を表わしたものである。この対数増幅回
路は、カスケード接続された複数の差動増幅器１１1 〜
１１ N と、これら差動増幅器の入力端および最終段の出
力端にそれぞれ接続された整流器１２1 〜１２N +1と、
これら整流器の出力電流を加算する加算器１３とから構
成されている。各整流器は、所定の電圧範囲の入力信号
を対数特性に変換するようになっている。
回路の回路構成を表わしたものである。この対数増幅回
路は、カスケード接続された複数の差動増幅器１１1 〜
１１ N と、これら差動増幅器の入力端および最終段の出
力端にそれぞれ接続された整流器１２1 〜１２N +1と、
これら整流器の出力電流を加算する加算器１３とから構
成されている。各整流器は、所定の電圧範囲の入力信号
を対数特性に変換するようになっている。
【００１８】図２は図１に示した整流器の回路構成の概
要を表わしたものである。ここでは、まず、バイポーラ
トランジスタによって構成された整流器について説明す
る。トランジスタ２１〜２３のエミッタは共通接続され
て、定電流源２４に接続されている。トランジスタ２
１、２２は差動対を構成しており、これらのベース間に
入力電圧Ｖi が加えられるようになっている。トランジ
スタ２１、２２のコレクタは共通接続されている。ま
た、トランジスタ２３のベースには一定の電圧Ｖｃが印
加されている。このように３つのトランジスタが共通の
テール電流２４で駆動される回路をトリプルテールセル
と呼ぶことにする。それでは、このようなトリプルテー
ルセルの入出力特性について説明する。
要を表わしたものである。ここでは、まず、バイポーラ
トランジスタによって構成された整流器について説明す
る。トランジスタ２１〜２３のエミッタは共通接続され
て、定電流源２４に接続されている。トランジスタ２
１、２２は差動対を構成しており、これらのベース間に
入力電圧Ｖi が加えられるようになっている。トランジ
スタ２１、２２のコレクタは共通接続されている。ま
た、トランジスタ２３のベースには一定の電圧Ｖｃが印
加されている。このように３つのトランジスタが共通の
テール電流２４で駆動される回路をトリプルテールセル
と呼ぶことにする。それでは、このようなトリプルテー
ルセルの入出力特性について説明する。
【００１９】トランジスタのベース幅変調を無視すれ
ば、トリプルテールセルを構成するそれぞれのトランジ
スタのコレクタ電流は次式で表わされる。
ば、トリプルテールセルを構成するそれぞれのトランジ
スタのコレクタ電流は次式で表わされる。
【数１】 ここで、ＶT は熱電圧であり、ＶT ＝ｋＴ／ｑと表わさ
れる。ただし、ｋはボルツマン定数、Ｔは絶対温度、ｑ
は単位電子電荷を表わしている。また、ＶBE3はトラン
ジスタ２３のベース・エミッタ間電圧を、ＩS は飽和電
流を、＋−Ｖi／２は差動入力電圧を、ＶR は直流基準
電圧を、ＶS は共通エミッタ電圧をそれぞれ表わしてい
る。
れる。ただし、ｋはボルツマン定数、Ｔは絶対温度、ｑ
は単位電子電荷を表わしている。また、ＶBE3はトラン
ジスタ２３のベース・エミッタ間電圧を、ＩS は飽和電
流を、＋−Ｖi／２は差動入力電圧を、ＶR は直流基準
電圧を、ＶS は共通エミッタ電圧をそれぞれ表わしてい
る。
【００２０】また、テール電流２４は、次式で表わされ
る。
る。
【数２】 ただし、αF はトランジスタの電流増幅率である。
（１）式〜（４）式を解くと、共通項であるＩS ｅｘｐ
｛（ＶR −ＶS ）／ＶT ｝は、次式のように求まる。
（１）式〜（４）式を解くと、共通項であるＩS ｅｘｐ
｛（ＶR −ＶS ）／ＶT ｝は、次式のように求まる。
【数３】 これより、それぞれのコレクタ電流は次式で表わされ
る。
る。
【数４】
【００２１】さらに、バイポーラトランジスタで構成さ
れたトリプルテールセルの一方の出力電流ＩRSは次式で
表わされる。
れたトリプルテールセルの一方の出力電流ＩRSは次式で
表わされる。
【数５】 また、他方の出力電流ＩSQは次式で表わされる。
【数６】
【００２２】トリプルテールセルの出力電流は（９）
式、および（１０）式に示したが、このうち何れを加算
器１３で加算する電流として用いてもよい。また、差動
出力電流を用いても良いが、式中のＫの値によっては直
流オフセット電流を持つことになる。
式、および（１０）式に示したが、このうち何れを加算
器１３で加算する電流として用いてもよい。また、差動
出力電流を用いても良いが、式中のＫの値によっては直
流オフセット電流を持つことになる。
【００２３】図３は図２に示したバイポーラ・トリプル
テールセルの出力電流特性を表わしたものである。ここ
では、Ｋ＝１の場合について示してある。バイポーラ・
トリプルテールセルの出力電流ＩRSおよびＩSQはいずれ
も両波整流特性を持っており、直流電圧Ｖｃによってそ
の整流特性が可変になっている。図３では、Ｖｃが−Ｖ
T と、０と、ＶT と、２ＶT の場合についてそれぞれ出
力電流特性を示してある。たとえば、バイポーラ・トリ
プルテールセルの出力電流が温度特性を持つ場合には、
直流電圧Ｖｃをこの温度特性を打ち消すように変化させ
ることによって、温度補償を行うことができる。また、
およそ２乗特性に近似できる入力電圧範囲は、直流電圧
Ｖｃによって変更することができる。すなわち、Ｖｃが
大きくなるにしたがって、出力電流であるＩSQおよびＩ
RSの特性曲線は同じ値のＶT では、その傾きが大きくな
っていることが分かる。これはＶｃが大きくなればそれ
だけ、２乗特性として使用できる範囲が広くなっている
ことを表わしている。
テールセルの出力電流特性を表わしたものである。ここ
では、Ｋ＝１の場合について示してある。バイポーラ・
トリプルテールセルの出力電流ＩRSおよびＩSQはいずれ
も両波整流特性を持っており、直流電圧Ｖｃによってそ
の整流特性が可変になっている。図３では、Ｖｃが−Ｖ
T と、０と、ＶT と、２ＶT の場合についてそれぞれ出
力電流特性を示してある。たとえば、バイポーラ・トリ
プルテールセルの出力電流が温度特性を持つ場合には、
直流電圧Ｖｃをこの温度特性を打ち消すように変化させ
ることによって、温度補償を行うことができる。また、
およそ２乗特性に近似できる入力電圧範囲は、直流電圧
Ｖｃによって変更することができる。すなわち、Ｖｃが
大きくなるにしたがって、出力電流であるＩSQおよびＩ
RSの特性曲線は同じ値のＶT では、その傾きが大きくな
っていることが分かる。これはＶｃが大きくなればそれ
だけ、２乗特性として使用できる範囲が広くなっている
ことを表わしている。
【００２４】図４は、図２に示したバイポーラ・トリプ
ルテールセルの出力電流ＩSQについてその出力電流特性
を対数表示したものである。ここではＫの値は１の場合
について示してある。このように、出力電流の値は、直
流電圧Ｖｃによって変更することができ、また、対数入
力ダイナミックレンジとして１０ｄＢ（デシベル）以上
持つことが分かる。したがって、これを図１に示した整
流器として使用することによって対数増幅回路を得るこ
とができる。このようにバイポーラ・トリプルテールセ
ルの動作入力電圧範囲を考慮すると、対数入力ダイナミ
ックレンジはおよそ１０ｄＢであり、図１に示した各段
の差動増幅器１１1 〜１１N の利得は１０数ｄＢ程度に
抑えなければならない。しかしながら、直流電圧Ｖｃの
設定値を変更することによって、図１に示した対数増幅
回路の対数特性を任意に変えることができる。また、特
性の傾きや、対数精度、さらにダイナミックレンジの直
流電圧Ｖｃによって自由に設定可能になる。
ルテールセルの出力電流ＩSQについてその出力電流特性
を対数表示したものである。ここではＫの値は１の場合
について示してある。このように、出力電流の値は、直
流電圧Ｖｃによって変更することができ、また、対数入
力ダイナミックレンジとして１０ｄＢ（デシベル）以上
持つことが分かる。したがって、これを図１に示した整
流器として使用することによって対数増幅回路を得るこ
とができる。このようにバイポーラ・トリプルテールセ
ルの動作入力電圧範囲を考慮すると、対数入力ダイナミ
ックレンジはおよそ１０ｄＢであり、図１に示した各段
の差動増幅器１１1 〜１１N の利得は１０数ｄＢ程度に
抑えなければならない。しかしながら、直流電圧Ｖｃの
設定値を変更することによって、図１に示した対数増幅
回路の対数特性を任意に変えることができる。また、特
性の傾きや、対数精度、さらにダイナミックレンジの直
流電圧Ｖｃによって自由に設定可能になる。
【００２５】図５は、図２に示したバイポーラ・トリプ
ルテールセルを整流器に使用したときの対数増幅回路の
出力特性を表わしたものである。ここでは、バイポーラ
・トリプルテールセルの出力電流のうち、ＩSQを加算器
１３によって加算した場合を示してある。カスケード接
続された差動増幅器１１1 〜１１N は後段になるほど、
増幅が進みその出力電圧、すなわち整流器１２1 〜１２
N の入力電圧は大きくなる。このため、入力電圧が増え
るに従って、最終段の整流器１２N から順次、その出力
電流が落ち込むようになる。図中の符号３１1 〜３１N
はそれぞれ整流器１２1 〜１２N の出力電流を表わして
いる。それぞれの整流器１２1 〜１２N+ 1 の出力電流が
ほぼ“０”に落ち込んだ時点で、次段の整流器の出力電
流が対数的に下がり始めるようになっている。このた
め、これら整流器１２1 〜１２N+1の出力電流を加算器
１３によって加算した結果の出力電流は、特性曲線３２
で示したようになる。したがって、バイポーラ・トリプ
ルテールセルによって構成された整流器を複数用意する
ことによってダイナミックレンジの広い対数増幅回路を
得ることができる。
ルテールセルを整流器に使用したときの対数増幅回路の
出力特性を表わしたものである。ここでは、バイポーラ
・トリプルテールセルの出力電流のうち、ＩSQを加算器
１３によって加算した場合を示してある。カスケード接
続された差動増幅器１１1 〜１１N は後段になるほど、
増幅が進みその出力電圧、すなわち整流器１２1 〜１２
N の入力電圧は大きくなる。このため、入力電圧が増え
るに従って、最終段の整流器１２N から順次、その出力
電流が落ち込むようになる。図中の符号３１1 〜３１N
はそれぞれ整流器１２1 〜１２N の出力電流を表わして
いる。それぞれの整流器１２1 〜１２N+ 1 の出力電流が
ほぼ“０”に落ち込んだ時点で、次段の整流器の出力電
流が対数的に下がり始めるようになっている。このた
め、これら整流器１２1 〜１２N+1の出力電流を加算器
１３によって加算した結果の出力電流は、特性曲線３２
で示したようになる。したがって、バイポーラ・トリプ
ルテールセルによって構成された整流器を複数用意する
ことによってダイナミックレンジの広い対数増幅回路を
得ることができる。
【００２６】次に、ＭＯＳトランジスタを用いた整流器
について説明する。
について説明する。
【００２７】図６は、ＭＯＳトランジスタを用いたトリ
プルテールセル構成された整流器の回路構成を表わした
ものである。これは図２に示した整流器のバイポーラ・
トランジスタをＭＯＳトランジスタに置き換えたもので
あり、その接続関係についての説明は省略する。それで
は、このようなＭＯＳトリプルテールセルで構成された
整流器の入出力特性について説明する。
プルテールセル構成された整流器の回路構成を表わした
ものである。これは図２に示した整流器のバイポーラ・
トランジスタをＭＯＳトランジスタに置き換えたもので
あり、その接続関係についての説明は省略する。それで
は、このようなＭＯＳトリプルテールセルで構成された
整流器の入出力特性について説明する。
【００２８】各素子間の整合性は良いと仮定し、基板効
果を無視するものとする。また、飽和領域で動作するＭ
ＯＳトランジスタのドレイン電流とゲート・ソース間電
圧の関係は２乗則に従うものとする。このように仮定す
ると、トリプルテールセルを構成するそれぞれのトラン
ジスタのドレイン電流は次式で表わされる。
果を無視するものとする。また、飽和領域で動作するＭ
ＯＳトランジスタのドレイン電流とゲート・ソース間電
圧の関係は２乗則に従うものとする。このように仮定す
ると、トリプルテールセルを構成するそれぞれのトラン
ジスタのドレイン電流は次式で表わされる。
【数７】 ここで、β＝μ（Ｃｏｘ／２）（Ｗ／Ｌ）で表わされる
トランスコンダクタンスパラメータである。また、μは
キャリアの実行モビリティ、Ｃｏｘは単位面積当たりの
ゲート酸化膜容量、Ｗ、Ｌはそれぞれゲート幅、ゲート
長を表わしている。また、テール電流は次式で表わされ
る。
トランスコンダクタンスパラメータである。また、μは
キャリアの実行モビリティ、Ｃｏｘは単位面積当たりの
ゲート酸化膜容量、Ｗ、Ｌはそれぞれゲート幅、ゲート
長を表わしている。また、テール電流は次式で表わされ
る。
【数８】
【００２９】（１１）式から（１４）式を解くと、ＭＯ
Ｓトリプルテールセルの一方の出力電流ＩRSは、次式で
表わされる。
Ｓトリプルテールセルの一方の出力電流ＩRSは、次式で
表わされる。
【数９】
【００３０】また、同様にしてＭＯＳトリプルテールセ
ルの他方の出力電流ＩSQは、次式で表わされる。
ルの他方の出力電流ＩSQは、次式で表わされる。
【数１０】
【００３１】図７は、図６に示したＭＯＳトリプルテー
ルセルの出力電流特性表わしたものである。ここでは、
Ｋ＝１の場合について示してある。ＭＯＳトリプルテー
ルセルの出力電流ＩRSおよびＩSQはいずれも両波整流特
性を持っており、直流電圧Ｖｃによってその整流特性は
可変になっている。たとえば、入力電圧範囲を以下の式
で表わされる範囲に限定するものとする。
ルセルの出力電流特性表わしたものである。ここでは、
Ｋ＝１の場合について示してある。ＭＯＳトリプルテー
ルセルの出力電流ＩRSおよびＩSQはいずれも両波整流特
性を持っており、直流電圧Ｖｃによってその整流特性は
可変になっている。たとえば、入力電圧範囲を以下の式
で表わされる範囲に限定するものとする。
【数１１】 このようにすれば、理想的な２乗特性が得られることが
わかる。しかし、バイポーラ・トリプルテールセルとは
異なり、２つの出力電流ＩRS、ＩSQの２乗特性は変わら
ない。すなわち、２乗項の係数は、出力電流ＩRS、ＩSQ
のいずれでもＫ／｛２（Ｋ＋２）｝になっている。
わかる。しかし、バイポーラ・トリプルテールセルとは
異なり、２つの出力電流ＩRS、ＩSQの２乗特性は変わら
ない。すなわち、２乗項の係数は、出力電流ＩRS、ＩSQ
のいずれでもＫ／｛２（Ｋ＋２）｝になっている。
【００３２】図８は、図６に示したＭＯＳトリプルテー
ルセルの出力電流特性を対数表示したものである。ＭＯ
Ｓトリプルテールセルの対数入力ダイナミックレンジは
およそ８ｄＢ程度になっていることが分かる。したがっ
て、ＭＯＳトリプルテールセルを図１に示した回路の整
流器として使用すれば、対数増幅回路を実現することが
できる。しかしながら、ＭＯＳトリプルテールセルの動
作入力電圧範囲を考慮すると、対数入力ダイナミックレ
ンジは１０数ｄＢ程度に抑える必要があり、各段の差動
増幅器１１1 〜１１N の利得もこれに伴って１０数ｄＢ
程度にせざるを得ない。
ルセルの出力電流特性を対数表示したものである。ＭＯ
Ｓトリプルテールセルの対数入力ダイナミックレンジは
およそ８ｄＢ程度になっていることが分かる。したがっ
て、ＭＯＳトリプルテールセルを図１に示した回路の整
流器として使用すれば、対数増幅回路を実現することが
できる。しかしながら、ＭＯＳトリプルテールセルの動
作入力電圧範囲を考慮すると、対数入力ダイナミックレ
ンジは１０数ｄＢ程度に抑える必要があり、各段の差動
増幅器１１1 〜１１N の利得もこれに伴って１０数ｄＢ
程度にせざるを得ない。
【００３３】このように、図２あるいは図６で示した回
路構成の整流器を使用する場合には、その対数入力ダイ
ナミックレンジが１０ｄＢ程度でことから、各段の差動
増幅器１１1 〜１１N の利得をこれに以下にしなければ
対数精度を高く保つことはできない。一般には、差動増
幅器のゲインは２０ｄＢ程度に設定することができるの
で、整流器１２1 〜１２N +1の対数入力ダイナミックレ
ンジが広くなれば、それだけ対数増幅器を構成する差動
増幅器の段数を減らすことができる。そこで、対数入力
ダイナミックレンジを２０ｄＢ程度まで拡張した整流器
について説明する。
路構成の整流器を使用する場合には、その対数入力ダイ
ナミックレンジが１０ｄＢ程度でことから、各段の差動
増幅器１１1 〜１１N の利得をこれに以下にしなければ
対数精度を高く保つことはできない。一般には、差動増
幅器のゲインは２０ｄＢ程度に設定することができるの
で、整流器１２1 〜１２N +1の対数入力ダイナミックレ
ンジが広くなれば、それだけ対数増幅器を構成する差動
増幅器の段数を減らすことができる。そこで、対数入力
ダイナミックレンジを２０ｄＢ程度まで拡張した整流器
について説明する。
【００３４】図９は、対数入力ダイナミックレンジを拡
張した整流器の回路構成を表わしたものである。この整
流器はバイポーラ・トリプルテールセルのそれぞれのト
ランジスタのエミッタにエミッタ抵抗を接続て入力電圧
範囲を拡張している。そして、バイポーラ・トリプルテ
ールセルを並列接続して対数特性を近似したものであ
る。一般に、エミッタ抵抗を挿入すると、エミッタ抵抗
とテール電流の値の積に応じて入力電圧範囲が拡張され
る。そこで、並列接続されるバイポーラ・トリプルテー
ルセルの入力電圧範囲を指数的あるいは等比数列的に互
いに異ならせて設定すれば、並列接続されたバイポーラ
・トリプルテールセルの全体の整流特性を広い範囲で対
数特性に近づけることができる。これにより、整流器の
対数入力ダイナミックレンジを差動増幅器のゲインに合
わせることができる。
張した整流器の回路構成を表わしたものである。この整
流器はバイポーラ・トリプルテールセルのそれぞれのト
ランジスタのエミッタにエミッタ抵抗を接続て入力電圧
範囲を拡張している。そして、バイポーラ・トリプルテ
ールセルを並列接続して対数特性を近似したものであ
る。一般に、エミッタ抵抗を挿入すると、エミッタ抵抗
とテール電流の値の積に応じて入力電圧範囲が拡張され
る。そこで、並列接続されるバイポーラ・トリプルテー
ルセルの入力電圧範囲を指数的あるいは等比数列的に互
いに異ならせて設定すれば、並列接続されたバイポーラ
・トリプルテールセルの全体の整流特性を広い範囲で対
数特性に近づけることができる。これにより、整流器の
対数入力ダイナミックレンジを差動増幅器のゲインに合
わせることができる。
【００３５】ここでは、並列接続されたバイポーラ・ト
リプルテールセルにエミッタ抵抗を挿入した場合につい
て説明したが、バイポーラプロセスにおいては、トラン
ジスタのエミッタに抵抗を挿入するエミッタデジェネレ
ーションは、他の場合にも適用することができる。たと
えば、図２に示した一つのバイポーラ・トリプルテール
セルによる整流器においても、そのエミッタに抵抗を挿
入することによって対数入力ダイナミックレンジを広げ
ることができる。また、エミッタ抵抗の代わりにダイオ
ードを挿入すれば、入力電圧範囲はいずれも２倍に拡大
される。ダイオードをＭ個（Ｍは任意の整数）直列接続
して挿入すれば、入力電圧範囲は（Ｍ＋１）倍に拡大さ
れる。しかし、ダイオードをＭ個挿入する場合には、電
源電圧を約０・７×Ｍボルトだけ高くしなければならな
い。特に、クァドリテールセルを２乗回路に用いる場合
には、バイポーラ差動対を構成するトランジスタのエミ
ッタにダイオードを挿入すると、トリプルテールセルへ
の入力電圧はバイポーラ差動対の入力電圧よりも小さく
できる。すなわち、トリプルテールセルへの入力電圧は
抵抗で分圧して印加することができる。
リプルテールセルにエミッタ抵抗を挿入した場合につい
て説明したが、バイポーラプロセスにおいては、トラン
ジスタのエミッタに抵抗を挿入するエミッタデジェネレ
ーションは、他の場合にも適用することができる。たと
えば、図２に示した一つのバイポーラ・トリプルテール
セルによる整流器においても、そのエミッタに抵抗を挿
入することによって対数入力ダイナミックレンジを広げ
ることができる。また、エミッタ抵抗の代わりにダイオ
ードを挿入すれば、入力電圧範囲はいずれも２倍に拡大
される。ダイオードをＭ個（Ｍは任意の整数）直列接続
して挿入すれば、入力電圧範囲は（Ｍ＋１）倍に拡大さ
れる。しかし、ダイオードをＭ個挿入する場合には、電
源電圧を約０・７×Ｍボルトだけ高くしなければならな
い。特に、クァドリテールセルを２乗回路に用いる場合
には、バイポーラ差動対を構成するトランジスタのエミ
ッタにダイオードを挿入すると、トリプルテールセルへ
の入力電圧はバイポーラ差動対の入力電圧よりも小さく
できる。すなわち、トリプルテールセルへの入力電圧は
抵抗で分圧して印加することができる。
【００３６】図１０は動作入力電圧を異ならせた複数個
のＭＯＳトリプルテールセルを並列接続して対数特性を
近似した整流器の回路構成を表わしたものである。一般
にＭＯＳプロセスではソース抵抗を用いることは稀であ
る。このため、図１０の回路では、並列接続された全て
のＭＯＳトリプルテールセルの整流特性は相似してお
り、テール電流とトランスコンダクタンス・パラメータ
の商の平方根倍されているだけである。したがって入力
電圧を対数表示すれば、単に入力電圧軸が移動するだけ
であり、整流特性のスロープは図８と変わらない。たと
えば、テール電流とトランスコンダクタンス・パラメー
タの商を６倍ずつ異ならせて設定すれば、およそ８ｄＢ
ずつ対数入力電圧範囲を異ならせることができる。これ
を並列接続すればＭＯＳトリプルテールセルの全体の整
流特性を広い範囲で対数特性に近づけることができ、対
数入力ダイナミックレンジを広くすることができる。こ
のように動作入力電圧を異ならせた複数個のＭＯＳトリ
プルテールセルを並列接続することによってその対数入
力ダイナミックレンジを差動増幅器のゲインに合わせる
ことができる。
のＭＯＳトリプルテールセルを並列接続して対数特性を
近似した整流器の回路構成を表わしたものである。一般
にＭＯＳプロセスではソース抵抗を用いることは稀であ
る。このため、図１０の回路では、並列接続された全て
のＭＯＳトリプルテールセルの整流特性は相似してお
り、テール電流とトランスコンダクタンス・パラメータ
の商の平方根倍されているだけである。したがって入力
電圧を対数表示すれば、単に入力電圧軸が移動するだけ
であり、整流特性のスロープは図８と変わらない。たと
えば、テール電流とトランスコンダクタンス・パラメー
タの商を６倍ずつ異ならせて設定すれば、およそ８ｄＢ
ずつ対数入力電圧範囲を異ならせることができる。これ
を並列接続すればＭＯＳトリプルテールセルの全体の整
流特性を広い範囲で対数特性に近づけることができ、対
数入力ダイナミックレンジを広くすることができる。こ
のように動作入力電圧を異ならせた複数個のＭＯＳトリ
プルテールセルを並列接続することによってその対数入
力ダイナミックレンジを差動増幅器のゲインに合わせる
ことができる。
【００３７】
【発明の効果】以上説明したように請求項１記載の発明
によれば、トリプルテールセルを使用しているので整流
器に必要となる電流源の数を減らすことができる。さら
に出力対に接続されるトランジスタの個数も最小面積の
単位トランジスタか、最小面積のトランジスタ２個のコ
レクタあるいはドレインとすることもでき、付加される
容量が小さくすることができる。これにより、同じ入力
周波数で見た場合には、消費電流を減少させることがで
き、対数増幅回路の低消費電力化を図ることができる。
その上、トリプルテールセルのコレクタあるいはドレイ
ンが共通接続されていないトランジスタのベースあるい
はゲートへ印加する直流電圧を変化させることで、対数
特性を任意に調整することができる。
によれば、トリプルテールセルを使用しているので整流
器に必要となる電流源の数を減らすことができる。さら
に出力対に接続されるトランジスタの個数も最小面積の
単位トランジスタか、最小面積のトランジスタ２個のコ
レクタあるいはドレインとすることもでき、付加される
容量が小さくすることができる。これにより、同じ入力
周波数で見た場合には、消費電流を減少させることがで
き、対数増幅回路の低消費電力化を図ることができる。
その上、トリプルテールセルのコレクタあるいはドレイ
ンが共通接続されていないトランジスタのベースあるい
はゲートへ印加する直流電圧を変化させることで、対数
特性を任意に調整することができる。
【００３８】また請求項２記載の発明によれば、動作入
力電圧範囲を互いに異ならせて複数のトリプルテールセ
ルを並列接続して整流器を構成したので、各整流器の対
数入力ダイナミックレンジを広くすることができる。こ
れにより、対数増幅回路を構成する差動増幅器の段数を
少なくすることができ、回路の簡略化を図ることができ
る。
力電圧範囲を互いに異ならせて複数のトリプルテールセ
ルを並列接続して整流器を構成したので、各整流器の対
数入力ダイナミックレンジを広くすることができる。こ
れにより、対数増幅回路を構成する差動増幅器の段数を
少なくすることができ、回路の簡略化を図ることができ
る。
【００３９】さらに請求項３記載の発明によれば、バイ
ポーラトランジスタによって整流器を構成している。こ
れにより２乗特性に近似した特性を得ることができ、対
数精度の良い対数増幅回路を得ることができる。
ポーラトランジスタによって整流器を構成している。こ
れにより２乗特性に近似した特性を得ることができ、対
数精度の良い対数増幅回路を得ることができる。
【００４０】また請求項４記載の発明によれば、ＭＯＳ
トランジスタによって整流器を構成している。これによ
り、一定の入力電圧範囲内では、理想的な２乗特性を持
った整流器を得ることができる。
トランジスタによって整流器を構成している。これによ
り、一定の入力電圧範囲内では、理想的な２乗特性を持
った整流器を得ることができる。
【図１】本発明の一実施例における対数増幅回路の回路
構成の概要を表わしたブロック図である。
構成の概要を表わしたブロック図である。
【図２】バイポーラトランジスタを用いたトリプルテー
ルセルの回路構成を表わした回路図である。
ルセルの回路構成を表わした回路図である。
【図３】バイポーラトランジスタを用いたトリプルテー
ルセルの入出力特性を表わした特性図である。
ルセルの入出力特性を表わした特性図である。
【図４】バイポーラトランジスタをトリプルテールセル
の入出力特性をデシベル表示した特性図である。
の入出力特性をデシベル表示した特性図である。
【図５】図１に示した対数増幅回路の整流電流特性を表
わした特性図である。
わした特性図である。
【図６】ＭＯＳトランジスタを用いたトリプルテールセ
ルの回路構成を表わした回路図である。
ルの回路構成を表わした回路図である。
【図７】ＭＯＳトランジスタを用いたトリプルテールセ
ルの入出力特性を表わした特性図である。
ルの入出力特性を表わした特性図である。
【図８】ＭＯＳトランジスタを用いたトリプルテールセ
ルの入出力特性をデシベル表示した特性図である。
ルの入出力特性をデシベル表示した特性図である。
【図９】バイポーラトリプルテールセルを並列接続した
整流器の回路構成を表わした回路図である。
整流器の回路構成を表わした回路図である。
【図１０】ＭＯＳトリプルテールセルを並列接続した整
流器の回路構成を表わした回路図である。
流器の回路構成を表わした回路図である。
【符号の説明】 １１1 〜１１N 差動増幅器 １２1 〜１２N +1 整流器 １３ 加算器 ２１、２２、２３ トランジスタ ２４ 定電流源
Claims (4)
- 【請求項１】 縦続接続された複数の差動増幅器と、 これら差動増幅器の入力信号または出力信号をそれぞれ
検波する整流器であって、１つのテール電流で駆動され
る互いにエミッタ結合あるいはソース結合された３つの
トランジスタのうち入力対を構成する２つのトランジス
タのコレクタまたはドレインが共通接続され、他の１つ
のトランジスタのベースまたはゲートに直流電圧が印加
された複数の整流器と、 これら整流器の前記入力対を構成する２つのトランジス
タの共通接続されたコレクタまたはドレインから出力さ
れる検波電流あるいは前記他の１つのトランジスタのコ
レクタまたはドレインから出力される検波電流を入力し
てこれらを加算する加算器とを具備することを特徴とす
る対数増幅回路。 - 【請求項２】 縦続接続された複数の差動増幅器と、 これら差動増幅器の入力信号または出力信号をそれぞれ
検波する整流器であって、１つのテール電流で駆動され
る互いにエミッタ結合あるいはソース結合された３つの
トランジスタのうち入力対を構成する２つのトランジス
タのコレクタまたはドレインが共通接続され、他の１つ
のトランジスタのベースまたはゲートに直流電圧が印加
されたトリプルテールセルをその動作入力電圧範囲を互
いに異ならせて２つ以上並列接続した複数の整流器と、 これら整流器の前記並列接続されたトリプルテールセル
の入力対を構成する２つのトランジスタの共通接続され
たコレクタまたはドレインから出力される検波電流ある
いは前記並列接続されたトリプルテールセルの他の１つ
のトランジスタのコレクタまたはドレインから出力され
る検波電流を入力してこれらを加算する加算器とを具備
することを特徴とする対数増幅回路。 - 【請求項３】 前記整流器を構成するトランジスタはバ
イポーラ・トランジスタであることを特徴とする請求項
１または２記載の対数増幅回路。 - 【請求項４】 前記整流器を構成するトランジスタはＭ
ＯＳトランジスタであることを特徴とする請求項１また
は請求項２記載の対数増幅回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6216432A JP2606599B2 (ja) | 1994-09-09 | 1994-09-09 | 対数増幅回路 |
| US08/526,212 US5521542A (en) | 1994-09-09 | 1995-09-11 | Logarithmic amplifier circuit using triple-tail cells |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6216432A JP2606599B2 (ja) | 1994-09-09 | 1994-09-09 | 対数増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0884037A JPH0884037A (ja) | 1996-03-26 |
| JP2606599B2 true JP2606599B2 (ja) | 1997-05-07 |
Family
ID=16688464
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6216432A Expired - Lifetime JP2606599B2 (ja) | 1994-09-09 | 1994-09-09 | 対数増幅回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5521542A (ja) |
| JP (1) | JP2606599B2 (ja) |
Families Citing this family (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AU691554B2 (en) * | 1994-03-09 | 1998-05-21 | Nec Corporation | Analog multiplier using multitail cell |
| JP2626629B2 (ja) * | 1995-05-16 | 1997-07-02 | 日本電気株式会社 | マルチプライヤ |
| JPH08330861A (ja) * | 1995-05-31 | 1996-12-13 | Nec Corp | 低電圧オペレーショナルトランスコンダクタンスアンプ |
| JP2778537B2 (ja) * | 1995-07-14 | 1998-07-23 | 日本電気株式会社 | Ａｇｃアンプ |
| JP2778540B2 (ja) * | 1995-07-18 | 1998-07-23 | 日本電気株式会社 | 対数増幅回路 |
| US5815039A (en) * | 1995-07-21 | 1998-09-29 | Nec Corporation | Low-voltage bipolar OTA having a linearity in transconductance over a wide input voltage range |
| US5926408A (en) * | 1995-07-28 | 1999-07-20 | Nec Corporation | Bipolar multiplier with wide input voltage range using multitail cell |
| US5668750A (en) * | 1995-07-28 | 1997-09-16 | Nec Corporation | Bipolar multiplier with wide input voltage range using multitail cell |
| US5933054A (en) * | 1995-09-19 | 1999-08-03 | Nec Corporation | Bipolar operational transconductance amplifier |
| JP2874616B2 (ja) * | 1995-10-13 | 1999-03-24 | 日本電気株式会社 | Ｏｔａ及びマルチプライヤ |
| JPH09219630A (ja) * | 1995-12-08 | 1997-08-19 | Nec Corp | 差動回路 |
| JPH09238032A (ja) * | 1996-02-29 | 1997-09-09 | Nec Corp | Ｏｔａおよびバイポーラマルチプライヤ |
| AU730555B2 (en) * | 1996-04-12 | 2001-03-08 | Nec Corporation | Bipolar translinear four-quadrant analog multiplier |
| JPH11187463A (ja) | 1997-12-24 | 1999-07-09 | Sony Corp | 移動体無線受信機 |
| JP3616494B2 (ja) * | 1998-03-20 | 2005-02-02 | 日本電気株式会社 | 電界強度検出回路 |
| DE10060874C2 (de) * | 2000-12-07 | 2003-11-06 | Advanced Micro Devices Inc | Feldeffekttransistorquadrierer |
| US20050057298A1 (en) * | 2003-09-16 | 2005-03-17 | Kevin Gamble | Demodulating logarithmic amplifier and method of amplification |
| US7002395B2 (en) * | 2003-09-16 | 2006-02-21 | Yuantonix, Inc. | Demodulating logarithmic amplifier |
| DE102006014842B4 (de) * | 2006-03-30 | 2010-10-07 | Texas Instruments Deutschland Gmbh | Integrierter Empfangssignalstärkeanzeiger (RSSI) mit linearer Kennlinie und geringem Strombedarf |
| JP4528790B2 (ja) * | 2007-01-09 | 2010-08-18 | Ｏｋｉセミコンダクタ株式会社 | 信号強度検出回路 |
| KR100867536B1 (ko) * | 2007-09-03 | 2008-11-06 | 삼성전기주식회사 | 리미터의 자가 이득 보정이 가능한 수신 신호 강도 검출기 |
| US9625498B2 (en) * | 2010-09-17 | 2017-04-18 | Hittite Microwave Llc | RMS and envelope detector |
| US11349512B1 (en) * | 2021-04-23 | 2022-05-31 | Analog Devices International Unlimited Company | Logarithmic power detector with noise compensation |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62100010A (ja) * | 1985-10-25 | 1987-05-09 | Mitsubishi Electric Corp | 対数増幅器 |
| GB2219113A (en) * | 1988-05-20 | 1989-11-29 | Teledyne Ind | Curve approximating circuits |
| US4990803A (en) * | 1989-03-27 | 1991-02-05 | Analog Devices, Inc. | Logarithmic amplifier |
| JPH03127504A (ja) * | 1989-10-12 | 1991-05-30 | Mitsubishi Electric Corp | 対数増幅器 |
| JP2643516B2 (ja) * | 1990-02-01 | 1997-08-20 | 日本電気株式会社 | 対数増幅回路 |
| JP2687713B2 (ja) * | 1990-10-30 | 1997-12-08 | 日本電気株式会社 | 対数増幅回路 |
| DE69230014T2 (de) * | 1991-05-23 | 2000-03-23 | Nec Corp., Tokio/Tokyo | Logarithmischer Verstärker für Zwischenfrequenzsignale |
| JP3093499B2 (ja) * | 1992-03-06 | 2000-10-03 | 三菱電機株式会社 | シーンチェンジ検出装置 |
| JPH0656940A (ja) * | 1992-08-13 | 1994-03-01 | Toagosei Chem Ind Co Ltd | 熱硬化性樹脂組成物 |
-
1994
- 1994-09-09 JP JP6216432A patent/JP2606599B2/ja not_active Expired - Lifetime
-
1995
- 1995-09-11 US US08/526,212 patent/US5521542A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0884037A (ja) | 1996-03-26 |
| US5521542A (en) | 1996-05-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2606599B2 (ja) | 対数増幅回路 | |
| US6111463A (en) | Operational transconductance amplifier and multiplier | |
| US6744319B2 (en) | Exponential function generator embodied by using a CMOS process and variable gain amplifier employing the same | |
| US5506537A (en) | Logarithmic amplifying circuit based on the bias-offset technique | |
| JP2643516B2 (ja) | 対数増幅回路 | |
| JP2995886B2 (ja) | 対数増幅回路 | |
| KR100345586B1 (ko) | 종속증폭기 | |
| JPS6133404B2 (ja) | ||
| US6867650B2 (en) | Variable gain amplifier circuit | |
| JP3251759B2 (ja) | 可変利得増幅回路 | |
| JP2000504900A (ja) | 温度補償された対数検出器 | |
| JP2778540B2 (ja) | 対数増幅回路 | |
| JP2827826B2 (ja) | 対数増幅回路 | |
| JPH09116350A (ja) | Ｏｔａ及びマルチプライヤ | |
| JPH0561994A (ja) | 指数関数回路 | |
| JP2682463B2 (ja) | 対数増幅回路 | |
| US5764559A (en) | Bipolar multiplier having wider input voltage range | |
| JPH10126179A (ja) | 利得制御回路及び方法 | |
| JP3022388B2 (ja) | トランスリニアマルチプライヤ | |
| US4316107A (en) | Multiplier circuit | |
| EP0051362A2 (en) | Electronic gain control circuit | |
| US5748041A (en) | AGC amplifier circuit using triple-tail cell | |
| US6198333B1 (en) | Analog multiplier with thermally compensated gain | |
| US5914639A (en) | Amplifier with common base input stage | |
| JPH1093362A (ja) | Ｏｔａおよびそれに用いる可変電流分配出力回路 |