JP2606206B2 - パターン認識装置 - Google Patents
パターン認識装置Info
- Publication number
- JP2606206B2 JP2606206B2 JP62059330A JP5933087A JP2606206B2 JP 2606206 B2 JP2606206 B2 JP 2606206B2 JP 62059330 A JP62059330 A JP 62059330A JP 5933087 A JP5933087 A JP 5933087A JP 2606206 B2 JP2606206 B2 JP 2606206B2
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- memory
- window
- counter
- coordinate value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Image Analysis (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は製造工程等の生産技術分野において、製品・
半製品・各種部品等の検査・分類・位置決めを行なうパ
ターン認識装置に関するものである。
半製品・各種部品等の検査・分類・位置決めを行なうパ
ターン認識装置に関するものである。
従来の技術 従来、実用化されているパターン認識方式の一つとし
てローカルウインドウ技術（ウインドウ内の画素演算を
行なう）が挙げられる。この技術を実現するときハード
ウェア的に画素演算を行なう場合には、ウインドウを発
生させるウインドウ発生回路と発生されたウインドウと
画像データとの演算を行なう演算回路が必要となる。こ
のウインドウ発生回路と演算回路の構成としては、従来
装置では基本的には一つのウインドウについての演算に
ウインドウ発生回路と演算回路を１組ずつ用いており、
またパターン発生部は特定パターン（例えば長方形・円
・等）のみを生成する専用回路かまたは水平帰線期間に
メモリアクセスを行なって比較的複雑な形状のウインド
ウを生成するものである。
てローカルウインドウ技術（ウインドウ内の画素演算を
行なう）が挙げられる。この技術を実現するときハード
ウェア的に画素演算を行なう場合には、ウインドウを発
生させるウインドウ発生回路と発生されたウインドウと
画像データとの演算を行なう演算回路が必要となる。こ
のウインドウ発生回路と演算回路の構成としては、従来
装置では基本的には一つのウインドウについての演算に
ウインドウ発生回路と演算回路を１組ずつ用いており、
またパターン発生部は特定パターン（例えば長方形・円
・等）のみを生成する専用回路かまたは水平帰線期間に
メモリアクセスを行なって比較的複雑な形状のウインド
ウを生成するものである。
発明が解決しようとする問題点 従来のウインドウ発生回路では、特定パターンしか発
生できないか、または比較的複雑なパターンが発生可能
でも１ライン当たりのエッヂ数に制約があったり複数の
複雑なパターンのパターン発生と演算を同時に行なう事
が不可能であるというような制約があった。任意のパタ
ーンのウインドウを複数個発生し、これを同時に演算す
ることは従来は実現されていなかった。このことは現実
の検査・分類等のパターン認識の処理においては、精度
やタクトに悪影響を及ぼしたりソフトウェアにかかる負
荷の増大をまねく要因となることがあった。
生できないか、または比較的複雑なパターンが発生可能
でも１ライン当たりのエッヂ数に制約があったり複数の
複雑なパターンのパターン発生と演算を同時に行なう事
が不可能であるというような制約があった。任意のパタ
ーンのウインドウを複数個発生し、これを同時に演算す
ることは従来は実現されていなかった。このことは現実
の検査・分類等のパターン認識の処理においては、精度
やタクトに悪影響を及ぼしたりソフトウェアにかかる負
荷の増大をまねく要因となることがあった。
問題点を解決するための手段 本発明は、ウインドウパターンの背景との境界の始点
座標値を記憶する始点メモリと，終点座標値を記憶する
終点メモリと，始点メモリ及び終点メモリからそれぞれ
出力される始点座標値及び終点座標値から所要のウイン
ドウパターンを発生させるパターン発生部と，パターン
発生部より発生されたウインドウパターン内の画像デー
タの画素数を計数する複数個のカウンタと，複数の前記
ウインドウパターンの各々に対して，複数個の前記カウ
ンタのどれを使用するのかを指定するマークデータが記
憶されているマークメモリと，前記マークデータにより
指定されたカウンタを選択・稼働させるカウンタセレク
タと、前記始点メモリ・終点メモリ・マークメモリから
逐次所要のデータを前記パターン発生部及びカウンタセ
レクタに出力させるメモリアクセスアドレス発生部とを
備え，水平走査タイミングが前記始点メモリより出力さ
れる始点座標値と一致するとき各カウンタによる計数処
理を開始させ，走査タイミングが前記終点メモリより出
力される終点座標値と一致するとき前記各カウンタにお
ける計数処理を終了させるという処理を繰り返すこと
で，任意の形状のウインドウパターンを複数個発生させ
各ウインドウパターン内の画像データに対する画素数を
個別に同時にリアルタイムで計数するよう構成したもの
である。
座標値を記憶する始点メモリと，終点座標値を記憶する
終点メモリと，始点メモリ及び終点メモリからそれぞれ
出力される始点座標値及び終点座標値から所要のウイン
ドウパターンを発生させるパターン発生部と，パターン
発生部より発生されたウインドウパターン内の画像デー
タの画素数を計数する複数個のカウンタと，複数の前記
ウインドウパターンの各々に対して，複数個の前記カウ
ンタのどれを使用するのかを指定するマークデータが記
憶されているマークメモリと，前記マークデータにより
指定されたカウンタを選択・稼働させるカウンタセレク
タと、前記始点メモリ・終点メモリ・マークメモリから
逐次所要のデータを前記パターン発生部及びカウンタセ
レクタに出力させるメモリアクセスアドレス発生部とを
備え，水平走査タイミングが前記始点メモリより出力さ
れる始点座標値と一致するとき各カウンタによる計数処
理を開始させ，走査タイミングが前記終点メモリより出
力される終点座標値と一致するとき前記各カウンタにお
ける計数処理を終了させるという処理を繰り返すこと
で，任意の形状のウインドウパターンを複数個発生させ
各ウインドウパターン内の画像データに対する画素数を
個別に同時にリアルタイムで計数するよう構成したもの
である。
作用 上記構成により、上記のようなタイミングで制御を行
なうことで、従来の同種装置ではウインドウパターンの
形状や複数パターンの同時処理に制約が加えられていた
ものが、このような制約なしで任意形状パターンのウイ
ンドウを複数個発生させこれをリアルタイムで同時に演
算するハードウェア構成を実現した。
なうことで、従来の同種装置ではウインドウパターンの
形状や複数パターンの同時処理に制約が加えられていた
ものが、このような制約なしで任意形状パターンのウイ
ンドウを複数個発生させこれをリアルタイムで同時に演
算するハードウェア構成を実現した。
実 施 例 以下に本発明の一実施例を第１〜３図を用いて説明す
る。第１図は本実施例のパターン認識装置のブロック図
である。１はTVカメラ、２は本パターン認識装置本体部
で、これは以下の３〜16の各部より構成される。３は２
値化回路で、４は画像メモリ、５は本装置の画像タイミ
ングを発生するタイミング発生部、６は本装置のcpu、
７は本装置の特徴である画像演算部である。TVカメラ１
より送られる画像を、２値化回路３により２値化して画
像メモリ４に入力し、この２値画像上の特定部分の画素
演算を画像演算部７により行なうものである。この画像
演算部７の構成と動作について説明する。画像演算部７
は、画像平面上の特定部分だけを画像パターンとして発
生させるためこの画像パターンの（水平走査方向の意味
での）背景との境界始点および終点座標値を記憶してい
る始点メモリ８・終点メモリ９と、始点メモリ・終点メ
モリから出力される始点・終点座標値から所要の画像パ
ターンを発生させるパターン発生部12と、このパターン
発生部により生成されたパターンを互いに共通部のない
部分集合（例えば図４におけるパターンA,B）に分割し
て各々部分集合の画素演算を行なうための各々部分集合
の演算器に当たるｎ個のカウンタ14,15,16と、始点・終
点メモリに１対１で格納された始点・終点座標値により
生成されるパターンが全パターン中のどの部分集合に属
しておりどのカウンタで画素演算されるべきかを指すマ
ークが格納されているマークメモリ10と、マークメモリ
より出力されるマークデータからパターンの部分集合を
画素演算するカウンタを選択するカウンタセレクタ13
と、始点メモリ、終点メモリ、マークメモリから逐次所
要のデータをパターン発生および画素演算のために出力
させるメモリアクセスをハードウェア的に（cpuを介さ
ないで）行なうメモリアクセスアドレス発生部11より構
成される。ここでカウンタ14,15,16は，各々部分集合に
マークデータによって割り付けられており、各々部分集
合内の画素演算を他のカウンタの動作とは独立に行うも
のである。ここで画素演算とは，図４のパターンA,B内
の白／黒の総画素数をカウントするものである。次に画
像演算部の動作について、第2,3図を用いて説明する。
第３図のパターンA,Bを発生させるとき、第170ラインに
ついてパターンＡは（50,80）が始点，終点に、Ｂは（1
50,200），（230,270）が始点，終点になるので50,150,
230というデータが始点メモリに、80,200,270というデ
ータが終点メモリに予め格納されており、パターンＡを
カウンタ１で，パターンＢをカウンタ２でそれぞれ演算
させるときマークメモリに1,2,2というデータが格納さ
れている。第169ラインから170ラインへの水平帰線期間
の特定タイミングtB1で、始点メモリ8,終点メモリ9,マ
ークメモリ10が，各々メモリアクセスアドレス発生部11
からアクセスを受け，第170ラインのパターンＡの始点
・終点・カウンタ１の選択を示す先頭データ（50,80,
1）を発生する。更にこれらのデータは水平帰線期間の
次の特定タイミングtB2で、パターン発生部12およびカ
ウンタセレクタ13にラッチされる。これと平行して始点
メモリ8,終点メモリ9,マークメモリ10へのメモリアクセ
スアドレス発生部11からのアクセスアドレスがカウント
アップされ、各メモリからの出力データは次のデータ
（本ケースではパターンＢの始点・終点・カウンタ２の
選択）となる。このような状態で水平有効期間に入り、
水平走査タイミングが始点ラッチデータと一致するタイ
ミングを持つ。本ケースでは水平走査が50の位置に来る
タイミングである。このタイミングでパターンをオンし
てパターン発生部12よりカウンタ1,2,…,nにパターン
（本ケースでは第170ラインのパターンＡ）を送り出
し、水平走査タイミングが終点データと一致するタイミ
ングまでこの状態を続ける。カウンタセレクタ13の出力
は有効期間になる以前に最初のパターン（本ケースでは
パターンＡ）を演算するために用いるカウンタ（本ケー
スではカウンタ１）の選択を行なっており、画像メモリ
４の画像に対して、パターン発生部12より発生されたウ
インドウパターン内の画素数を，ウインドウパターンに
対するマークデータで指定されたカウンタにてカウント
する。パターンをオンするのと平行して、始点メモリの
出力データ（現在は150）をパターン発生部にラッチ
し、同時に始点メモリへのアクセスアドレスをカウント
アップして始点メモリからの出力を次のデータとする。
走査タイミングが終点ラッチデータと一致するタイミン
グ（本ケースでは80の位置）でパターン発生部12より出
力されているパターンをオフする。これに平行して、終
点，マークメモリの出力データ（現在は200,2）をパタ
ーン発生部およびカウンタセレクタにラッチし、同時に
終点メモリ，マークメモリへのアクセスアドレスをカウ
ントアップして両メモリの出力を次のデータにする。以
下前記と同様に走査タイミングが始点ラッチデータと一
致するタイミングを待つ等々のプロセスを繰り返して画
像演算を実行する。本装置にて始点・終点・カウンタ選
択データを一旦、パターン発生回路、カウンタセレクタ
にラッチする理由は、本装置のタイミングにてデータラ
ッチを行なわなければ始点・終点・マークメモリへのア
クセス時間がハードウェア制御上の実質待ち時間に加わ
り１〜２画素長のパターンや近接境界部発生の際の支障
となる所にある。
る。第１図は本実施例のパターン認識装置のブロック図
である。１はTVカメラ、２は本パターン認識装置本体部
で、これは以下の３〜16の各部より構成される。３は２
値化回路で、４は画像メモリ、５は本装置の画像タイミ
ングを発生するタイミング発生部、６は本装置のcpu、
７は本装置の特徴である画像演算部である。TVカメラ１
より送られる画像を、２値化回路３により２値化して画
像メモリ４に入力し、この２値画像上の特定部分の画素
演算を画像演算部７により行なうものである。この画像
演算部７の構成と動作について説明する。画像演算部７
は、画像平面上の特定部分だけを画像パターンとして発
生させるためこの画像パターンの（水平走査方向の意味
での）背景との境界始点および終点座標値を記憶してい
る始点メモリ８・終点メモリ９と、始点メモリ・終点メ
モリから出力される始点・終点座標値から所要の画像パ
ターンを発生させるパターン発生部12と、このパターン
発生部により生成されたパターンを互いに共通部のない
部分集合（例えば図４におけるパターンA,B）に分割し
て各々部分集合の画素演算を行なうための各々部分集合
の演算器に当たるｎ個のカウンタ14,15,16と、始点・終
点メモリに１対１で格納された始点・終点座標値により
生成されるパターンが全パターン中のどの部分集合に属
しておりどのカウンタで画素演算されるべきかを指すマ
ークが格納されているマークメモリ10と、マークメモリ
より出力されるマークデータからパターンの部分集合を
画素演算するカウンタを選択するカウンタセレクタ13
と、始点メモリ、終点メモリ、マークメモリから逐次所
要のデータをパターン発生および画素演算のために出力
させるメモリアクセスをハードウェア的に（cpuを介さ
ないで）行なうメモリアクセスアドレス発生部11より構
成される。ここでカウンタ14,15,16は，各々部分集合に
マークデータによって割り付けられており、各々部分集
合内の画素演算を他のカウンタの動作とは独立に行うも
のである。ここで画素演算とは，図４のパターンA,B内
の白／黒の総画素数をカウントするものである。次に画
像演算部の動作について、第2,3図を用いて説明する。
第３図のパターンA,Bを発生させるとき、第170ラインに
ついてパターンＡは（50,80）が始点，終点に、Ｂは（1
50,200），（230,270）が始点，終点になるので50,150,
230というデータが始点メモリに、80,200,270というデ
ータが終点メモリに予め格納されており、パターンＡを
カウンタ１で，パターンＢをカウンタ２でそれぞれ演算
させるときマークメモリに1,2,2というデータが格納さ
れている。第169ラインから170ラインへの水平帰線期間
の特定タイミングtB1で、始点メモリ8,終点メモリ9,マ
ークメモリ10が，各々メモリアクセスアドレス発生部11
からアクセスを受け，第170ラインのパターンＡの始点
・終点・カウンタ１の選択を示す先頭データ（50,80,
1）を発生する。更にこれらのデータは水平帰線期間の
次の特定タイミングtB2で、パターン発生部12およびカ
ウンタセレクタ13にラッチされる。これと平行して始点
メモリ8,終点メモリ9,マークメモリ10へのメモリアクセ
スアドレス発生部11からのアクセスアドレスがカウント
アップされ、各メモリからの出力データは次のデータ
（本ケースではパターンＢの始点・終点・カウンタ２の
選択）となる。このような状態で水平有効期間に入り、
水平走査タイミングが始点ラッチデータと一致するタイ
ミングを持つ。本ケースでは水平走査が50の位置に来る
タイミングである。このタイミングでパターンをオンし
てパターン発生部12よりカウンタ1,2,…,nにパターン
（本ケースでは第170ラインのパターンＡ）を送り出
し、水平走査タイミングが終点データと一致するタイミ
ングまでこの状態を続ける。カウンタセレクタ13の出力
は有効期間になる以前に最初のパターン（本ケースでは
パターンＡ）を演算するために用いるカウンタ（本ケー
スではカウンタ１）の選択を行なっており、画像メモリ
４の画像に対して、パターン発生部12より発生されたウ
インドウパターン内の画素数を，ウインドウパターンに
対するマークデータで指定されたカウンタにてカウント
する。パターンをオンするのと平行して、始点メモリの
出力データ（現在は150）をパターン発生部にラッチ
し、同時に始点メモリへのアクセスアドレスをカウント
アップして始点メモリからの出力を次のデータとする。
走査タイミングが終点ラッチデータと一致するタイミン
グ（本ケースでは80の位置）でパターン発生部12より出
力されているパターンをオフする。これに平行して、終
点，マークメモリの出力データ（現在は200,2）をパタ
ーン発生部およびカウンタセレクタにラッチし、同時に
終点メモリ，マークメモリへのアクセスアドレスをカウ
ントアップして両メモリの出力を次のデータにする。以
下前記と同様に走査タイミングが始点ラッチデータと一
致するタイミングを待つ等々のプロセスを繰り返して画
像演算を実行する。本装置にて始点・終点・カウンタ選
択データを一旦、パターン発生回路、カウンタセレクタ
にラッチする理由は、本装置のタイミングにてデータラ
ッチを行なわなければ始点・終点・マークメモリへのア
クセス時間がハードウェア制御上の実質待ち時間に加わ
り１〜２画素長のパターンや近接境界部発生の際の支障
となる所にある。
発明の効果 以上のように本発明のパターン認識装置によれば、従
来の同種装置がウインドウパターンの形状や複数パター
ンの同時処理に種々の制約が加えられていたのに対し
て、このような制約なしで任意形状パターンを複数個発
生させて、これをリアルタイムで同時に演算することを
可能とした。このことにより従来装置に比して精度・タ
クト等の面で向上が図られた。
来の同種装置がウインドウパターンの形状や複数パター
ンの同時処理に種々の制約が加えられていたのに対し
て、このような制約なしで任意形状パターンを複数個発
生させて、これをリアルタイムで同時に演算することを
可能とした。このことにより従来装置に比して精度・タ
クト等の面で向上が図られた。
第１図は本発明の一実施例におけるパターン認識装置の
ブロック図、第２図は同パターン認識装置の動作タイミ
ングチャート図、第３図は動作タイミングチャート図の
補助説明図である。 ８……始点メモリ、９……終点メモリ、10……マークメ
モリ、12……パターン発生部、13……カウンタセレク
ト。
ブロック図、第２図は同パターン認識装置の動作タイミ
ングチャート図、第３図は動作タイミングチャート図の
補助説明図である。 ８……始点メモリ、９……終点メモリ、10……マークメ
モリ、12……パターン発生部、13……カウンタセレク
ト。
Claims (1)
- 【請求項１】ウインドウパターンの背景との境界の始点
座標値を記憶する始点メモリと，終点座標値を記憶する
終点メモリと，始点メモリ及び終点メモリからそれぞれ
出力される始点座標値及び終点座標値から所要のウイン
ドウパターンを発生させるパターン発生部と，パターン
発生部より発生されたウインドウパターン内の画像デー
タの画素数を計数する複数個のカウンタと，複数の前記
ウインドウパターンの各々に対して，複数個の前記カウ
ンタのどれを使用するのかを指定するマークデータが記
憶されているマークメモリと，前記マークデータにより
指定されたカウンタを選択・稼働させるカウンタセレク
タと，前記始点メモリ・終点メモリ・マークメモリから
逐次所要のデータを前記パターン発生部及びカウンタセ
レクタに出力させるメモリアクセスアドレス発生部とを
備え，水平走査タイミングが前記始点メモリより出力さ
れる始点座標値と一致するとき各カウンタによる計数処
理を開始させ，走査タイミングが前記終点メモリより出
力される終点座標値と一致するとき前記各カウンタにお
ける計数処理を終了させるという処理を繰り返すこと
で，任意の形状のウインドウパターンを複数個発生させ
各ウインドウパターン内の画像データに対する画素数を
個別に同時にリアルタイムで計数するよう構成されたパ
ターン認識装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62059330A JP2606206B2 (ja) | 1987-03-13 | 1987-03-13 | パターン認識装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62059330A JP2606206B2 (ja) | 1987-03-13 | 1987-03-13 | パターン認識装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63223979A JPS63223979A (ja) | 1988-09-19 |
| JP2606206B2 true JP2606206B2 (ja) | 1997-04-30 |
Family
ID=13110219
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62059330A Expired - Fee Related JP2606206B2 (ja) | 1987-03-13 | 1987-03-13 | パターン認識装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2606206B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2659785B2 (ja) * | 1989-01-17 | 1997-09-30 | 三菱重工業株式会社 | 画像処理装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6111792A (ja) * | 1984-06-27 | 1986-01-20 | 株式会社日立製作所 | ウインド発生装置 |
-
1987
- 1987-03-13 JP JP62059330A patent/JP2606206B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63223979A (ja) | 1988-09-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2591292B2 (ja) | 画像処理装置とそれを用いた自動光学検査装置 | |
| US4016362A (en) | Multiple image positioning control system and method | |
| JP2813348B2 (ja) | 細胞画像切出記憶処理装置および方法 | |
| US3936664A (en) | Method and apparatus for generating character patterns | |
| JPH01242961A (ja) | 細胞画像処理方法および装置 | |
| JP2606206B2 (ja) | パターン認識装置 | |
| US3407386A (en) | Character reading system | |
| US3582905A (en) | Character generation by improved scan, storage, and decoding apparatus | |
| US4011546A (en) | Display apparatus | |
| EP0273416B1 (en) | Timing signal generator for a video signal processor | |
| JP2833137B2 (ja) | パターンマッチング方法 | |
| JP2924528B2 (ja) | ラベリング処理方法及びラベリング処理装置 | |
| JP3260848B2 (ja) | 輝度変換回路 | |
| JPS6319899B2 (ja) | ||
| JPH05274435A (ja) | 画像処理装置 | |
| JPS63254578A (ja) | パタ−ン認識装置 | |
| JPH0916766A (ja) | 画像位置同定装置 | |
| JPS5939066B2 (ja) | パタ−ン正規化装置 | |
| JPH0442711B2 (ja) | ||
| JP2707767B2 (ja) | 画像処理装置 | |
| JPS6250973A (ja) | パタ−ン判別装置 | |
| SU1700568A1 (ru) | Устройство дл считывани координат с экрана электронно-лучевой трубки | |
| JP2861435B2 (ja) | パイプライン形演算装置 | |
| JPS61117668A (ja) | 画像デ−タ転送処理方式 | |
| JPH0268672A (ja) | 画像処理プロセッサのアドレス発生部 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |