JPS6111792A - ウインド発生装置 - Google Patents
ウインド発生装置Info
- Publication number
- JPS6111792A JPS6111792A JP59131013A JP13101384A JPS6111792A JP S6111792 A JPS6111792 A JP S6111792A JP 59131013 A JP59131013 A JP 59131013A JP 13101384 A JP13101384 A JP 13101384A JP S6111792 A JPS6111792 A JP S6111792A
- Authority
- JP
- Japan
- Prior art keywords
- window
- output
- ram
- counter
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は画像処理装置の画像記憶回路に係り、特に画像
データの中で必要な部分のみを記憶し。
データの中で必要な部分のみを記憶し。
画像メモリの節約に好適なウィンド発生装置に関するも
のである。
のである。
画像処理装置における画像メモリ節約方式として、例え
ば特開昭５８−１８９７８０号公報に示されるようにウ
ィンドあるいは窓と称する多角形の内部の画像データの
みを画像メモリへ記憶する方式が知られている。この方
式は、プロセッサにより多角形近似した任意のウィンド
を発生できるものではあるが、同一走査線上に複数のウ
ィンドを設定することに関しては配慮されていなかった
。
ば特開昭５８−１８９７８０号公報に示されるようにウ
ィンドあるいは窓と称する多角形の内部の画像データの
みを画像メモリへ記憶する方式が知られている。この方
式は、プロセッサにより多角形近似した任意のウィンド
を発生できるものではあるが、同一走査線上に複数のウ
ィンドを設定することに関しては配慮されていなかった
。
本発明の目的は、同一走査線上に複数のウィンドの設定
ができ、かつ、ウィンド情報の記憶効率が高いウィンド
発生装置を提供することにある。
ができ、かつ、ウィンド情報の記憶効率が高いウィンド
発生装置を提供することにある。
従来の方式は、走査線の数をカウントするカウンタのみ
により窓開始点および閉支点データを記憶しているメモ
リの番地指定を行っていたため同一走査線上に一つのウ
ィンドしか設定できなかった。
により窓開始点および閉支点データを記憶しているメモ
リの番地指定を行っていたため同一走査線上に一つのウ
ィンドしか設定できなかった。
本発明においては、走査線の数をカウントするカウンタ
の他に、各走査線上に設定するウィンドの窓開始点およ
び閉止点データのメモリ上の記憶番地を記憶するための
メモリを設け、このメモリに記憶した番地の範囲の窓開
始点および閉止点データを繰り返し読出すことにより、
同一走査線上に複数個のウィンドを設定できる。また、
窓開始点および閉止点データは、複数の走査線にてへ用
できるようにし、メモリの使用効率を高めている。
の他に、各走査線上に設定するウィンドの窓開始点およ
び閉止点データのメモリ上の記憶番地を記憶するための
メモリを設け、このメモリに記憶した番地の範囲の窓開
始点および閉止点データを繰り返し読出すことにより、
同一走査線上に複数個のウィンドを設定できる。また、
窓開始点および閉止点データは、複数の走査線にてへ用
できるようにし、メモリの使用効率を高めている。
以下、本発明の一実施例を第１図、第２図により説明す
る。第２図は画像処理装置のブロック図を示している。
る。第２図は画像処理装置のブロック図を示している。
この装置はカメラｌの出力であるビデオ信号をアナグロ
ーテ゛ジタル（ＡＤ）変換し、画像メモリ６へ記憶し、
中央処理袋［（ＣＰＵ）丘により読出し、画像処理を行
うものである。以下、装置の構成を説明する。
ーテ゛ジタル（ＡＤ）変換し、画像メモリ６へ記憶し、
中央処理袋［（ＣＰＵ）丘により読出し、画像処理を行
うものである。以下、装置の構成を説明する。
ｌはカメラ、２はカメラｌからのビデオ信号を増幅する
増幅器、３は増幅器２の出力なＡＤ変換するＡＤコンバ
ータ、４は画像メモリ６のデータバスに接続するデータ
バスを切換えるデータバスセレクタ回路、５はデータセ
レクタ回路４の出力を画像メモリ６へ接続あるいは切離
しを行うスイッチ回路、６は画像メモリ、７は画像メモ
リ６のアドレスバスに接続するアドレスバスな切換える
アドレスバスセレクタ回路、８はカメラｌからのビテ゛
オ信号の中から垂直同期信号、水平同期信号を検出する
同期信号検出回路、９は同期検出回路８の出力と内部ク
ロックを用いて、ＡＤ変換したビテ′オ信号を記憶すべ
き画像メモリ６の番地を作成するアドレス作成回路、１
０は同期検出回路８の出力とＣＰＵ１２のコントロール
バス１８を入力し画像メモリ６へのデータの豐込みおよ
び読出しをコントロールするリード・ライト（Ｒ／Ｗ）
コントロール回路、１１は画像の指定した範囲内におい
てのみアドレス作成回路９およびスイッチ回路６にアド
レス作成可あるいは、スイッチの投入可を示すウィンド
信号を出力するウィンド発生回路、ｎはｃＰＵ、１３は
プログラムにおいて使用す、るプログラム用ランダム・
アクセス・メモリ（ＲＡＭ）、１４はプログラムを記憶
するプロゲラ会用リード・オンリー・メモリ（ＲＯＭ）
、１５はデータの入力を行う入力部、１６はＣＰＵ１２
のアドレスバス、１７はＣＰＵ１２のデータバス、１８
はＣＰＵ１２のゴント“ロールパスである。
増幅器、３は増幅器２の出力なＡＤ変換するＡＤコンバ
ータ、４は画像メモリ６のデータバスに接続するデータ
バスを切換えるデータバスセレクタ回路、５はデータセ
レクタ回路４の出力を画像メモリ６へ接続あるいは切離
しを行うスイッチ回路、６は画像メモリ、７は画像メモ
リ６のアドレスバスに接続するアドレスバスな切換える
アドレスバスセレクタ回路、８はカメラｌからのビテ゛
オ信号の中から垂直同期信号、水平同期信号を検出する
同期信号検出回路、９は同期検出回路８の出力と内部ク
ロックを用いて、ＡＤ変換したビテ′オ信号を記憶すべ
き画像メモリ６の番地を作成するアドレス作成回路、１
０は同期検出回路８の出力とＣＰＵ１２のコントロール
バス１８を入力し画像メモリ６へのデータの豐込みおよ
び読出しをコントロールするリード・ライト（Ｒ／Ｗ）
コントロール回路、１１は画像の指定した範囲内におい
てのみアドレス作成回路９およびスイッチ回路６にアド
レス作成可あるいは、スイッチの投入可を示すウィンド
信号を出力するウィンド発生回路、ｎはｃＰＵ、１３は
プログラムにおいて使用す、るプログラム用ランダム・
アクセス・メモリ（ＲＡＭ）、１４はプログラムを記憶
するプロゲラ会用リード・オンリー・メモリ（ＲＯＭ）
、１５はデータの入力を行う入力部、１６はＣＰＵ１２
のアドレスバス、１７はＣＰＵ１２のデータバス、１８
はＣＰＵ１２のゴント“ロールパスである。
次に第１図よりウィンド発生装！ｉ１１の構成を説明す
る。図中一点鎖線で囲んでいる範囲がウィンド発生回路
１１である。１９は内部クロックをカウントレ画面の横
方向の座標をカウントするＸカウンタ、加はＸカウンタ
１９の出力とＲＡＭ２２の出力を比較し一致しておれば
フリップ７０ツブ（Ｆ’／Ｆ ）冴をセットする信号を
出力するコンパレータ、４はＸカウンタ１９の出力とＲ
ＡＭＺ（の出力を比較し一致しておればＦ／Ｆ ２４を
リセットする信号を出力するコンパレータ、ρはウィン
ドの開始点のＸ座標を記憶するＲＡＭ、２３はウィンド
の閉止点のＸ座標を記憶するＲＡＭ、２４はフリップ７
０ツブ、６はＦ／Ｆ ２４のセットリセットの回数をカ
ウントするカウンタ、漢はカウンタ５の出力とＲＡＭ３
０の出力を加算する加算器、ｎは加算器がとスイッチ回
路あの接続を行うスイッチ回路、列はＲＡＭＺ、ＲＡＭ
Ｚ３のバスに接続するパスを切換えるスイッチ回路、２
は加算器かの出力とＲＡＭ３１の出力を比較し加算器か
の出力の方が大きい時にスイッチ回路ｎヘスイッチな開
曵信号を出力するコンパレータ、加は各Ｘ座標における
、ウィンド開始点および閉止点のＸ座標を記憶している
Ｒ Ａ Ｍ ２２゜ＲＡＭ２３の先頭番地を記憶するＲ
ＡＭ、３１は各Ｘ座標における、ウィンド開始点および
閉止点のＸ座標を記憶しているＲＡＭＺＩ！、ＲＡＭＺ
（の終了番地を記憶するＲＡＭ、３２は水平同期信号を
カウントし画像縦方向の座標をカウントするＸカウンタ
、おはＲＡＭ３０．ＲＡＭ３１のパスに接続するバスを
切換えるスイット回路である。本発明の一実施例は上記
のように構成される。
る。図中一点鎖線で囲んでいる範囲がウィンド発生回路
１１である。１９は内部クロックをカウントレ画面の横
方向の座標をカウントするＸカウンタ、加はＸカウンタ
１９の出力とＲＡＭ２２の出力を比較し一致しておれば
フリップ７０ツブ（Ｆ’／Ｆ ）冴をセットする信号を
出力するコンパレータ、４はＸカウンタ１９の出力とＲ
ＡＭＺ（の出力を比較し一致しておればＦ／Ｆ ２４を
リセットする信号を出力するコンパレータ、ρはウィン
ドの開始点のＸ座標を記憶するＲＡＭ、２３はウィンド
の閉止点のＸ座標を記憶するＲＡＭ、２４はフリップ７
０ツブ、６はＦ／Ｆ ２４のセットリセットの回数をカ
ウントするカウンタ、漢はカウンタ５の出力とＲＡＭ３
０の出力を加算する加算器、ｎは加算器がとスイッチ回
路あの接続を行うスイッチ回路、列はＲＡＭＺ、ＲＡＭ
Ｚ３のバスに接続するパスを切換えるスイッチ回路、２
は加算器かの出力とＲＡＭ３１の出力を比較し加算器か
の出力の方が大きい時にスイッチ回路ｎヘスイッチな開
曵信号を出力するコンパレータ、加は各Ｘ座標における
、ウィンド開始点および閉止点のＸ座標を記憶している
Ｒ Ａ Ｍ ２２゜ＲＡＭ２３の先頭番地を記憶するＲ
ＡＭ、３１は各Ｘ座標における、ウィンド開始点および
閉止点のＸ座標を記憶しているＲＡＭＺＩ！、ＲＡＭＺ
（の終了番地を記憶するＲＡＭ、３２は水平同期信号を
カウントし画像縦方向の座標をカウントするＸカウンタ
、おはＲＡＭ３０．ＲＡＭ３１のパスに接続するバスを
切換えるスイット回路である。本発明の一実施例は上記
のように構成される。
次に装置の動作について説明する。まず、ウィンド発生
装ｆｉｌｌにウィンドのデータをセグトする。
装ｆｉｌｌにウィンドのデータをセグトする。
第２図を用いて説明する。入力部１５よりＣＰＵ１２に
ウィンドのデータを入力することを知らせる信号を出力
する。ＣＰＵは、この信号を受けるとスイッチ回路部、
スイッチ回路おを実線にて示す位置にし、ＣＰＵ１２の
バスとそれぞれのパスを接続する。この状態において入
力部１５よりウィンドのデータを入力す２゜牢３−にウ
ィンドの一例を示す。第３図に示す画面は、カメラ１の
視野であり大枠で示しているのがウィンドである。ここ
で、各ますは、画素を示す。第３図、を用いてＲＡＭ２
２゜ＲＡＭＺ３．ＲＡＭ３０．ＲＡＭ３１ｉ：入力する
データの作成方法を説明する。ＲＡＭ３０．ＲＡＭ３１
にはそれぞれ、各Ｘ座標におけるウィンドデータのＲＡ
Ｍ２２およびＲＡＭＺ３における記憶先頭番地と記憶終
了番地を記憶する。ＲＡＭ２２には、各Ｘ座標における
ウィンドの始点のＸ座標を、また、ＲＡＭ ２３ ニは
、各Ｘ座標におけるウィンドの終点のＸ座標を記憶する
。第３図の例におけるＲＡＭ３０゜ＲＡＭ３１．ＲＡＭ
ＺＩ、ＲＡＭ２３の内容を第４図。
ウィンドのデータを入力することを知らせる信号を出力
する。ＣＰＵは、この信号を受けるとスイッチ回路部、
スイッチ回路おを実線にて示す位置にし、ＣＰＵ１２の
バスとそれぞれのパスを接続する。この状態において入
力部１５よりウィンドのデータを入力す２゜牢３−にウ
ィンドの一例を示す。第３図に示す画面は、カメラ１の
視野であり大枠で示しているのがウィンドである。ここ
で、各ますは、画素を示す。第３図、を用いてＲＡＭ２
２゜ＲＡＭＺ３．ＲＡＭ３０．ＲＡＭ３１ｉ：入力する
データの作成方法を説明する。ＲＡＭ３０．ＲＡＭ３１
にはそれぞれ、各Ｘ座標におけるウィンドデータのＲＡ
Ｍ２２およびＲＡＭＺ３における記憶先頭番地と記憶終
了番地を記憶する。ＲＡＭ２２には、各Ｘ座標における
ウィンドの始点のＸ座標を、また、ＲＡＭ ２３ ニは
、各Ｘ座標におけるウィンドの終点のＸ座標を記憶する
。第３図の例におけるＲＡＭ３０゜ＲＡＭ３１．ＲＡＭ
ＺＩ、ＲＡＭ２３の内容を第４図。
第５図に示す。この例において、Ｘ座標上からＹｌ−１
，Ｙ、からＹ、−ＬＹ＊からＹｓＹ、 ＋ １からＹ、
。
，Ｙ、からＹ、−ＬＹ＊からＹｓＹ、 ＋ １からＹ、
。
Ｙ４＋１からＹｍまではそれぞれウィンドデータとして
同じＸ座標を持つ。したがって、ＲＡＭＺＩ。
同じＸ座標を持つ。したがって、ＲＡＭＺＩ。
ＲＡＭ２３においては共通部分をまとめて第５図のよう
に示し、第３図のＲＡＭ３０．ＲＡＭ３１の内容に示す
ようにすることにより、ウィンドデータ用の配憶領域の
縮小をはかることができる。
に示し、第３図のＲＡＭ３０．ＲＡＭ３１の内容に示す
ようにすることにより、ウィンドデータ用の配憶領域の
縮小をはかることができる。
以上のようにして作成したデータを入力部１５からＣＰ
Ｕ１２を介してＲＡＭ２２．ＲＡＭＺ３．ＲＡＭ（９）
、ＲＡＭ３０に入力する。
Ｕ１２を介してＲＡＭ２２．ＲＡＭＺ３．ＲＡＭ（９）
、ＲＡＭ３０に入力する。
この後に、スイッチ回路お、スイッチ回路あを破線の側
に切りかえる。以上で、ウィンド発生回路１１にウィン
ドのデータをセットすることができる。以上の作業の後
に以下の処理を行う。
に切りかえる。以上で、ウィンド発生回路１１にウィン
ドのデータをセットすることができる。以上の作業の後
に以下の処理を行う。
入力部１５より画像の入力を指示する指令をＣＰＵ１２
に与える。ＣＰＵ１２はこの指令を受けるとカメラ１よ
りビデオ信号の入力を開始し、データバスセレクタ回路
４およびアドレスバスセレクタ回路７を実線の方へ切り
かえる。カメラｌの出力であるビデオ信号は増幅器２に
より増幅された後、ＡＤコンバータ３によりアナログ信
号からデジタル信号へ変換される。また、このビデオ信
号の中から、同期信号検出回路８により垂直同期信号お
よび水平同期信号を検出する。この水平同期信号と内部
クロックをウィンド発生回路１１に入力する。
に与える。ＣＰＵ１２はこの指令を受けるとカメラ１よ
りビデオ信号の入力を開始し、データバスセレクタ回路
４およびアドレスバスセレクタ回路７を実線の方へ切り
かえる。カメラｌの出力であるビデオ信号は増幅器２に
より増幅された後、ＡＤコンバータ３によりアナログ信
号からデジタル信号へ変換される。また、このビデオ信
号の中から、同期信号検出回路８により垂直同期信号お
よび水平同期信号を検出する。この水平同期信号と内部
クロックをウィンド発生回路１１に入力する。
ここで、水平同期信号の数が第３図におけるＸ座標であ
り、内部クロックの数が第３図におけるＸ座標である。
り、内部クロックの数が第３図におけるＸ座標である。
ウィンド発生回路１１は、水平同期信号と内部クロック
を入力し、これらから、その点のＸ、Ｘ座標を求め、こ
の点が、あらかじめ定めておいたウィンド内の点である
ならば、出力信号をオンするというものである。ウィン
ド発生回路１１の出力信号は、アドレス作成回路９とス
イッチ回路５に入力される。アドレス作成回路９は、同
期信号検出回路８の出力である垂直同期信号、水平同期
信号および内部のクロックを用いて、ＡＤＲンバータ３
によりＡＤ変換した結果の画像メモリ６における記憶番
地を算出するものであるが、この動作は、ウィンド発生
回路１１の出力がオンしている時にのみ行うものとする
。また、スイッチ回路５は、ウィンド発生回路１１の出
力がオンしている間のみ、スイッチが投入される。以上
の処理により画像メモリ６には、ウィンド内の画像テ゛
−タのみが記憶される。ここで、ウィンド発生回路１１
の動きを第２図を用いて説明する。まず、水平同期信号
をＹカウンタ羽によりカウントし、画面のＸ座標を求め
る。Ｙカウンタ諺の出力であるＸ座標は、スイッチ回路
おを介して、ＲＡＭ３０． ＲＡ Ｍ ３１のアドレ
スバスに入力される。これによりＲＡＭ３０の該当アド
レスの内容が加算器がへ、またＲＡＭ３１の該当アドレ
スの内容がコンパレータ四へ入力される。加算器かは、
ＲＡＭ３０の出力とカウンタ５の出力を加算し、出力す
る。ここで、カウンタ５の初期値は０とする。加算器部
の出力は、コンパレータ９に入力され、ＲＡＭ３１の出
力と比較される。この処理により、あるＸ座標において
、その座標におけるウィントチ゛−夕が終了したかどう
わな判断する。すなわち、加算器部の出力が、ＲＡＭ３
１の出力に等しいか小さい場合は二そのＸ座標上にウィ
ンドが残っていることを示し、加算器部の出力が、ＲＡ
Ｍ ３１の出力より大きい場合には、そのＸ座標上に
ウィンドが残っていないこ、とを示す。加算器々の出力
がＲＡＭ３１の出力よりも小さいか等しい時、コンパレ
ータ９は、出力信号を出力し、スイッチ回路かのスイッ
チを投入する。この時、加算器がの出力は、スイッチ回
路２７、 ス４ ッｆ回路Ｚを介してＲＡＭ２２．ＲＡ
Ｍ２３のアドレスバスに入力される。ＲＡＭ２２は、該
当アドレスの内容をコンパレータ加へ出力する。ＲＡＭ
Ｚ３は、該当アドレスの内容をコンパレータ４へ出カス
る。また、コンパレータ２０．コンパレータ４には、内
部クロックをＸカウンタ１９にてカウントすることによ
り作成したＸ座標が入力される。
を入力し、これらから、その点のＸ、Ｘ座標を求め、こ
の点が、あらかじめ定めておいたウィンド内の点である
ならば、出力信号をオンするというものである。ウィン
ド発生回路１１の出力信号は、アドレス作成回路９とス
イッチ回路５に入力される。アドレス作成回路９は、同
期信号検出回路８の出力である垂直同期信号、水平同期
信号および内部のクロックを用いて、ＡＤＲンバータ３
によりＡＤ変換した結果の画像メモリ６における記憶番
地を算出するものであるが、この動作は、ウィンド発生
回路１１の出力がオンしている時にのみ行うものとする
。また、スイッチ回路５は、ウィンド発生回路１１の出
力がオンしている間のみ、スイッチが投入される。以上
の処理により画像メモリ６には、ウィンド内の画像テ゛
−タのみが記憶される。ここで、ウィンド発生回路１１
の動きを第２図を用いて説明する。まず、水平同期信号
をＹカウンタ羽によりカウントし、画面のＸ座標を求め
る。Ｙカウンタ諺の出力であるＸ座標は、スイッチ回路
おを介して、ＲＡＭ３０． ＲＡ Ｍ ３１のアドレ
スバスに入力される。これによりＲＡＭ３０の該当アド
レスの内容が加算器がへ、またＲＡＭ３１の該当アドレ
スの内容がコンパレータ四へ入力される。加算器かは、
ＲＡＭ３０の出力とカウンタ５の出力を加算し、出力す
る。ここで、カウンタ５の初期値は０とする。加算器部
の出力は、コンパレータ９に入力され、ＲＡＭ３１の出
力と比較される。この処理により、あるＸ座標において
、その座標におけるウィントチ゛−夕が終了したかどう
わな判断する。すなわち、加算器部の出力が、ＲＡＭ３
１の出力に等しいか小さい場合は二そのＸ座標上にウィ
ンドが残っていることを示し、加算器部の出力が、ＲＡ
Ｍ ３１の出力より大きい場合には、そのＸ座標上に
ウィンドが残っていないこ、とを示す。加算器々の出力
がＲＡＭ３１の出力よりも小さいか等しい時、コンパレ
ータ９は、出力信号を出力し、スイッチ回路かのスイッ
チを投入する。この時、加算器がの出力は、スイッチ回
路２７、 ス４ ッｆ回路Ｚを介してＲＡＭ２２．ＲＡ
Ｍ２３のアドレスバスに入力される。ＲＡＭ２２は、該
当アドレスの内容をコンパレータ加へ出力する。ＲＡＭ
Ｚ３は、該当アドレスの内容をコンパレータ４へ出カス
る。また、コンパレータ２０．コンパレータ４には、内
部クロックをＸカウンタ１９にてカウントすることによ
り作成したＸ座標が入力される。
コンパレータ加は、ＲＡＭ２２の出力と、Ｘカウンタ１
９の出力が等しい時に出力信号を出力し、Ｆ／Ｐ２４を
セットする。コンパレータ４はＲＡＭＺ（の出力と、Ｘ
カウンタ１９の出力が等しい時に出力信号を出力し、Ｆ
／Ｆ ２４をリセットする。以上の処理にて、Ｆ／Ｆ２
４は、ウィンドの左端にてセットされ、右端にてリセッ
トされる。したがって、Ｆ／Ｆ２４の出力は、ウィンド
内のみにおいてオンとなる。
９の出力が等しい時に出力信号を出力し、Ｆ／Ｐ２４を
セットする。コンパレータ４はＲＡＭＺ（の出力と、Ｘ
カウンタ１９の出力が等しい時に出力信号を出力し、Ｆ
／Ｆ ２４をリセットする。以上の処理にて、Ｆ／Ｆ２
４は、ウィンドの左端にてセットされ、右端にてリセッ
トされる。したがって、Ｆ／Ｆ２４の出力は、ウィンド
内のみにおいてオンとなる。
Ｆ／Ｆ２４の出力がオンする回数なカウンタ２にてカウ
ントし、加算器かに出力し、ＲＡＭ２２． ＲＡＭＺ
３のアドレスの更新を行う。
ントし、加算器かに出力し、ＲＡＭ２２． ＲＡＭＺ
３のアドレスの更新を行う。
以上の処理を行うことにより、画面のウィンド内におい
てのみオンするウィンド信号を得ることができる。この
ウィンド信号を、前述したアドレス作成回路９．スイッ
チ回路５に入力して、画像メモリ６への画像データの書
込みのコントロールを行う。
てのみオンするウィンド信号を得ることができる。この
ウィンド信号を、前述したアドレス作成回路９．スイッ
チ回路５に入力して、画像メモリ６への画像データの書
込みのコントロールを行う。
以上のようにして画像メモリ６へ画像データを記憶した
後、ＣＰＵ１２は、カメラｌからのビデオ信号の入力を
停止し、データバスセレクタ回路４１アドレスバスセレ
クタ回路７を破線の側に切りかえる。この後、ＣＰＵ１
２は、プログラム用ＲＯＭ１４の内容に基いて、画像メ
モリ６の中の画像データを解析し、結果を入力部巧にお
ける表示装置あるいは、通信系を介して上位計算器に出
力する。
後、ＣＰＵ１２は、カメラｌからのビデオ信号の入力を
停止し、データバスセレクタ回路４１アドレスバスセレ
クタ回路７を破線の側に切りかえる。この後、ＣＰＵ１
２は、プログラム用ＲＯＭ１４の内容に基いて、画像メ
モリ６の中の画像データを解析し、結果を入力部巧にお
ける表示装置あるいは、通信系を介して上位計算器に出
力する。
本発明によれば、画像の任意の場所に複数のウィンドを
発生することができるため、従来の方式における同−Ｙ
座標上に複数のウィンドを設定できないという問題を解
決でき、ウィンドの発生に関し自由度を増すことができ
る。さらに、このため、画像メモリの使用効率を従来の
方式のものよりも高（することができるという効果があ
る。
発生することができるため、従来の方式における同−Ｙ
座標上に複数のウィンドを設定できないという問題を解
決でき、ウィンドの発生に関し自由度を増すことができ
る。さらに、このため、画像メモリの使用効率を従来の
方式のものよりも高（することができるという効果があ
る。
第１図はウィンド発生装置のブロック図、第２図は画像
処理装置のブロック図、第３図はウィンドの一例を示す
図、第４図はＲＡＭ３０．ＲＡＭ３１の内容の一例を示
す図、′Ｎ５図はＲＡＭ２２．ＲＡＭ２３の内容の一例
を示す図である。 ｌ・・・・・・カメラ、２・・１増幅器、３・・曲ＡＤ
コンバータ、４・・・・・・データバスセレクタ回路、
５・・曲スイッチ回路、６・・・・・・画像メモリ、７
・・・・・・アドレスバスセレクタ回路、８・・曲同期
信号検出回路、９・・・・・・アドレス作成回路、ｌＯ
・・曲リード・ライトコントロール回路、１１・・・・
・・ウィンド発生回路、ν・・・・・・ＣＰＵ、１３・
・・・・・プログラム用ランダム・アクセス・メモリ、
１４・・・・・・プログラム用リード・オンリー・メモ
リ、ｂ・・・・・・入力部、１６・・間アドレスバス、
１７・・・・・・データバス、坊・・曲コントロールバ
ス、Ｗ・・・・・・Ｘカウンタ、加・・・・・・コンパ
レータ、４・・曲コンパレータ、２２．２３・・・・・
・ランダム・アクセス・メモリ（ＲＡＭ）、２４・・・
・・・フリツプフロツプ、５・・・・・・カウンタ、謳
・・・・・・加算器、４・・・・・・スイッチ回路、包
・・・・・・スイッチ回路、９・・曲コンパレータ、３
０、３１・・・・・・ランダム・アクセス・メモリ（Ｒ
ＡＭ）冨・・・・・・Ｘカウンタ、羽曲・・パスイッチ
回路代理人 弁理士 高 橋 明 夫 才１図 １名３１刀 一佼沁一 記・１（７） １ΔＵ３の ｍ ＆ Ｊ凍１υ
処理装置のブロック図、第３図はウィンドの一例を示す
図、第４図はＲＡＭ３０．ＲＡＭ３１の内容の一例を示
す図、′Ｎ５図はＲＡＭ２２．ＲＡＭ２３の内容の一例
を示す図である。 ｌ・・・・・・カメラ、２・・１増幅器、３・・曲ＡＤ
コンバータ、４・・・・・・データバスセレクタ回路、
５・・曲スイッチ回路、６・・・・・・画像メモリ、７
・・・・・・アドレスバスセレクタ回路、８・・曲同期
信号検出回路、９・・・・・・アドレス作成回路、ｌＯ
・・曲リード・ライトコントロール回路、１１・・・・
・・ウィンド発生回路、ν・・・・・・ＣＰＵ、１３・
・・・・・プログラム用ランダム・アクセス・メモリ、
１４・・・・・・プログラム用リード・オンリー・メモ
リ、ｂ・・・・・・入力部、１６・・間アドレスバス、
１７・・・・・・データバス、坊・・曲コントロールバ
ス、Ｗ・・・・・・Ｘカウンタ、加・・・・・・コンパ
レータ、４・・曲コンパレータ、２２．２３・・・・・
・ランダム・アクセス・メモリ（ＲＡＭ）、２４・・・
・・・フリツプフロツプ、５・・・・・・カウンタ、謳
・・・・・・加算器、４・・・・・・スイッチ回路、包
・・・・・・スイッチ回路、９・・曲コンパレータ、３
０、３１・・・・・・ランダム・アクセス・メモリ（Ｒ
ＡＭ）冨・・・・・・Ｘカウンタ、羽曲・・パスイッチ
回路代理人 弁理士 高 橋 明 夫 才１図 １名３１刀 一佼沁一 記・１（７） １ΔＵ３の ｍ ＆ Ｊ凍１υ
Claims (1)
- １、走査線の数をカウントするためのカウンタと、各走
査線上の窓開始点および閉止点の座標を記憶するための
メモリと、走査線の各位置の座標を決めるためのカウン
タと、上記カウンタの値と上記メモリから読出した窓開
始点あるいは閉止点の値が等しい時に出力を出すコンパ
レータと、上記コンパレータの出力を入力し、ウィンド
信号を出力するフリップフロップより成るウインド発生
装置において、各走査線において使用する上記メモリの
開始番地と終了番地を記憶し、このデータに基いて上記
メモリよりデータを読出す回路を設けたことを特徴とす
るウインド発生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59131013A JPS6111792A (ja) | 1984-06-27 | 1984-06-27 | ウインド発生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59131013A JPS6111792A (ja) | 1984-06-27 | 1984-06-27 | ウインド発生装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6111792A true JPS6111792A (ja) | 1986-01-20 |
Family
ID=15047941
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59131013A Pending JPS6111792A (ja) | 1984-06-27 | 1984-06-27 | ウインド発生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6111792A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63223979A (ja) * | 1987-03-13 | 1988-09-19 | Matsushita Electric Ind Co Ltd | パタ−ン認識装置 |
-
1984
- 1984-06-27 JP JP59131013A patent/JPS6111792A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63223979A (ja) * | 1987-03-13 | 1988-09-19 | Matsushita Electric Ind Co Ltd | パタ−ン認識装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4675665A (en) | Realtime tracking of a movable cursor | |
| US4852024A (en) | Picture processing apparatus | |
| US5357601A (en) | Apparatus for processing superimposed image information by designating sizes of superimposed and superimposing images | |
| JPS6111792A (ja) | ウインド発生装置 | |
| JPS5893095A (ja) | メモリアドレス制御装置 | |
| JPS6098489A (ja) | 画像デ−タ処理装置 | |
| JPH11153430A (ja) | 撮影画像管理装置およびそのプログラム記録媒体 | |
| US5307454A (en) | Apparatus for extracting local image from original image | |
| US4703230A (en) | Raster operation circuit | |
| JP3272463B2 (ja) | 画像作成装置およびその使用方法 | |
| JP2001069435A (ja) | プロジェクタの台形歪み補正回路 | |
| JPH03287297A (ja) | 文字発生回路 | |
| JP3147355B2 (ja) | アドレス変換装置 | |
| JPH0520450A (ja) | 画像処理装置 | |
| JPH0623095Y2 (ja) | 画像入力装置 | |
| JPS6085681A (ja) | 画像情報処理システム | |
| JPH0311145B2 (ja) | ||
| JPH037178B2 (ja) | ||
| JPH05314256A (ja) | 画像データ処理装置 | |
| JPS5983454A (ja) | フオ−ムパタ−ン発生装置 | |
| JPS6331830B2 (ja) | ||
| JPH0375905B2 (ja) | ||
| JP2001243446A (ja) | 画像入力処理装置及び処理方法 | |
| JPS6243262A (ja) | 電子フアイルシステム | |
| JPH06251134A (ja) | 画像データアクセス装置 |