JPS6111792A - ウインド発生装置 - Google Patents
ウインド発生装置Info
- Publication number
- JPS6111792A JPS6111792A JP59131013A JP13101384A JPS6111792A JP S6111792 A JPS6111792 A JP S6111792A JP 59131013 A JP59131013 A JP 59131013A JP 13101384 A JP13101384 A JP 13101384A JP S6111792 A JPS6111792 A JP S6111792A
- Authority
- JP
- Japan
- Prior art keywords
- window
- output
- ram
- counter
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は画像処理装置の画像記憶回路に係り、特に画像
データの中で必要な部分のみを記憶し。
データの中で必要な部分のみを記憶し。
画像メモリの節約に好適なウィンド発生装置に関するも
のである。
のである。
画像処理装置における画像メモリ節約方式として、例え
ば特開昭58−189780号公報に示されるようにウ
ィンドあるいは窓と称する多角形の内部の画像データの
みを画像メモリへ記憶する方式が知られている。この方
式は、プロセッサにより多角形近似した任意のウィンド
を発生できるものではあるが、同一走査線上に複数のウ
ィンドを設定することに関しては配慮されていなかった
。
ば特開昭58−189780号公報に示されるようにウ
ィンドあるいは窓と称する多角形の内部の画像データの
みを画像メモリへ記憶する方式が知られている。この方
式は、プロセッサにより多角形近似した任意のウィンド
を発生できるものではあるが、同一走査線上に複数のウ
ィンドを設定することに関しては配慮されていなかった
。
本発明の目的は、同一走査線上に複数のウィンドの設定
ができ、かつ、ウィンド情報の記憶効率が高いウィンド
発生装置を提供することにある。
ができ、かつ、ウィンド情報の記憶効率が高いウィンド
発生装置を提供することにある。
従来の方式は、走査線の数をカウントするカウンタのみ
により窓開始点および閉支点データを記憶しているメモ
リの番地指定を行っていたため同一走査線上に一つのウ
ィンドしか設定できなかった。
により窓開始点および閉支点データを記憶しているメモ
リの番地指定を行っていたため同一走査線上に一つのウ
ィンドしか設定できなかった。
本発明においては、走査線の数をカウントするカウンタ
の他に、各走査線上に設定するウィンドの窓開始点およ
び閉止点データのメモリ上の記憶番地を記憶するための
メモリを設け、このメモリに記憶した番地の範囲の窓開
始点および閉止点データを繰り返し読出すことにより、
同一走査線上に複数個のウィンドを設定できる。また、
窓開始点および閉止点データは、複数の走査線にてへ用
できるようにし、メモリの使用効率を高めている。
の他に、各走査線上に設定するウィンドの窓開始点およ
び閉止点データのメモリ上の記憶番地を記憶するための
メモリを設け、このメモリに記憶した番地の範囲の窓開
始点および閉止点データを繰り返し読出すことにより、
同一走査線上に複数個のウィンドを設定できる。また、
窓開始点および閉止点データは、複数の走査線にてへ用
できるようにし、メモリの使用効率を高めている。
以下、本発明の一実施例を第1図、第2図により説明す
る。第2図は画像処理装置のブロック図を示している。
る。第2図は画像処理装置のブロック図を示している。
この装置はカメラlの出力であるビデオ信号をアナグロ
ーテ゛ジタル(AD)変換し、画像メモリ6へ記憶し、
中央処理袋[(CPU)丘により読出し、画像処理を行
うものである。以下、装置の構成を説明する。
ーテ゛ジタル(AD)変換し、画像メモリ6へ記憶し、
中央処理袋[(CPU)丘により読出し、画像処理を行
うものである。以下、装置の構成を説明する。
lはカメラ、2はカメラlからのビデオ信号を増幅する
増幅器、3は増幅器2の出力なAD変換するADコンバ
ータ、4は画像メモリ6のデータバスに接続するデータ
バスを切換えるデータバスセレクタ回路、5はデータセ
レクタ回路4の出力を画像メモリ6へ接続あるいは切離
しを行うスイッチ回路、6は画像メモリ、7は画像メモ
リ6のアドレスバスに接続するアドレスバスな切換える
アドレスバスセレクタ回路、8はカメラlからのビテ゛
オ信号の中から垂直同期信号、水平同期信号を検出する
同期信号検出回路、9は同期検出回路8の出力と内部ク
ロックを用いて、AD変換したビテ′オ信号を記憶すべ
き画像メモリ6の番地を作成するアドレス作成回路、1
0は同期検出回路8の出力とCPU12のコントロール
バス18を入力し画像メモリ6へのデータの豐込みおよ
び読出しをコントロールするリード・ライト(R/W)
コントロール回路、11は画像の指定した範囲内におい
てのみアドレス作成回路9およびスイッチ回路6にアド
レス作成可あるいは、スイッチの投入可を示すウィンド
信号を出力するウィンド発生回路、nはcPU、13は
プログラムにおいて使用す、るプログラム用ランダム・
アクセス・メモリ(RAM)、14はプログラムを記憶
するプロゲラ会用リード・オンリー・メモリ(ROM)
、15はデータの入力を行う入力部、16はCPU12
のアドレスバス、17はCPU12のデータバス、18
はCPU12のゴント“ロールパスである。
増幅器、3は増幅器2の出力なAD変換するADコンバ
ータ、4は画像メモリ6のデータバスに接続するデータ
バスを切換えるデータバスセレクタ回路、5はデータセ
レクタ回路4の出力を画像メモリ6へ接続あるいは切離
しを行うスイッチ回路、6は画像メモリ、7は画像メモ
リ6のアドレスバスに接続するアドレスバスな切換える
アドレスバスセレクタ回路、8はカメラlからのビテ゛
オ信号の中から垂直同期信号、水平同期信号を検出する
同期信号検出回路、9は同期検出回路8の出力と内部ク
ロックを用いて、AD変換したビテ′オ信号を記憶すべ
き画像メモリ6の番地を作成するアドレス作成回路、1
0は同期検出回路8の出力とCPU12のコントロール
バス18を入力し画像メモリ6へのデータの豐込みおよ
び読出しをコントロールするリード・ライト(R/W)
コントロール回路、11は画像の指定した範囲内におい
てのみアドレス作成回路9およびスイッチ回路6にアド
レス作成可あるいは、スイッチの投入可を示すウィンド
信号を出力するウィンド発生回路、nはcPU、13は
プログラムにおいて使用す、るプログラム用ランダム・
アクセス・メモリ(RAM)、14はプログラムを記憶
するプロゲラ会用リード・オンリー・メモリ(ROM)
、15はデータの入力を行う入力部、16はCPU12
のアドレスバス、17はCPU12のデータバス、18
はCPU12のゴント“ロールパスである。
次に第1図よりウィンド発生装!i11の構成を説明す
る。図中一点鎖線で囲んでいる範囲がウィンド発生回路
11である。19は内部クロックをカウントレ画面の横
方向の座標をカウントするXカウンタ、加はXカウンタ
19の出力とRAM22の出力を比較し一致しておれば
フリップ70ツブ(F’/F )冴をセットする信号を
出力するコンパレータ、4はXカウンタ19の出力とR
AMZ(の出力を比較し一致しておればF/F 24を
リセットする信号を出力するコンパレータ、ρはウィン
ドの開始点のX座標を記憶するRAM、23はウィンド
の閉止点のX座標を記憶するRAM、24はフリップ7
0ツブ、6はF/F 24のセットリセットの回数をカ
ウントするカウンタ、漢はカウンタ5の出力とRAM3
0の出力を加算する加算器、nは加算器がとスイッチ回
路あの接続を行うスイッチ回路、列はRAMZ、RAM
Z3のバスに接続するパスを切換えるスイッチ回路、2
は加算器かの出力とRAM31の出力を比較し加算器か
の出力の方が大きい時にスイッチ回路nヘスイッチな開
曵信号を出力するコンパレータ、加は各X座標における
、ウィンド開始点および閉止点のX座標を記憶している
R A M 22゜RAM23の先頭番地を記憶するR
AM、31は各X座標における、ウィンド開始点および
閉止点のX座標を記憶しているRAMZI!、RAMZ
(の終了番地を記憶するRAM、32は水平同期信号を
カウントし画像縦方向の座標をカウントするXカウンタ
、おはRAM30.RAM31のパスに接続するバスを
切換えるスイット回路である。本発明の一実施例は上記
のように構成される。
る。図中一点鎖線で囲んでいる範囲がウィンド発生回路
11である。19は内部クロックをカウントレ画面の横
方向の座標をカウントするXカウンタ、加はXカウンタ
19の出力とRAM22の出力を比較し一致しておれば
フリップ70ツブ(F’/F )冴をセットする信号を
出力するコンパレータ、4はXカウンタ19の出力とR
AMZ(の出力を比較し一致しておればF/F 24を
リセットする信号を出力するコンパレータ、ρはウィン
ドの開始点のX座標を記憶するRAM、23はウィンド
の閉止点のX座標を記憶するRAM、24はフリップ7
0ツブ、6はF/F 24のセットリセットの回数をカ
ウントするカウンタ、漢はカウンタ5の出力とRAM3
0の出力を加算する加算器、nは加算器がとスイッチ回
路あの接続を行うスイッチ回路、列はRAMZ、RAM
Z3のバスに接続するパスを切換えるスイッチ回路、2
は加算器かの出力とRAM31の出力を比較し加算器か
の出力の方が大きい時にスイッチ回路nヘスイッチな開
曵信号を出力するコンパレータ、加は各X座標における
、ウィンド開始点および閉止点のX座標を記憶している
R A M 22゜RAM23の先頭番地を記憶するR
AM、31は各X座標における、ウィンド開始点および
閉止点のX座標を記憶しているRAMZI!、RAMZ
(の終了番地を記憶するRAM、32は水平同期信号を
カウントし画像縦方向の座標をカウントするXカウンタ
、おはRAM30.RAM31のパスに接続するバスを
切換えるスイット回路である。本発明の一実施例は上記
のように構成される。
次に装置の動作について説明する。まず、ウィンド発生
装fillにウィンドのデータをセグトする。
装fillにウィンドのデータをセグトする。
第2図を用いて説明する。入力部15よりCPU12に
ウィンドのデータを入力することを知らせる信号を出力
する。CPUは、この信号を受けるとスイッチ回路部、
スイッチ回路おを実線にて示す位置にし、CPU12の
バスとそれぞれのパスを接続する。この状態において入
力部15よりウィンドのデータを入力す2゜牢3−にウ
ィンドの一例を示す。第3図に示す画面は、カメラ1の
視野であり大枠で示しているのがウィンドである。ここ
で、各ますは、画素を示す。第3図、を用いてRAM2
2゜RAMZ3.RAM30.RAM31i:入力する
データの作成方法を説明する。RAM30.RAM31
にはそれぞれ、各X座標におけるウィンドデータのRA
M22およびRAMZ3における記憶先頭番地と記憶終
了番地を記憶する。RAM22には、各X座標における
ウィンドの始点のX座標を、また、RAM 23 ニは
、各X座標におけるウィンドの終点のX座標を記憶する
。第3図の例におけるRAM30゜RAM31.RAM
ZI、RAM23の内容を第4図。
ウィンドのデータを入力することを知らせる信号を出力
する。CPUは、この信号を受けるとスイッチ回路部、
スイッチ回路おを実線にて示す位置にし、CPU12の
バスとそれぞれのパスを接続する。この状態において入
力部15よりウィンドのデータを入力す2゜牢3−にウ
ィンドの一例を示す。第3図に示す画面は、カメラ1の
視野であり大枠で示しているのがウィンドである。ここ
で、各ますは、画素を示す。第3図、を用いてRAM2
2゜RAMZ3.RAM30.RAM31i:入力する
データの作成方法を説明する。RAM30.RAM31
にはそれぞれ、各X座標におけるウィンドデータのRA
M22およびRAMZ3における記憶先頭番地と記憶終
了番地を記憶する。RAM22には、各X座標における
ウィンドの始点のX座標を、また、RAM 23 ニは
、各X座標におけるウィンドの終点のX座標を記憶する
。第3図の例におけるRAM30゜RAM31.RAM
ZI、RAM23の内容を第4図。
第5図に示す。この例において、X座標上からYl−1
,Y、からY、−LY*からYsY、 + 1からY、
。
,Y、からY、−LY*からYsY、 + 1からY、
。
Y4+1からYmまではそれぞれウィンドデータとして
同じX座標を持つ。したがって、RAMZI。
同じX座標を持つ。したがって、RAMZI。
RAM23においては共通部分をまとめて第5図のよう
に示し、第3図のRAM30.RAM31の内容に示す
ようにすることにより、ウィンドデータ用の配憶領域の
縮小をはかることができる。
に示し、第3図のRAM30.RAM31の内容に示す
ようにすることにより、ウィンドデータ用の配憶領域の
縮小をはかることができる。
以上のようにして作成したデータを入力部15からCP
U12を介してRAM22.RAMZ3.RAM(9)
、RAM30に入力する。
U12を介してRAM22.RAMZ3.RAM(9)
、RAM30に入力する。
この後に、スイッチ回路お、スイッチ回路あを破線の側
に切りかえる。以上で、ウィンド発生回路11にウィン
ドのデータをセットすることができる。以上の作業の後
に以下の処理を行う。
に切りかえる。以上で、ウィンド発生回路11にウィン
ドのデータをセットすることができる。以上の作業の後
に以下の処理を行う。
入力部15より画像の入力を指示する指令をCPU12
に与える。CPU12はこの指令を受けるとカメラ1よ
りビデオ信号の入力を開始し、データバスセレクタ回路
4およびアドレスバスセレクタ回路7を実線の方へ切り
かえる。カメラlの出力であるビデオ信号は増幅器2に
より増幅された後、ADコンバータ3によりアナログ信
号からデジタル信号へ変換される。また、このビデオ信
号の中から、同期信号検出回路8により垂直同期信号お
よび水平同期信号を検出する。この水平同期信号と内部
クロックをウィンド発生回路11に入力する。
に与える。CPU12はこの指令を受けるとカメラ1よ
りビデオ信号の入力を開始し、データバスセレクタ回路
4およびアドレスバスセレクタ回路7を実線の方へ切り
かえる。カメラlの出力であるビデオ信号は増幅器2に
より増幅された後、ADコンバータ3によりアナログ信
号からデジタル信号へ変換される。また、このビデオ信
号の中から、同期信号検出回路8により垂直同期信号お
よび水平同期信号を検出する。この水平同期信号と内部
クロックをウィンド発生回路11に入力する。
ここで、水平同期信号の数が第3図におけるX座標であ
り、内部クロックの数が第3図におけるX座標である。
り、内部クロックの数が第3図におけるX座標である。
ウィンド発生回路11は、水平同期信号と内部クロック
を入力し、これらから、その点のX、X座標を求め、こ
の点が、あらかじめ定めておいたウィンド内の点である
ならば、出力信号をオンするというものである。ウィン
ド発生回路11の出力信号は、アドレス作成回路9とス
イッチ回路5に入力される。アドレス作成回路9は、同
期信号検出回路8の出力である垂直同期信号、水平同期
信号および内部のクロックを用いて、ADRンバータ3
によりAD変換した結果の画像メモリ6における記憶番
地を算出するものであるが、この動作は、ウィンド発生
回路11の出力がオンしている時にのみ行うものとする
。また、スイッチ回路5は、ウィンド発生回路11の出
力がオンしている間のみ、スイッチが投入される。以上
の処理により画像メモリ6には、ウィンド内の画像テ゛
−タのみが記憶される。ここで、ウィンド発生回路11
の動きを第2図を用いて説明する。まず、水平同期信号
をYカウンタ羽によりカウントし、画面のX座標を求め
る。Yカウンタ諺の出力であるX座標は、スイッチ回路
おを介して、RAM30. RA M 31のアドレ
スバスに入力される。これによりRAM30の該当アド
レスの内容が加算器がへ、またRAM31の該当アドレ
スの内容がコンパレータ四へ入力される。加算器かは、
RAM30の出力とカウンタ5の出力を加算し、出力す
る。ここで、カウンタ5の初期値は0とする。加算器部
の出力は、コンパレータ9に入力され、RAM31の出
力と比較される。この処理により、あるX座標において
、その座標におけるウィントチ゛−夕が終了したかどう
わな判断する。すなわち、加算器部の出力が、RAM3
1の出力に等しいか小さい場合は二そのX座標上にウィ
ンドが残っていることを示し、加算器部の出力が、RA
M 31の出力より大きい場合には、そのX座標上に
ウィンドが残っていないこ、とを示す。加算器々の出力
がRAM31の出力よりも小さいか等しい時、コンパレ
ータ9は、出力信号を出力し、スイッチ回路かのスイッ
チを投入する。この時、加算器がの出力は、スイッチ回
路27、 ス4 ッf回路Zを介してRAM22.RA
M23のアドレスバスに入力される。RAM22は、該
当アドレスの内容をコンパレータ加へ出力する。RAM
Z3は、該当アドレスの内容をコンパレータ4へ出カス
る。また、コンパレータ20.コンパレータ4には、内
部クロックをXカウンタ19にてカウントすることによ
り作成したX座標が入力される。
を入力し、これらから、その点のX、X座標を求め、こ
の点が、あらかじめ定めておいたウィンド内の点である
ならば、出力信号をオンするというものである。ウィン
ド発生回路11の出力信号は、アドレス作成回路9とス
イッチ回路5に入力される。アドレス作成回路9は、同
期信号検出回路8の出力である垂直同期信号、水平同期
信号および内部のクロックを用いて、ADRンバータ3
によりAD変換した結果の画像メモリ6における記憶番
地を算出するものであるが、この動作は、ウィンド発生
回路11の出力がオンしている時にのみ行うものとする
。また、スイッチ回路5は、ウィンド発生回路11の出
力がオンしている間のみ、スイッチが投入される。以上
の処理により画像メモリ6には、ウィンド内の画像テ゛
−タのみが記憶される。ここで、ウィンド発生回路11
の動きを第2図を用いて説明する。まず、水平同期信号
をYカウンタ羽によりカウントし、画面のX座標を求め
る。Yカウンタ諺の出力であるX座標は、スイッチ回路
おを介して、RAM30. RA M 31のアドレ
スバスに入力される。これによりRAM30の該当アド
レスの内容が加算器がへ、またRAM31の該当アドレ
スの内容がコンパレータ四へ入力される。加算器かは、
RAM30の出力とカウンタ5の出力を加算し、出力す
る。ここで、カウンタ5の初期値は0とする。加算器部
の出力は、コンパレータ9に入力され、RAM31の出
力と比較される。この処理により、あるX座標において
、その座標におけるウィントチ゛−夕が終了したかどう
わな判断する。すなわち、加算器部の出力が、RAM3
1の出力に等しいか小さい場合は二そのX座標上にウィ
ンドが残っていることを示し、加算器部の出力が、RA
M 31の出力より大きい場合には、そのX座標上に
ウィンドが残っていないこ、とを示す。加算器々の出力
がRAM31の出力よりも小さいか等しい時、コンパレ
ータ9は、出力信号を出力し、スイッチ回路かのスイッ
チを投入する。この時、加算器がの出力は、スイッチ回
路27、 ス4 ッf回路Zを介してRAM22.RA
M23のアドレスバスに入力される。RAM22は、該
当アドレスの内容をコンパレータ加へ出力する。RAM
Z3は、該当アドレスの内容をコンパレータ4へ出カス
る。また、コンパレータ20.コンパレータ4には、内
部クロックをXカウンタ19にてカウントすることによ
り作成したX座標が入力される。
コンパレータ加は、RAM22の出力と、Xカウンタ1
9の出力が等しい時に出力信号を出力し、F/P24を
セットする。コンパレータ4はRAMZ(の出力と、X
カウンタ19の出力が等しい時に出力信号を出力し、F
/F 24をリセットする。以上の処理にて、F/F2
4は、ウィンドの左端にてセットされ、右端にてリセッ
トされる。したがって、F/F24の出力は、ウィンド
内のみにおいてオンとなる。
9の出力が等しい時に出力信号を出力し、F/P24を
セットする。コンパレータ4はRAMZ(の出力と、X
カウンタ19の出力が等しい時に出力信号を出力し、F
/F 24をリセットする。以上の処理にて、F/F2
4は、ウィンドの左端にてセットされ、右端にてリセッ
トされる。したがって、F/F24の出力は、ウィンド
内のみにおいてオンとなる。
F/F24の出力がオンする回数なカウンタ2にてカウ
ントし、加算器かに出力し、RAM22. RAMZ
3のアドレスの更新を行う。
ントし、加算器かに出力し、RAM22. RAMZ
3のアドレスの更新を行う。
以上の処理を行うことにより、画面のウィンド内におい
てのみオンするウィンド信号を得ることができる。この
ウィンド信号を、前述したアドレス作成回路9.スイッ
チ回路5に入力して、画像メモリ6への画像データの書
込みのコントロールを行う。
てのみオンするウィンド信号を得ることができる。この
ウィンド信号を、前述したアドレス作成回路9.スイッ
チ回路5に入力して、画像メモリ6への画像データの書
込みのコントロールを行う。
以上のようにして画像メモリ6へ画像データを記憶した
後、CPU12は、カメラlからのビデオ信号の入力を
停止し、データバスセレクタ回路41アドレスバスセレ
クタ回路7を破線の側に切りかえる。この後、CPU1
2は、プログラム用ROM14の内容に基いて、画像メ
モリ6の中の画像データを解析し、結果を入力部巧にお
ける表示装置あるいは、通信系を介して上位計算器に出
力する。
後、CPU12は、カメラlからのビデオ信号の入力を
停止し、データバスセレクタ回路41アドレスバスセレ
クタ回路7を破線の側に切りかえる。この後、CPU1
2は、プログラム用ROM14の内容に基いて、画像メ
モリ6の中の画像データを解析し、結果を入力部巧にお
ける表示装置あるいは、通信系を介して上位計算器に出
力する。
本発明によれば、画像の任意の場所に複数のウィンドを
発生することができるため、従来の方式における同−Y
座標上に複数のウィンドを設定できないという問題を解
決でき、ウィンドの発生に関し自由度を増すことができ
る。さらに、このため、画像メモリの使用効率を従来の
方式のものよりも高(することができるという効果があ
る。
発生することができるため、従来の方式における同−Y
座標上に複数のウィンドを設定できないという問題を解
決でき、ウィンドの発生に関し自由度を増すことができ
る。さらに、このため、画像メモリの使用効率を従来の
方式のものよりも高(することができるという効果があ
る。
第1図はウィンド発生装置のブロック図、第2図は画像
処理装置のブロック図、第3図はウィンドの一例を示す
図、第4図はRAM30.RAM31の内容の一例を示
す図、′N5図はRAM22.RAM23の内容の一例
を示す図である。 l・・・・・・カメラ、2・・1増幅器、3・・曲AD
コンバータ、4・・・・・・データバスセレクタ回路、
5・・曲スイッチ回路、6・・・・・・画像メモリ、7
・・・・・・アドレスバスセレクタ回路、8・・曲同期
信号検出回路、9・・・・・・アドレス作成回路、lO
・・曲リード・ライトコントロール回路、11・・・・
・・ウィンド発生回路、ν・・・・・・CPU、13・
・・・・・プログラム用ランダム・アクセス・メモリ、
14・・・・・・プログラム用リード・オンリー・メモ
リ、b・・・・・・入力部、16・・間アドレスバス、
17・・・・・・データバス、坊・・曲コントロールバ
ス、W・・・・・・Xカウンタ、加・・・・・・コンパ
レータ、4・・曲コンパレータ、22.23・・・・・
・ランダム・アクセス・メモリ(RAM)、24・・・
・・・フリツプフロツプ、5・・・・・・カウンタ、謳
・・・・・・加算器、4・・・・・・スイッチ回路、包
・・・・・・スイッチ回路、9・・曲コンパレータ、3
0、31・・・・・・ランダム・アクセス・メモリ(R
AM)冨・・・・・・Xカウンタ、羽曲・・パスイッチ
回路代理人 弁理士 高 橋 明 夫 才1図 1名31刀 一佼沁一 記・1(7) 1ΔU3の m & J凍1υ
処理装置のブロック図、第3図はウィンドの一例を示す
図、第4図はRAM30.RAM31の内容の一例を示
す図、′N5図はRAM22.RAM23の内容の一例
を示す図である。 l・・・・・・カメラ、2・・1増幅器、3・・曲AD
コンバータ、4・・・・・・データバスセレクタ回路、
5・・曲スイッチ回路、6・・・・・・画像メモリ、7
・・・・・・アドレスバスセレクタ回路、8・・曲同期
信号検出回路、9・・・・・・アドレス作成回路、lO
・・曲リード・ライトコントロール回路、11・・・・
・・ウィンド発生回路、ν・・・・・・CPU、13・
・・・・・プログラム用ランダム・アクセス・メモリ、
14・・・・・・プログラム用リード・オンリー・メモ
リ、b・・・・・・入力部、16・・間アドレスバス、
17・・・・・・データバス、坊・・曲コントロールバ
ス、W・・・・・・Xカウンタ、加・・・・・・コンパ
レータ、4・・曲コンパレータ、22.23・・・・・
・ランダム・アクセス・メモリ(RAM)、24・・・
・・・フリツプフロツプ、5・・・・・・カウンタ、謳
・・・・・・加算器、4・・・・・・スイッチ回路、包
・・・・・・スイッチ回路、9・・曲コンパレータ、3
0、31・・・・・・ランダム・アクセス・メモリ(R
AM)冨・・・・・・Xカウンタ、羽曲・・パスイッチ
回路代理人 弁理士 高 橋 明 夫 才1図 1名31刀 一佼沁一 記・1(7) 1ΔU3の m & J凍1υ
Claims (1)
- 1、走査線の数をカウントするためのカウンタと、各走
査線上の窓開始点および閉止点の座標を記憶するための
メモリと、走査線の各位置の座標を決めるためのカウン
タと、上記カウンタの値と上記メモリから読出した窓開
始点あるいは閉止点の値が等しい時に出力を出すコンパ
レータと、上記コンパレータの出力を入力し、ウィンド
信号を出力するフリップフロップより成るウインド発生
装置において、各走査線において使用する上記メモリの
開始番地と終了番地を記憶し、このデータに基いて上記
メモリよりデータを読出す回路を設けたことを特徴とす
るウインド発生装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59131013A JPS6111792A (ja) | 1984-06-27 | 1984-06-27 | ウインド発生装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59131013A JPS6111792A (ja) | 1984-06-27 | 1984-06-27 | ウインド発生装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6111792A true JPS6111792A (ja) | 1986-01-20 |
Family
ID=15047941
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59131013A Pending JPS6111792A (ja) | 1984-06-27 | 1984-06-27 | ウインド発生装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6111792A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63223979A (ja) * | 1987-03-13 | 1988-09-19 | Matsushita Electric Ind Co Ltd | パタ−ン認識装置 |
-
1984
- 1984-06-27 JP JP59131013A patent/JPS6111792A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63223979A (ja) * | 1987-03-13 | 1988-09-19 | Matsushita Electric Ind Co Ltd | パタ−ン認識装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4675665A (en) | Realtime tracking of a movable cursor | |
US4852024A (en) | Picture processing apparatus | |
US5357601A (en) | Apparatus for processing superimposed image information by designating sizes of superimposed and superimposing images | |
JPS6111792A (ja) | ウインド発生装置 | |
JPS5893095A (ja) | メモリアドレス制御装置 | |
JPS6098489A (ja) | 画像デ−タ処理装置 | |
JPH11153430A (ja) | 撮影画像管理装置およびそのプログラム記録媒体 | |
US5307454A (en) | Apparatus for extracting local image from original image | |
US4703230A (en) | Raster operation circuit | |
JP3272463B2 (ja) | 画像作成装置およびその使用方法 | |
JP2001069435A (ja) | プロジェクタの台形歪み補正回路 | |
JPH03287297A (ja) | 文字発生回路 | |
JP3147355B2 (ja) | アドレス変換装置 | |
JPH0520450A (ja) | 画像処理装置 | |
JPH0623095Y2 (ja) | 画像入力装置 | |
JPS6085681A (ja) | 画像情報処理システム | |
JPH0311145B2 (ja) | ||
JPH037178B2 (ja) | ||
JPH05314256A (ja) | 画像データ処理装置 | |
JPS5983454A (ja) | フオ−ムパタ−ン発生装置 | |
JPS6331830B2 (ja) | ||
JPH0375905B2 (ja) | ||
JP2001243446A (ja) | 画像入力処理装置及び処理方法 | |
JPS6243262A (ja) | 電子フアイルシステム | |
JPH06251134A (ja) | 画像データアクセス装置 |