JP2603960B2 - Signal conversion system - Google Patents

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、例えばビデオカメラ或いは電子スチルカメ
ラその他の画像信号を生成する装置と一体的にまたはそ
れらの装置とは別体に構成され、当該装置と当該装置本
体に対して着脱自在に装填可能な記憶媒体（例えばカー
ドメモリのような固体メモリ）との間の信号伝送経路中
に介挿配設される信号変換システムに関する。DETAILED DESCRIPTION OF THE INVENTION [Industrial Application Field] The present invention is configured integrally with, for example, a video camera or an electronic still camera, or other devices for generating image signals, or separately from those devices. The present invention relates to a signal conversion system inserted and arranged in a signal transmission path between an apparatus and a storage medium (for example, a solid-state memory such as a card memory) removably mountable in the apparatus main body.

［従来の技術］ 画像情報をA/D変換手段によりディジタル画像データ
に変換し、これを画像メモリに格納するシステムは、TV
画像のコンピュータ処理に用いるTV画像データ入力装置
として既に本出願人によっても提案されており（特開昭
59−94164号公報，特開昭60−20287号公報）、このほか
種々の公知のシステムが実現されている。これらのシス
テムは、概してTVカメラにより生成されたコンポジット
ビデオ信号を所定のレートでサンプリングしてA/D変換
することによりディジタルデータに変換し、このディジ
タルデータを、所定のアドレス信号でメモリをアクセス
することにより当該メモリに格納する態様をとる。[Prior Art] A system for converting image information into digital image data by A / D conversion means and storing the digital image data in an image memory is a TV system.
It has already been proposed by the present applicant as a TV image data input device used for computer processing of images (Japanese Patent Application Laid-Open
59-94164, JP-A-60-20287), and various other known systems have been realized. These systems generally convert a composite video signal generated by a TV camera into digital data by sampling at a predetermined rate and A / D converting the digital data, and access the memory with a predetermined address signal. In this way, the data is stored in the memory.

一方近年、画像情報を信号変換機能を有する装置本体
に対して着脱自在に装填可能な所謂カードメモリのよう
な記憶媒体に、画像情報等を信号変換して記憶させるた
めのシステムの開発が進行しつつある。この種のシステ
ムは、画像情報のディジタルデータに変換して記憶媒体
（メモリ装置）に格納するという点においては、上述の
従来のTV画像データ入力装置とも軌を一にするものであ
る。然し乍ら、記憶媒体を装置本体に対し着脱自在に装
填可能な如く構成する必要があるために、両者間には何
らかの接続手段を介在させる必要がある。上記、接続手
段として、一般にはPC板用コネクタのようなコネクタが
多用されている。On the other hand, in recent years, a system for converting image information and the like into a signal and storing the image information in a storage medium such as a so-called card memory which can be removably loaded into an apparatus body having a signal conversion function has been developed. It is getting. This type of system is in line with the above-described conventional TV image data input device in that image information is converted into digital data and stored in a storage medium (memory device). However, since the storage medium needs to be configured to be removably mountable in the apparatus main body, some kind of connection means must be interposed between the two. Generally, a connector such as a PC board connector is often used as the connection means.

［発明が解決しようとする問題点］ 上記のような従来のシステムにおいては次のような問
題があった。記憶媒体と装置本体との間を接続する手段
としてコネクタを用いた場合、端子数の非常に多いコネ
クタを使用する必要がある。このために、記憶媒体をコ
ネクタに対して着脱操作する場合に大きな操作力を必要
とし、操作性が悪いという欠点があった。[Problems to be Solved by the Invention] The conventional system as described above has the following problems. When a connector is used as a means for connecting the storage medium and the apparatus main body, it is necessary to use a connector having an extremely large number of terminals. For this reason, a large operation force is required when the storage medium is attached to and detached from the connector, and the operability is poor.

また従来のシステムでは、TVカメラによるコンポジッ
トビデオ信号（即ち、輝度信号Ｙにカラー信号Ｃが重畳
された態様の信号）をA/D変換し、メモリに格納するも
のであるため、高品位の画像の記録ができないという問
題があった。この問題を解決するためには、ビデオ信号
を各コンポーネント毎につまり輝度信号Ｙとカラー信号
Ｃとを分離して、A/D変換して記録すればよい。然し乍
ら、このような方式をとると、装置本体と記憶媒体との
間での信号授受のための端子数をさらに増やさなければ
ならず、着脱操作性を一層悪化させる上、コンポーネン
ト信号毎の記憶を必要とするので、記憶媒体の容量を大
きくしなくてはならないという問題があった。Further, in the conventional system, a composite video signal (that is, a signal in which a color signal C is superimposed on a luminance signal Y) from a TV camera is A / D converted and stored in a memory. There was a problem that cannot be recorded. In order to solve this problem, the video signal may be A / D converted and recorded for each component, that is, the luminance signal Y and the color signal C are separated. However, if such a method is adopted, the number of terminals for transmitting and receiving signals between the apparatus main body and the storage medium must be further increased, so that the operability of attaching and detaching is further deteriorated and the storage of each component signal is not performed. There is a problem that the capacity of the storage medium must be increased because of the necessity.

本発明はこのような事情を考慮してなされたもので、
その目的とするところは、画像情報をその品位を低下さ
せずに、記憶媒体に記憶させ得るのは勿論、装置本体と
記録媒体との間の信号の授受のための接続端子数および
記録媒体の容量を極力少なくでき、記憶媒体の着脱に要
する操作力が少なくて済み、更に機械的な構成を簡素化
でき、ひいては装置全体の製造を容易化し得、信頼性の
高い装置となし得る信号変換システムを提供することに
ある。The present invention has been made in view of such circumstances,
The purpose is not only to be able to store the image information in the storage medium without deteriorating its quality, but also to provide the number of connection terminals for transmitting and receiving signals between the apparatus main body and the recording medium and the use of the recording medium. A signal conversion system capable of reducing the capacity as much as possible, reducing the operation force required for attaching and detaching the storage medium, further simplifying the mechanical configuration, and thus facilitating the manufacture of the entire device and making it a highly reliable device. Is to provide.

［問題点を解決するための手段］ 本発明は上記問題点を解決し目的を達成するために次
のような手段を講じた。即ち、輝度信号をこの輝度信号
に対応する比較的高い第１のレートでA/D変換するため
の第１のA/D変換手段と、カラー信号をこのカラー信号
に対応する比較的低い第２のレートでA/D変換するため
の第２のA/D変換手段と、上記第１のA/D変換手段および
第２のA/D変換手段の駆動を制御することによって当該
信号から有効画面に対応する信号部分を主体的に含む区
間を抽出する領域抽出手段と、この領域抽出手段により
抽出され、各限定された上記第１のA/D変換器の出力お
よび上記第２のA/D変換手段の出力を記憶するメモリ手
段と、このメモリ手段の出力を前記輝度信号およびカラ
ー信号に共通に対応する第３のレートで所定の時系列的
組合せによるシリーズ態様の信号として読出して上記有
効画面に対応するディジタル信号を出力する手段とを備
えるようにした。[Means for Solving the Problems] The present invention has taken the following means to solve the above problems and achieve the object. That is, first A / D conversion means for A / D converting a luminance signal at a relatively high first rate corresponding to the luminance signal, and a second A / D conversion means for converting a color signal to a relatively low second signal corresponding to the color signal. A / D conversion means for performing A / D conversion at a rate of, and an effective screen from the signal by controlling the driving of the first A / D conversion means and the second A / D conversion means. Area extraction means for extracting a section mainly including a signal portion corresponding to the above, and the output of each of the limited first A / D converter and the second A / D extracted by the area extraction means. Memory means for storing the output of the conversion means; and reading the output of the memory means as a signal in a series manner by a predetermined time-sequential combination at a third rate corresponding to the luminance signal and the color signal. Means for outputting a digital signal corresponding to It was so.

［作用］ このような手段を講じたことにより、次のような作用
を呈する。第１のA/D変換手段および第２のA/D変換手段
の各入力側および各出力側において、これらの信号から
有効画面に対応する信号部分のみが領域抽出手段により
抽出されてメモリ手段に順次記憶されるので、上記メモ
リ手段における信号記憶用のメモリ領域が小さくて済
み、他のメモリ領域を無駄なく有効に活用することがで
きる。また上記メモリ手段に記憶された信号は、輝度信
号とカラー信号とに分離された状態で記憶されており、
出力時には輝度信号およびカラー信号に共通な第３の転
送レートで所定の時系列的組合せによりシリーズ態様の
信号として読出されて出力されるので、画像情報の品位
を低下させずに転送できる上、装置本体とカードメモリ
等の記憶媒体との間の信号の授受に供する接続端子数を
大幅に削減することができる。そして上記記憶媒体に記
憶される信号は有効画面のみ抽出された信号であること
から、記憶媒体の容量も小さくて済む。[Action] By taking such a means, the following action is exhibited. At each input side and each output side of the first A / D conversion means and the second A / D conversion means, only the signal portion corresponding to the effective screen is extracted from these signals by the area extraction means and stored in the memory means. Since the data is sequentially stored, the memory area for storing signals in the memory means can be small, and the other memory areas can be effectively used without waste. The signal stored in the memory means is stored in a state of being separated into a luminance signal and a color signal,
At the time of output, signals are read out and output as signals in the form of a series in a predetermined time-sequential combination at a third transfer rate common to the luminance signal and the color signal, so that the image information can be transferred without deteriorating the quality. The number of connection terminals for transmitting and receiving signals between the main body and a storage medium such as a card memory can be greatly reduced. Since the signal stored in the storage medium is a signal obtained by extracting only the effective screen, the capacity of the storage medium can be reduced.

［実施例］ 第１図は本発明を電子スチルカメラに適用した一実施
例を示す図である。この電子スチルカメラは、装置本体
としての電子スチルカメラ本体１と、この電子スチルカ
メラ本体１に対して着脱自在に装填される記憶媒体すな
わちカードメモリ２とからなり、さらに上記電子スチル
カメラ本体１は被写体の画像を光電変換する撮像部３
と、この撮像部３からの信号を入力して輝度信号および
カラー信号に分離するプロセス部４と、このプロセス部
４からの分離信号を格納する記憶部５と、で構成されて
いる。Embodiment FIG. 1 is a diagram showing an embodiment in which the present invention is applied to an electronic still camera. This electronic still camera comprises an electronic still camera main body 1 as an apparatus main body, and a storage medium or a card memory 2 which is removably mounted on the electronic still camera main body 1. Further, the electronic still camera main body 1 An imaging unit 3 that photoelectrically converts an image of a subject
A processing unit 4 that receives the signal from the imaging unit 3 and separates the signal into a luminance signal and a color signal; and a storage unit 5 that stores the separation signal from the processing unit 4.

撮像部３は次のように構成されている。31はクロック
信号を発生させる原発振器であり、この原発振器31で発
生したクロック信号が同期信号発生器（S.S.G）32に入
力すると、この同期信号発生器32は同期信号を生成し、
イメージャドライバ33およびサンプリングホールド回路
（S/H）35に供給する。イメージャドライバ33は前記ク
ロック信号から駆動信号を生成し、イメージャ34を駆動
する。サンプリングホールド回路35は前記同期信号発生
器32からの同期信号を受けて前記イメージャ34から供給
される画像信号をサンプリングし、かつその値をホール
ドする。The imaging unit 3 is configured as follows. Reference numeral 31 denotes an original oscillator for generating a clock signal. When the clock signal generated by the original oscillator 31 is input to a synchronous signal generator (SSG) 32, the synchronous signal generator 32 generates a synchronous signal.
It is supplied to an imager driver 33 and a sampling and holding circuit (S / H) 35. The imager driver 33 generates a drive signal from the clock signal and drives the imager 34. The sampling and holding circuit 35 receives the synchronization signal from the synchronization signal generator 32, samples the image signal supplied from the imager 34, and holds the value.

プロセス部４は次のように構成されている。41は前記
撮像部３からの信号を低減フィルタリングする低減フィ
ルタ（LPF）であり、その通過信号はYC分離器42に入力
する。このYC分離器42は被写体の明るさに対応する輝度
信号Ｙと、この輝度信号に重畳された色相に対応するカ
ラー信号Ｃとからなる信号を、輝度信号Ｙと二つの色差
信号Ｒ−Y,B−Ｙとのコンポーネント信号に分離する。
分離された上記色差信号Ｒ−Y,B−Ｙはホワイトバラン
ス回路（WB）43a,43bにより白信号を適正に調整された
のち、γ補正器44a,44bにより誤差を適正に補正され
る。またYC分離器42により分離された輝度信号Ｙはγ補
正器44cにより誤差を適正に補正されたのち、ホワイト
クリップ器45により白信号を振幅制限される。The process unit 4 is configured as follows. Reference numeral 41 denotes a reduction filter (LPF) for reducing and filtering the signal from the imaging unit 3, and the passing signal is input to a YC separator 42. The YC separator 42 converts a signal consisting of a luminance signal Y corresponding to the brightness of the subject and a color signal C corresponding to the hue superimposed on the luminance signal into a luminance signal Y and two color difference signals R-Y, The signal is separated into BY and component signals.
The separated color difference signals R-Y and B-Y are appropriately adjusted for white signals by white balance circuits (WB) 43a and 43b, and then errors are properly corrected by gamma correctors 44a and 44b. Further, the error of the luminance signal Y separated by the YC separator 42 is appropriately corrected by the γ corrector 44c, and then the white clipper 45 limits the amplitude of the white signal.

記憶部５は次のように構成されている。51は前記プロ
セス部４のγ補正器44a,44bから出力される色差信号を
線順次態様に変換する線順次器である。また52は輝度信
号Ｙに対応する第１のレートのクロック信号f1およびカ
ラー信号Ｃに対応する第２のレートのクロック信号f2を
発生させるクロック発生器である。第１のA/D変換器53
は上記クロック発生器52からの第１のレートのクロック
信号f1を受けて輝度信号をサンプリングし、アナログ／
ディジタル変換を行なう。第２のA/D変換器54は前記ク
ロック発生器52からの第２のレートのクロック信号f2を
受けて線順次器51の出力信号についてサンプリングし、
アナログ／デジタル変換を行なう。上記第１および第２
のA/D変換器53,54の各出力はメインメモリ55の輝度信号
格納用の第１のメモリ領域55aと、カラー信号格納用の
第２のメモリ領域55bにそれぞれ順次格納される。レー
ト変換器56はメインメモリ55に格納されている信号を、
輝度信号Ｙおよびカラー信号Ｃに共通に対応する第３の
レートで時系列的組合せによるシリーズ態様の信号とし
て読出し、記憶媒体であるカードメモリ２へ出力する。
メモリコントローラ57は第１および第２のA/D変換器53,
54に入力されるコンポーネント信号の中に有効画面に対
応した信号部分を抽出するようにクロック発生器52を動
作制御するものとなっている。またメモリコントローラ
57はメインメモリ55および前記カードメモリ２の記憶制
御を行なうものとなっている。The storage unit 5 is configured as follows. Reference numeral 51 denotes a line sequential unit that converts the color difference signals output from the gamma correctors 44a and 44b of the process unit 4 into a line sequential mode. Reference numeral 52 denotes a clock generator for generating a first rate clock signal f1 corresponding to the luminance signal Y and a second rate clock signal f2 corresponding to the color signal C. First A / D converter 53
Receives the first rate clock signal f1 from the clock generator 52, samples the luminance signal,
Performs digital conversion. The second A / D converter 54 receives the second rate clock signal f2 from the clock generator 52, samples the output signal of the line sequential unit 51,
Performs analog / digital conversion. The first and second
The outputs of the A / D converters 53 and 54 are sequentially stored in a first memory area 55a for storing a luminance signal and a second memory area 55b for storing a color signal in the main memory 55, respectively. The rate converter 56 converts the signal stored in the main memory 55,
The signal is read out as a signal in a series form by a time-series combination at a third rate commonly corresponding to the luminance signal Y and the color signal C, and output to the card memory 2 as a storage medium.
The memory controller 57 includes first and second A / D converters 53,
The operation of the clock generator 52 is controlled so as to extract a signal portion corresponding to the effective screen from the component signals input to 54. Also memory controller
57 controls the storage of the main memory 55 and the card memory 2.

なおクロック発生器52から第１のA/D変換器53に供給
される輝度信号Ｙに対応したクロック信号f1は、輝度信
号Ｙの帯域4.2M Hzの２倍より僅かに高い周波数10.7M H
zのクロック信号であり、第２の変換器54に供給される
カラー信号Ｃに対応したクロック信号f2は、カラー信号
Ｃの帯域1.5M Hzの２倍より僅かに高い周波数3.58M Hz
のクロック信号である。以下、第２図（ａ）（ｂ）
（ｃ）および第３図を適時参照して有効画面の抽出動作
について説明する。Note that the clock signal f1 corresponding to the luminance signal Y supplied from the clock generator 52 to the first A / D converter 53 has a frequency of 10.7 MHz, which is slightly higher than twice the bandwidth of the luminance signal Y of 4.2 MHz.
The clock signal f2 corresponding to the color signal C supplied to the second converter 54, which is a clock signal of z, has a frequency of 3.58 MHz which is slightly higher than twice the 1.5 MHz band of the color signal C.
Clock signal. Hereinafter, FIGS. 2 (a) and 2 (b)
The operation of extracting an effective screen will be described with reference to (c) and FIG.

第２図（ａ）は第１および第２のA/D変換器53,54に入
力される１水平走査期間（1H）における信号を示す図で
ある。この１水平走査期間（1H）は水平同期信号および
バースト信号を有する水平ブランキング期間（HBL）
と、上述した有効画面に対応する映像信号期間とからな
る。ここでサンプリング周波数を14.3Hzとすれば、１水
平走査期間（1H）は910CLK（クロック）であり、上記有
効画面に対応する映像信号期間は760CLKとなる。また第
２図（ｂ）は１垂直走査期間（1V）つまり１フィールド
分における信号を示す図である。図示の如く１垂直走査
期間1Vは262.5Hであり、映像信号期間は242Hとなる。か
くして第２図（ｃ）に示す如く、１フィールド分の有効
画面を記憶するに要するメモリ領域は、水平走査期間76
0CLKに垂直走査期間242Hを乗じたメモリ領域となる。た
だし一般的に用いられているメモリは、２進法のディジ
タル信号に基いてその領域を決定されるので、上記有効
画面を格納可能なメモリとしては760CLK×256Hメモリ領
域を有するメモリを用いることになる。FIG. 2A is a diagram showing signals in one horizontal scanning period (1H) input to the first and second A / D converters 53 and 54. This one horizontal scanning period (1H) is a horizontal blanking period (HBL) having a horizontal synchronizing signal and a burst signal.
And a video signal period corresponding to the above-described effective screen. If the sampling frequency is 14.3 Hz, one horizontal scanning period (1H) is 910 CLK (clock), and the video signal period corresponding to the effective screen is 760 CLK. FIG. 2B is a diagram showing signals in one vertical scanning period (1 V), that is, in one field. As shown in the figure, one vertical scanning period 1V is 262.5H, and a video signal period is 242H. Thus, as shown in FIG. 2 (c), the memory area required to store the effective screen for one field is equal to the horizontal scanning period 76.
A memory area is obtained by multiplying 0 CLK by the vertical scanning period 242H. However, since the area of a generally used memory is determined based on a binary digital signal, a memory having a 760 CLK × 256H memory area is used as a memory capable of storing the effective screen. Become.

上述の有効画面を抽出するために、メモリコントロー
ラ57は第３図に示すタイミングの制御信号を発生し、ク
ロック発生器52を動作制御している。In order to extract the effective screen, the memory controller 57 generates a control signal having the timing shown in FIG. 3 and controls the operation of the clock generator 52.

即ち、メモリコントローラ57は水平走査信号Ａから水
平同期信号Ｂを検出し、この水平同期信号Ｂの立ち上が
り時点t1から150CLK分だけ遅延した時点t2およびこの時
点からさらに760CLK分だけ遅延した時点t3において、そ
れぞれ制御信号ＣおよびＤを送出している。従って、ク
ロック発生器52は上記制御信号C,Dを受けて、前記有効
画面に対応した映像信号期間に相当する期間Ｔにおいて
第１または第２のレート信号Ｅを発生し、前記第１およ
び第２のA/D変換器53,54を動作制御するものとなってい
る。即ち、メモリコントローラ57およびクロック発生器
57の、第１および第２のA/D変換器53および54に対する
上述した動作制御機能部によって本装置に供給される当
該信号から有効画面に対応する信号部分を主体的に含む
区間を抽出する領域抽出手段が構成されている。That is, the memory controller 57 detects the horizontal synchronizing signal B from the horizontal scanning signal A, and at the time t2 which is delayed by 150 CLK from the rising time t1 of the horizontal synchronizing signal B and at the time t3 which is further delayed by 760 CLK from this time. Control signals C and D are transmitted, respectively. Therefore, the clock generator 52 receives the control signals C and D and generates the first or second rate signal E in the period T corresponding to the video signal period corresponding to the effective screen, and generates the first and second rate signals. The operation of the A / D converters 53 and 54 is controlled. That is, the memory controller 57 and the clock generator
The section mainly including the signal portion corresponding to the effective screen is extracted from the signal supplied to the apparatus by the above-described operation control function unit for the first and second A / D converters 53 and 54 of 57. An area extracting means is configured.

第４図はレート変換器56の具体的構成を示す図であ
る。59a,59bは１水平走査期間の有効画面を格納する1H
メモリであり、その入力端は前記第１のメモリ領域55a
から読出された輝度信号Ｙを入力する輝度信号線58に共
通に接続され、その出力端はそれぞれYC多重切替器60に
接続されている。同じく62a,62bは１水平走査期間の有
効画面を格納する1Hメモリであり、その入力端は前記第
２のメモリ領域55bから読出されたカラー信号を入力す
るカラー信号線61に共通に接続され、出力端はそれぞれ
YC多重切替器60に接続されている。ここで1Hメモリ59a,
59bは第１のレート（10.7M Hz）のクロック信号f1で交
互に書込み制御され、かつ4/3倍圧縮された第３のレー
ト（14.3M Hz）のクロック信号f3で読出され、YC多重切
替器60に出力されるものとなっている。また1Hメモリ62
a,62bは第２のレート（3.58M Hz）のクロック信号f2で
交互に書込み制御され、かつ４倍圧縮された第３のレー
ト（14.3M Hz）のクロック信号f3で読出され、YC多重切
替器60に出力されるものとなっている。YC多重切替器60
は1Hメモリ59a,59bからの第３のレート（14.3M Hz）の
輝度信号と1Hメモリ62a,62bからの第３のレートのカラ
ー信号とを多重化し、1Hのシリアル信号として出力する
ものとなっている。なおここでは1Hメモリ59aおよび1H
メモリ62aの内容を第３のレートでそれぞれをシリーズ
に多重化して1HとしたYC多重信号と、1Hメモリ59bおよ
び1Hメモリ62bの内容を第３のレートでそれぞれをシリ
ーズに多重化して1HとしたYC多重信号とを交互に切替出
力するものとなっている。FIG. 4 is a diagram showing a specific configuration of the rate converter 56. 59a and 59b store the effective screen of one horizontal scanning period 1H
A memory having an input terminal connected to the first memory area 55a;
Are connected in common to a luminance signal line 58 for inputting a luminance signal Y read out from the CPU, and their output terminals are connected to a YC multiplex switch 60, respectively. Similarly, 62a and 62b are 1H memories for storing an effective screen of one horizontal scanning period, and their input terminals are commonly connected to a color signal line 61 for inputting a color signal read from the second memory area 55b, Output terminals are
It is connected to the YC multiplex switch 60. Where 1H memory 59a,
59b is alternately written and controlled by a clock signal f1 of a first rate (10.7 MHz), and is read by a clock signal f3 of a third rate (14.3 MHz) that is 4/3 times compressed, and is YC multiplexed. Output to the container 60. 1H memory 62
a and 62b are alternately written and controlled by a clock signal f2 of a second rate (3.58 MHz), read out by a clock signal f3 of a third rate (14.3 MHz) which is four times compressed, and switched to YC multiplexing. Output to the container 60. YC multiplex switch 60
Is to multiplex the luminance signal of the third rate (14.3 MHz) from the 1H memories 59a and 59b with the color signal of the third rate from the 1H memories 62a and 62b and output it as a 1H serial signal. ing. Here, 1H memory 59a and 1H
A YC multiplexed signal in which the contents of the memory 62a are multiplexed into a series at a third rate to obtain 1H, and the contents of the 1H memory 59b and the 1H memory 62b are multiplexed into a series at a third rate to obtain 1H. The YC multiplexed signal is alternately switched and output.

次にこのように構成された本実施例の電子スチルカメ
ラの作用を説明する。先ず撮像部３においては、原発振
器31から発生したクロック信号に基いて同期信号発生器
32から同期信号が生成され、これに応動するイメージャ
ドライバ33によりイメージャ34が駆動され、イメージャ
34により撮像された被写体の画像は光電変換されて画像
信号となり、この画像信号はサンプリングホールド回路
35に出力される。サンプリングホールド回路35におい
て、上記画像信号はサンプリングホールドされ、プロセ
ス部４に出力される。Next, the operation of the electronic still camera according to the present embodiment thus configured will be described. First, in the imaging unit 3, a synchronization signal generator is generated based on a clock signal generated from the original oscillator 31.
A synchronizing signal is generated from the imager 32, and the imager 34 is driven by an imager driver 33 corresponding to the synchronizing signal.
The image of the subject taken by the photoelectric conversion unit 34 is photoelectrically converted into an image signal, and this image signal is sampled and held by a sampling and holding circuit.
Output to 35. In the sampling and holding circuit 35, the image signal is sampled and held and output to the processing unit 4.

プロセス部４においては、低域フィルタ41により前記
画像信号は低域フィルタリングされた後、YC分離器42に
より輝度信号Ｙおよび２つの色差信号Ｒ−Y,B−Ｙ、す
なわちコンポーネント信号に分離される。輝度信号Ｙは
γ補正器44cによりγ補正され、さらにホワイトクリッ
プ器45により自信号の振幅を制限されたのち、記憶部５
へ出力される。また色差信号Ｒ−Ｙおよび色差信号Ｂ−
Ｙは、それぞれホワイトバランス回路43a,43bによりホ
ワイトバランスを調整され、さらにγ補正器44a,44bに
よりそれぞれγ補正されたのち、記憶部５に出力され
る。In the processing section 4, the image signal is low-pass filtered by a low-pass filter 41, and then separated by a YC separator 42 into a luminance signal Y and two color difference signals RY, BY, that is, a component signal. . The luminance signal Y is γ-corrected by the γ corrector 44c, and the amplitude of its own signal is further restricted by the white clipper 45.
Output to The color difference signal RY and the color difference signal B-
Y is subjected to white balance adjustment by white balance circuits 43a and 43b, and γ-corrected by γ correctors 44a and 44b, respectively, and then output to the storage unit 5.

記憶部５においては、メモリコントローラ57の画像抽
出を指示する制御信号（第３図C,D）を受けてクロック
発生器52が作動し、第１および第２のA/D変換器53,54を
動作制御する。従って、輝度信号Ｙは第１のA/D変換器5
3においてクロック発生器52からの第１のレート（10.7M
Hz）のクロック信号f1で有効画面に相当する領域のみ
をサンプリングされ、ディジタル信号に変換されたの
ち、メインメモリ55の第１のメモリ領域55aに書込まれ
る。またカラー信号は第２のA/D変換器54においてクロ
ック信号発生器52からの第２のレート（3.58M Hz）のク
ロック信号f2で有効画面に相当する領域のみをサンプリ
ングされ、ディジタル信号に変換されたのち、メインメ
モリ55の第２のメモリ領域55bに書込まれる。In the storage unit 5, the clock generator 52 operates in response to a control signal (FIGS. 3C and 3D) for instructing the memory controller 57 to extract an image, and the first and second A / D converters 53 and 54 are operated. Operation control. Therefore, the luminance signal Y is output from the first A / D converter 5.
At 3 the first rate from the clock generator 52 (10.7M
Only the area corresponding to the effective screen is sampled by the clock signal f1 of (Hz), converted into a digital signal, and written into the first memory area 55a of the main memory 55. The color signal is sampled in the second A / D converter 54 only in the area corresponding to the effective screen by the clock signal f2 at the second rate (3.58 MHz) from the clock signal generator 52, and is converted into a digital signal. After that, the data is written to the second memory area 55b of the main memory 55.

次にメインメモリ55の第１のメモリ領域55aに格納さ
れている輝度信号Ｙは、10.7M Hzのクロック信号で順次
読出されて、レート変換器56に入力する。そしてレート
変換器56に入力した輝度信号は、第５図のＦに示す如く
1Hメモリ59aには輝度信号Y1として、また1Hメモリ59bに
は輝度信号Y2として第１のレート（10.7M Hz）で順次1H
毎に交互に書込まれる。またメインメモリ55の第２のメ
モリ領域55bに格納されているカラー信号は3.58M Hzレ
ートで読出されてレート変換器56に入力する。そしてレ
ート変換器56に入力したカラー信号は第５図のＧに示す
如く1Hメモリ62aにはカラー信号（Ｒ−Ｙ）1,1Hメモリ6
2bにはカラー信号（Ｂ−Ｙ）２として第２のレート（3.
58M Hz）で順次書込まれる。Next, the luminance signal Y stored in the first memory area 55a of the main memory 55 is sequentially read out with a clock signal of 10.7 MHz and input to the rate converter 56. The luminance signal input to the rate converter 56 is as shown in FIG.
The 1H memory 59a as the luminance signal Y1 and the 1H memory 59b as the luminance signal Y2 at the first rate (10.7 MHz) sequentially for 1H.
It is written alternately every time. The color signals stored in the second memory area 55b of the main memory 55 are read at a rate of 3.58 MHz and input to the rate converter 56. The color signal input to the rate converter 56 is stored in a 1H memory 62a as a color signal (RY) 1, a 1H memory 6 as shown in FIG.
2b is a color signal (BY) 2 having a second rate (3.
58 MHz).

次に1Hメモリ59aに書込まれた輝度信号Y1および1Hメ
モリ59bに書込まれた輝度信号Y2は第５図のＪに示す如
く第１のレート（10.7M Hz）が4/3倍圧縮された第３の
レート（14.3M Hz）で順次交互に読出される。また1Hメ
モリ62aに書込まれたカラー信号（Ｒ−Ｙ）1,1Hメモリ6
2bに書込まれたカラー信号（Ｒ−Ｙ）２は第５図のＫに
示す如く第２のレート（3.58M Hz）が４倍圧縮された第
３のレート（14.3M Hz）で順次交互に読出される。そし
て1Hメモリ59aと62aから読出された輝度信号Y1とカラー
信号（Ｒ−Ｙ）１とは、YC多重切替器60により第５図の
Ｌに示す如く同じレート（14.3M Hz）の1Hシリーズ信号
に多重化される。同様に1Hメモリ59bと62bとから読出さ
れた輝度信号Y2とカラー信号（Ｂ−Ｙ）２とは、YC多重
切替器60により、第５図のＬに示す如くシリーズ信号に
多重化される。これら選択切替されて多重化された信号
はY1,（Ｒ−Ｙ）1,Y2,（Ｂ−Ｙ）２…なるシリーズ態様
の信号として単一の信号線63を介してカードメモリ２に
転送される。そしてメモリコントローラ57の制御により
カードメモリ２に前記YC多重切替器60からシリアル転送
されてきた前記YC多重信号が順次書込まれる。Next, the first rate (10.7 MHz) of the luminance signal Y1 written in the 1H memory 59a and the luminance signal Y2 written in the 1H memory 59b are compressed 4/3 times as shown in J of FIG. The data is sequentially and alternately read at the third rate (14.3 MHz). The color signal (RY) written to the 1H memory 62a, 1H memory 6
The color signal (RY) 2 written in 2b is sequentially alternated at a third rate (14.3 MHz) obtained by compressing the second rate (3.58 MHz) four times as shown in FIG. Is read out. The luminance signal Y1 and the color signal (RY) 1 read from the 1H memories 59a and 62a are converted by the YC multiplexing switch 60 into 1H series signals of the same rate (14.3 MHz) as shown in L of FIG. Are multiplexed. Similarly, the luminance signal Y2 and the color signal (BY) 2 read from the 1H memories 59b and 62b are multiplexed by the YC multiplexing switch 60 into a series signal as shown by L in FIG. These selectively switched and multiplexed signals are transferred to the card memory 2 via a single signal line 63 as a series of signals Y1, (RY) 1, Y2, (BY) 2. You. Then, under the control of the memory controller 57, the YC multiplex signals serially transferred from the YC multiplex switch 60 are sequentially written into the card memory 2.

このように本実施例によれば、第１のA/D変換器53お
よび第２のA/D変換器54に入力されるコンポーネント信
号から有効画面に対応する信号部分のみがメモリコント
ローラ57の制御信号により抽出されてメインメモリ55の
第１および第２のメモリ領域55a,55bに順次書込まれ
る。したがって上記信号を記憶するためのメモリ領域が
少なくて済み、他のメモリ領域を無駄なく有効に活用す
るこのができる。また上記メインメモリ55に記憶された
信号は、輝度信号Ｙとカラー信号Ｃとに分離されて記憶
されており、レート変換器56により輝度信号Ｙとカラー
信号Ｃとが第３のレート（14.3M Hz）で時間圧縮多重化
された1H分のシリーズ態様の信号として読出されて転送
されるので、画像の品位を低下させずに転送できる上、
電子スチルカメラ本体１のカードメモリ２との間の信号
の授受に供する接続端子数を大幅に削減することが可能
となる。そして有効画面に対応した信号部分のみが抽出
されてカードメモリ２に順次記憶されるので、カードメ
モリ２の記憶容量自体も小さくてすむ。As described above, according to the present embodiment, only the signal portion corresponding to the effective screen is controlled by the memory controller 57 from the component signals input to the first A / D converter 53 and the second A / D converter 54. The signal is extracted by a signal and sequentially written into the first and second memory areas 55a and 55b of the main memory 55. Therefore, a memory area for storing the signal is reduced, and the other memory areas can be effectively used without waste. The signals stored in the main memory 55 are separated and stored into a luminance signal Y and a color signal C. The rate converter 56 converts the luminance signal Y and the color signal C into a third rate (14.3M). Hz), which is read out and transferred as a 1H series signal time-multiplexed and time-multiplexed, so that it can be transferred without degrading the image quality.
It is possible to greatly reduce the number of connection terminals used for transmitting and receiving signals to and from the card memory 2 of the electronic still camera body 1. Since only the signal portion corresponding to the effective screen is extracted and sequentially stored in the card memory 2, the storage capacity of the card memory 2 itself can be small.

尚、本発明は上述した実施例に限定されるものではな
い。例えば上述した実施例では、メインメモリ55に画像
情報を一旦記憶し、必要に応じてこのメインメモリ55の
内容を読出してカードメモリ２に書込む例を示したが、
メインメモリ55を介さずに、一次メモリ手段を備えてい
るレート変換器56を前記第１および第２のA/D変換器53,
54の出力端に直接的に接続し、リアルタイムでカードメ
モリ２へ転送するようにしてもよい。このほか本発明の
要旨を逸脱しない範囲で種々変形して実施可能であるの
は勿論である。Note that the present invention is not limited to the above-described embodiment. For example, in the above-described embodiment, an example has been described in which the image information is temporarily stored in the main memory 55, and the content of the main memory 55 is read out and written into the card memory 2 as necessary.
Without passing through the main memory 55, the rate converter 56 having the primary memory means is connected to the first and second A / D converters 53, 53,
It may be connected directly to the output terminal 54 and transferred to the card memory 2 in real time. In addition, it goes without saying that various modifications can be made without departing from the spirit of the present invention.

［発明の効果］ 本発明によれば、本装置に供給される当該信号から有
効画面に対応する信号部分のみが領域抽出手段により抽
出されてメモリ手段に順次記憶されるので、上記メモリ
手段における信号記憶用のメモリ領域が少なくて済み、
他のメモリ領域を無駄なく有効に活用することができ
る。また上記メモリ手段に記憶された信号は、輝度信号
およびカラー信号とに分離された状態で記憶されてお
り、出力時には輝度信号およびカラー信号に共通な第３
の転送レートで所定の時系列的組合せによりシリーズ態
様の信号として読出されて出力されるので、画像情報の
品位を低下させずに転送できる上、装置本体とカードメ
モリ等の記憶媒体との間の信号の授受に供する接続端子
数を大幅に削減することができる。そして上記記憶媒体
に記憶される信号は有効画面のみ抽出された信号である
ことから、記憶媒体の容量も小さくて済む。このように
実用上多大なる効果を奏する信号変換システムを提供で
きる。[Effects of the Invention] According to the present invention, only the signal portion corresponding to the effective screen is extracted from the signal supplied to the apparatus by the area extracting means and sequentially stored in the memory means. Requires less memory space for storage,
Other memory areas can be effectively used without waste. Further, the signal stored in the memory means is stored in a state of being separated into a luminance signal and a color signal, and a third signal common to the luminance signal and the color signal is output.
Is read out and output as a signal in a series manner by a predetermined time-sequential combination at a transfer rate of. The number of connection terminals for transmitting and receiving signals can be significantly reduced. Since the signal stored in the storage medium is a signal obtained by extracting only the effective screen, the capacity of the storage medium can be reduced. As described above, it is possible to provide a signal conversion system having a great effect in practical use.

【図面の簡単な説明】[Brief description of the drawings]

第１図乃至第５図は本発明を電子スチルカメラに適用し
た一実施例を示す図で、第１図は電子スチルカメラの概
略構成図、第２図（ａ）（ｂ）（ｃ）は有効画面の抽出
手段の説明図、第３図は同有効画面の抽出動作のタイミ
ングを示す図、第４図はレート変換器の概略構成図、第
５図はレート変換器の動作タイミングを示す図である。 １……電子スチルカメラ本体、２……カードメモリ、３
……撮像部、４……プロセス部、５……記憶部、31……
原発振器、32……同期信号発生器（S.S.G）、33……イ
メージャドライバ、34……イメージャ、35……サンプリ
ングホールド回路（S/H）、41……低減フィルタ（LP
F）、42……YC分離器、43a,43b……ホワイトバランス回
路（WB）、44a,44b,44c……γ補正器、45……ホワイト
クリップ器、51……線順次器、52……クロック発生器、
53……第１のA/D変換器、54……第２のA/D変換器、55…
…メインメモリ、55a……第１のメモリ領域、55b……第
２のメモリ領域、56……レート変換器、57……メモリコ
ントローラ、58……輝度信号線、59a,59b,62a,62b……1
Hメモリ、60……YC多重切替器、61……カラー信号線、6
3……信号線。1 to 5 show an embodiment in which the present invention is applied to an electronic still camera. FIG. 1 is a schematic configuration diagram of an electronic still camera, and FIGS. 2 (a), (b), and (c) are Explanatory drawing of effective screen extracting means, FIG. 3 is a diagram showing the timing of the effective screen extracting operation, FIG. 4 is a schematic configuration diagram of the rate converter, and FIG. 5 is a diagram showing operation timing of the rate converter. It is. 1 ... electronic still camera body 2 ... card memory 3
... Imaging unit, 4 process unit, 5 storage unit, 31
Original oscillator, 32: Synchronous signal generator (SSG), 33: Imager driver, 34: Imager, 35: Sampling and holding circuit (S / H), 41: Reduction filter (LP)
F), 42: YC separator, 43a, 43b: White balance circuit (WB), 44a, 44b, 44c: γ corrector, 45: White clip device, 51: Line sequential device, 52: Clock generator,
53 ... first A / D converter, 54 ... second A / D converter, 55 ...
.. Main memory 55a First memory area 55b Second memory area 56 Rate converter 57 Memory controller 58 Luminance signal lines 59a 59b 62a 62b … 1
H memory, 60: YC multiplex switch, 61: color signal line, 6
3 ... Signal line.

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項１】輝度信号をこの輝度信号に対応する比較的
高い第１のレートでA/D変換するための第１のA/D変換手
段と、 カラー信号をこのカラー信号に対応する比較的低い第２
のレートでA/D変換するための第２のA/D変換手段と、 上記第１のA/D変換手段および上記第２のA/D変換手段の
駆動を制御して当該信号から有効画面に対応する信号部
分を主体的に含む区間を抽出する領域抽出手段と、 この領域抽出手段により抽出された各限定された上記第
１のA/D変換手段の出力および上記第２のA/D変換手段の
出力を記憶するメモリ手段と、 このメモリ手段の出力を前記輝度信号およびカラー信号
に共通に対応する第３のレートで所定の時系列的組合せ
によるシリーズ態様の信号として読み出して上記有効画
面に対応するディジタル信号を出力する手段と、 を具備してなることを特徴とする信号変換システム。A first A / D converter for A / D converting a luminance signal at a relatively high first rate corresponding to the luminance signal; and a color signal corresponding to the color signal. Low second
Second A / D conversion means for performing A / D conversion at a rate of; and controlling the driving of the first A / D conversion means and the second A / D conversion means to convert the signal into an effective screen. Area extracting means for extracting a section mainly including a signal portion corresponding to the following, the output of each of the limited first A / D converting means extracted by the area extracting means, and the second A / D Memory means for storing the output of the conversion means; and reading out the output of the memory means as a series of signals in a predetermined time-sequential combination at a third rate corresponding to the luminance signal and the color signal. And a means for outputting a digital signal corresponding to (b).