JP2600776B2 - Anti-skid control device - Google Patents

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、制動時の車輪ロックを防止しつつ、最大制
動効率が達成されるようブレーキ液圧を制御するアンチ
スキッド制御装置に関するものである。Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an anti-skid control device that controls brake fluid pressure so as to achieve maximum braking efficiency while preventing wheel lock during braking. .

（従来の技術） アンチスキッド制御装置は、車輪加速度（負が減速
度）から車輪ロックを判断し、車輪速が車体速に対し理
想スリップ率（最大制動効率を得るためのスリップ率）
近辺の値に保たれるようブレーキ液圧を適宜減圧する構
成になすのが普通である。(Conventional technology) The anti-skid control device determines wheel lock from wheel acceleration (negative deceleration), and the wheel speed is an ideal slip ratio with respect to the vehicle speed (slip ratio for obtaining maximum braking efficiency).
In general, the brake fluid pressure is appropriately reduced so as to be maintained at a value in the vicinity.

ところで従来のアンチスキッド制御装置は、例えば特
開昭62−146757号公報に示されている如く各アンチスキ
ッド制御チャンネル（右前輪用、左前輪用、後２輪用の
３チャンネル）に１個づつしか車輪加速度演算手段を設
定しないのが常套であり、常にこの車輪加速度演算手段
の演算結果を車輪加速度信号として使用していた。By the way, the conventional anti-skid control device has only one anti-skid control channel for each of the anti-skid control channels (three channels for the right front wheel, the left front wheel, and the two rear wheels) as disclosed in, for example, JP-A-62-146757. It is customary not to set the wheel acceleration calculation means, and the calculation result of the wheel acceleration calculation means is always used as a wheel acceleration signal.

（発明が解決しようとする課題） ところで車両の減速中と非減速中とでは、以下に説明
する如く車輪加速度信号に対する要求特性が異なる。(Problems to be Solved by the Invention) By the way, the required characteristics for the wheel acceleration signal differ between when the vehicle is decelerating and when the vehicle is not decelerating as described below.

すなわち、車輪は走行中路面の凹凸等により各種外乱
により回転変動を生じ、この変動成分を持った車輪加速
度信号がアンチスキッド不要にもかかわらず、アンチス
キッド制御系を不必要に作動させることがある。かかる
不必要な作動は特にアンチスキッド制御系のアクチュエ
ータを早期に駄目にするという耐久性の問題を生ずる。
従ってアンチスキッドを実行することのない車両の非減
速中は、演算応答の悪い車輪加速度信号を用いて車輪ロ
ックの判断を行った方が良い。しかして、このように演
算応答の悪い車輪加速度信号を、アンチスキッドを実行
する可能性のある車両の減速中も用いると、アンチスキ
ッド制御の性能が悪くなり、車両の減速中は応答性の良
い車輪加速度信号を用いた方が良い。That is, the wheels undergo rotational fluctuations due to various disturbances due to unevenness of the road surface during traveling, and the anti-skid control system may be operated unnecessarily even though the wheel acceleration signal having this fluctuation component does not need the anti-skid. . Such unnecessary operation causes a durability problem in which the actuator of the anti-skid control system is prematurely destroyed.
Therefore, during non-deceleration of a vehicle that does not execute anti-skid, it is better to determine wheel lock using a wheel acceleration signal with a poor calculation response. Thus, if such a wheel acceleration signal having a poor calculation response is used during deceleration of a vehicle that may execute anti-skid, the performance of anti-skid control is degraded, and responsiveness is improved during deceleration of the vehicle. It is better to use the wheel acceleration signal.

ところで、車輪加速度の演算に当たっては一般に、車
輪回転数に対応した周波数のパルス信号を基に或る時間
（演算サイクル）Ｔ内のパルス数Ｎから車輪速V_wを求
め、この車輪速が有る時間（演算サイクル）ΔＴ中にど
の程度変化したかで車輪加速度α_ｗを演算する。しかし
て、パルス信号を発する車輪速センサロータの歯に関す
る加工精度は、歯間ピッチ誤差の最大値をδ_maxとする
と、何個飛んだ歯の間のピッチ誤差もδ_max以上になる
ことはないことが知られており、この意味合いにおいて
前記の演算サイクルＴを長くした方がパルス数が増える
分だけ車輪速V_w、従って車輪加速度α_ｗの演算精度を高
くすることができる。又、同様の理由から前記演算サイ
クルΔＴを長くしてもピッチ誤差にともなう演算値エラ
ーは変わらないため、ΔＴを長くした方が車輪加速度α
_ｗの演算精度を高くすることができる。Meanwhile, the generally when calculation of wheel acceleration, a time based on a pulse signal having a frequency corresponding to the wheel rotation speed (operation cycle) determined wheel speed V _w from the pulse number N in T, the time the wheel speed is present (Calculation cycle) The wheel acceleration _αw is calculated based on how much change has occurred during ΔT. Thus, machining accuracy with teeth of the wheel speed sensor rotor for emitting pulse signal, when the maximum value of the inter-tooth pitch error and [delta] _max, is not also become more [delta] _max pitch error between the many pieces flew teeth It is known that, in this sense, the longer the operation cycle T, the higher the calculation accuracy of the wheel speed V _w , and therefore the wheel acceleration α _w , by the increased number of pulses. For the same reason, even if the operation cycle ΔT is lengthened, the calculation value error accompanying the pitch error does not change.
The calculation accuracy of _w can be increased.

しかしその反面、演算サイクルT,ΔＴを長くすること
は、演算値がそれだけ現在の実際値に対し遅れることを
意味し、演算精度と演算応答とは相反する要求であり、
両立させることができない。However, on the other hand, lengthening the operation cycles T and ΔT means that the operation value is delayed from the current actual value by that amount, and the operation accuracy and the operation response conflict with each other.
Can not be compatible.

しかるに従来のアンチスキッド制御装置では前記した
通り、各アンチスキッド制御チャンネルに１個づつの車
輪加速度演算手段しか設けず、車両の非減速中か減速中
かに関係なく共通な車輪加速度演算手段の演算結果を使
用していたため、車両減速中におけるアンチスキッド制
御の性能を重視して低精度だが高応答な車輪加速度演算
値を用いるしかなく、車両の非減速中における度重なる
不必要なアンチスキッド制御系の作動で、耐久性の低下
を否めなかった。However, in the conventional anti-skid control device, as described above, only one wheel acceleration calculation means is provided for each anti-skid control channel, and the calculation of the common wheel acceleration calculation means is performed regardless of whether the vehicle is not decelerating or decelerating. Since the results were used, the performance of the anti-skid control during vehicle deceleration has to be emphasized and the low-accuracy, high-response wheel acceleration calculation value must be used. The operation of did not deny the decrease in durability.

この問題解決のためには、非減速中アンチスキッド制
御系の作動を禁止することも考えられるが、この場合非
減速検出手段の故障時、アンチスキッド制御系が全く動
作不能となる。In order to solve this problem, the operation of the anti-skid control system during non-deceleration may be prohibited. However, in this case, when the non-deceleration detecting means fails, the anti-skid control system becomes inoperable at all.

（課題を解決するための手段） 本発明はこの弊害を回避しつつ非減速中の誤作動を阻
止し得るアンチスキッド制御装置を提案するもので、 車輪回転数に対応した周波数のパルス信号内の演算サ
イクル中におけるパルス数から車輪速を演算する車輪速
演算手段と、 該手段により求めた車輪速値の演算サイクル前後の差
から車輪加速度を算出する車輪加速度演算手段とを具備
し、 少なくとも該車輪加速度演算手段による演算結果から
車輪ロックを判断してブレーキ液圧を減ずるようにした
アンチスキッド制御装置において、 前記車輪速演算手段として、相対的に前記演算サイク
ルの長い第１の車輪速演算手段および演算サイクルの短
い第２の車輪速演算手段をそれぞれ設け、 前記車輪加速度演算手段として、第１の車輪速演算手
段により求めた車輪速を基に車輪加速度を演算する、相
対的に前記演算サイクルの長い第１の車輪加速度演算手
段と、第２の車輪速演算手段により求めた車輪速を基に
車輪加速度を演算する、相対的に前記演算サイクルの短
い第２の車輪加速度演算手段とを設け、 車両の減速を検知する減速検知手段と、 該手段からの信号に応答し、車両の非減速中は第１の
車輪加速度演算手段の演算結果を、また車両の減速中は
第２の車輪加速度演算手段の演算結果を車輪加速度信号
としてアンチスキッド制御に資するよう切り換える切換
手段とを設けた構成に特徴づけられる。(Means for Solving the Problems) The present invention proposes an anti-skid control device capable of preventing a malfunction during non-deceleration while avoiding this adverse effect. A wheel speed calculating means for calculating a wheel speed from the number of pulses in a calculation cycle; and a wheel acceleration calculating means for calculating a wheel acceleration from a difference between the wheel speed value obtained by the means before and after the calculation cycle, at least the wheel An anti-skid control device that determines wheel lock from the calculation result by the acceleration calculation means and reduces brake fluid pressure, wherein the wheel speed calculation means includes first wheel speed calculation means having a relatively long calculation cycle and A second wheel speed calculation means having a short calculation cycle is provided, and the wheel acceleration calculation means calculates the wheel acceleration by the first wheel speed calculation means. Calculating the wheel acceleration based on the wheel speed, calculating the wheel acceleration based on the wheel speed obtained by the first wheel acceleration calculating means having a relatively long calculation cycle and the second wheel speed calculating means. Deceleration detecting means for detecting the deceleration of the vehicle, and responding to a signal from the means, and calculating the first wheel acceleration while the vehicle is not decelerating. Switching means for switching the calculation result of the means and the calculation result of the second wheel acceleration calculation means as a wheel acceleration signal during deceleration of the vehicle so as to contribute to anti-skid control is provided.

なお上記第１の車輪速演算手段は、前記パルス数から
の演算により順次求めた複数の車輪速の平均値をもって
最終的な車輪速演算値とするよう構成するのが好まし
い。It is preferable that the first wheel speed calculating means is configured to use a mean value of a plurality of wheel speeds sequentially obtained by calculation from the pulse number as a final wheel speed calculated value.

（作 用） 車輪回転数に対応した周波数のパルス信号内の演算サ
イクル中におけるパルス数から車輪速を演算する第１お
よび第２の車輪速演算手段のうち、 第１の車輪速演算手段は、相対的に長い演算サイクル
中におけるパルス数から車輪速を演算し、 第２の車輪速演算手段は、相対的に短い演算サイクル
中におけるパルス数から車輪速を演算する。(Operation) Of the first and second wheel speed calculating means for calculating the wheel speed from the number of pulses in the calculation cycle in the pulse signal of the frequency corresponding to the wheel rotation speed, the first wheel speed calculating means is: The wheel speed is calculated from the number of pulses in a relatively long calculation cycle, and the second wheel speed calculation means calculates the wheel speed from the number of pulses in a relatively short calculation cycle.

そして第１の車輪加速度演算手段は、上記第１の車輪
速演算手段により求めた車輪速値をもとに、相対的に長
い演算サイクルの前後における当該車輪速値の差から車
輪加速度を算出し、 第２の車輪加速度演算手段は、上記第２の車輪速演算
手段により求めた車輪速値をもとに、相対的に短い演算
サイクルの前後における当該車輪速値の差から車輪加速
度を算出する。Then, the first wheel acceleration calculating means calculates the wheel acceleration from the difference between the wheel speed values before and after the relatively long calculation cycle, based on the wheel speed value obtained by the first wheel speed calculating means. The second wheel acceleration calculating means calculates a wheel acceleration from a difference between the wheel speed values before and after a relatively short calculation cycle, based on the wheel speed value obtained by the second wheel speed calculating means. .

一方で切換手段は、車両の減速を検知する減速検知手
段からの信号に応答し、車両が非減速中であれば第１の
車輪加速度演算手段の演算結果を、また車両が減速中で
あれば第２の車輪加速度演算手段の演算結果を車輪加速
度信号としてアンチスキッド制御に資するよう切り換
え、 アンチスキッド制御装置は、当該切り換えにより選択
された方の車輪加速度演算結果から車輪ロックを判断し
てブレーキ液圧を減ずる。On the other hand, the switching means responds to a signal from the deceleration detecting means for detecting the deceleration of the vehicle, and outputs the calculation result of the first wheel acceleration calculating means if the vehicle is not decelerating, and if the vehicle is decelerating. The calculation result of the second wheel acceleration calculation means is switched as a wheel acceleration signal so as to contribute to the anti-skid control. The anti-skid control device determines the wheel lock from the wheel acceleration calculation result selected by the switching and determines the brake fluid. Reduce pressure.

ところで、車両の非減速中は演算サイクルの長い第１
の車輪速演算手段により求めた車輪速値をもとに、同じ
く演算サイクルの長い第１の車輪加速度演算手段が求め
た車輪加速度をアンチスキッド制御に資することから、 車輪加速度の演算資料である車輪速がノイズのない高
精度なものであるのに加えて、車輪加速度の演算方式そ
のものも高精度な演算結果をもたらすものとなって、ア
ンチスキッド制御が行われる筈のない車両の非減速中
に、路面の凹凸が原因の車輪回転変動に応答してアンチ
スキッド制御用アクチュエータが無用に誤作動され、そ
の耐久性が低下するといった弊害を防止することができ
る。By the way, during the non-deceleration of the vehicle, a
Based on the wheel speed value obtained by the wheel speed calculating means, the wheel acceleration obtained by the first wheel acceleration calculating means, which also has a long calculation cycle, contributes to anti-skid control. In addition to the speed being high-precision without noise, the calculation method of the wheel acceleration itself also gives a high-precision calculation result, and the anti-skid control should not be performed during non-deceleration of the vehicle. In addition, it is possible to prevent the adverse effect that the anti-skid control actuator is unnecessarily erroneously operated in response to the wheel rotation fluctuation caused by the unevenness of the road surface and its durability is reduced.

他方で、車両の減速中は演算サイクルの短い第２の車
輪速演算手段により求めた車輪速値をもとに、同じく演
算サイクルの短い第２の車輪加速度演算手段が求めた車
輪加速度をアンチスキッド制御に資することから、 車輪加速度の演算資料である車輪速が高応答なもので
あるのに加えて、車輪加速度の演算方式そのものも高応
答な演算結果をもたらすものとなって、アンチスキッド
制御性能の向上を果たすことができる。On the other hand, during deceleration of the vehicle, the wheel acceleration calculated by the second wheel acceleration calculating means having a short operation cycle is calculated based on the wheel speed value obtained by the second wheel speed operation means having a short operation cycle. Because it contributes to control, the wheel acceleration, which is the data for calculating wheel acceleration, is of high response, and the calculation method of wheel acceleration itself also provides high-response calculation results. Can be improved.

なお上記第１の車輪速演算手段が、前記パルス数から
の演算により順次求めた複数の車輪速の平均値をもって
最終的な車輪速演算値とするような構成にする場合、 ノイズ成分による車輪速演算値への影響を一層少なく
することができて、上記の作用効果を更に確実なものに
することができる。In the case where the first wheel speed calculating means has a structure in which an average value of a plurality of wheel speeds sequentially obtained by the calculation from the number of pulses is used as a final wheel speed calculated value, a wheel speed based on a noise component may be used. The influence on the operation value can be further reduced, and the above-described operation and effect can be further ensured.

（実施例） 以下、本発明の実施例を図面に基づき詳細に説明す
る。Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.

第１図は本発明アンチスキッド制御装置の一実施例を
示す全体システム図で、図中１は右前輪、1aはそのホイ
ールシリンダ、２は左前輪、2aはそのホイールシリン
ダ、３は右後輪、3aはそのホイールシリンダ、４は左後
輪、4aはそのホイールシリンダを夫々示す。又、５はエ
ンジン、６は変速機、７はプロペラシャフト、８はディ
ファレンシャルギヤ、9,10は夫々後車軸で、これらによ
り後２輪3,4を駆動して車両を走行させ得るものとす
る。FIG. 1 is an overall system diagram showing one embodiment of the anti-skid control device of the present invention, in which 1 is a right front wheel, 1a is a wheel cylinder thereof, 2 is a left front wheel, 2a is a wheel cylinder thereof, and 3 is a right rear wheel. , 3a is its wheel cylinder, 4 is its left rear wheel, and 4a is its wheel cylinder. 5 is an engine, 6 is a transmission, 7 is a propeller shaft, 8 is a differential gear, 9 and 10 are rear axles, respectively, which can drive the rear two wheels 3 and 4 to drive the vehicle. .

ブレーキ装置は、２系統マスターシリンダ11の一系統
11aを管路12により右前輪ホイールシリンダ1aに接続す
ると共に、管路13により左前輪ホイールシリンダ2aに接
続し、他系統11bを管路14により右後輪ホイールシリン
ダ3aに接続すると共に管路14,15により左後輪ホイール
シリンダ4aに接続した所謂前後スプリット式液圧ブレー
キ装置とする。このブレーキ装置はブレーキペダル16の
踏込みにより発生してマスターシリンダ11の２系統11a,
11bから出力されるマスターシリンダ液圧により作動さ
れて車両を減速させることができる。The brake system is one of the two-system master cylinder 11
11a is connected to the right front wheel cylinder 1a by a pipe 12, the left front wheel cylinder 2a is connected to a pipe 13 by a pipe 13, and the other system 11b is connected to the right rear wheel cylinder 3a by a pipe 14 and the pipe 14 is connected. , 15, a so-called front-back split type hydraulic brake device connected to the left rear wheel cylinder 4a. This brake device is generated by the depression of the brake pedal 16 and the two systems 11a,
Actuated by the master cylinder pressure output from 11b, the vehicle can be decelerated.

右前輪１、左前輪２及び後２輪3,4に対する合計３個
のアンチスキッド制御手段を設け、これらは管路12,13,
14中に夫々挿入したアクチャエータ17a,17b,17cと、こ
れらを作動制御するアンチスキッド制御回路18とで構成
する。A total of three anti-skid control means are provided for the right front wheel 1, the left front wheel 2, and the two rear wheels 3, 4, which are provided with conduits 12, 13,
It is composed of actuators 17a, 17b, 17c respectively inserted in and an anti-skid control circuit 18 for controlling the operation thereof.

アクチュエータ17a,17b,17cは夫々同様のものである
ため、対応部分をサフィックスa,b,cの異なる同一符号
にて示し、右前輪用アクチュエータ17aのみについて以
下に詳細説明する。アクチュエータ17aは流入弁（EV
弁）19aと、排出弁（AV弁）20aと、ポンプ21aと、アキ
ュムレータ22aと、チェックバルブ23aとを図示の如くに
接続して構成する。EV弁19a及びAV弁20aはアンチスキッ
ド制御回路18からのEV₁信号及びAV₁信号により個々に制
御され、ポンプ21aは他のアクチュエータ17b,17cにおけ
るポンプ21b,21cと共に共通なモータ24により適宜駆動
され、この駆動をアンチスキッド制御回路18からの、Ｈ
レベルによってアンチスキッド制御中を示すMR信号によ
り制御する。EV₁信号がＬレベルでEV弁19aを開き、AV₁
信号がＬレベルでAV弁20aを閉じている状態でホイール
シリンダ1aへのブレーキ液圧はマスターシリンダ液圧と
同じ値になる迄上昇される。又、この状態でEV₁信号が
Ｈレベルに転じてEV弁19aをも閉じると、ホイールシリ
ンダ1aへのブレーキ液圧は保持される。次にこの状態で
AV₁信号がＨレベルに転じてAV弁20aを開き、加えてＨレ
ベルのMR信号によりトランジスタ25を導通し、モータ24
を電源＋Ｅにより付勢してポンプ21aを駆動するとホイ
ールシリンダ1aのブレーキ液圧はマスタシリンダ11に戻
されて減圧される。上記の動作を表にまとめると次表の
如くである。Since the actuators 17a, 17b, and 17c are the same, the corresponding parts are indicated by the same reference numerals with different suffixes a, b, and c, and only the right front wheel actuator 17a will be described in detail below. Actuator 17a is an inflow valve (EV
A valve 19a, a discharge valve (AV valve) 20a, a pump 21a, an accumulator 22a, and a check valve 23a are connected as shown in the figure. The EV valve 19a and the AV valve 20a are individually controlled by the EV ₁ signal and the AV ₁ signal from the anti-skid control circuit 18, and the pump 21a is appropriately driven by the common motor 24 together with the pumps 21b and 21c in the other actuators 17b and 17c. This drive is controlled by H from the anti-skid control circuit 18.
The level is controlled by an MR signal indicating that anti-skid control is being performed. When the EV ₁ signal is at the L level, the EV valve 19a is opened, and the AV ₁
When the signal is at the L level and the AV valve 20a is closed, the brake fluid pressure to the wheel cylinder 1a is increased until it reaches the same value as the master cylinder fluid pressure. Moreover, EV ₁ signal in this state when even close the EV valve 19a turned to H level, the brake fluid pressure to the wheel cylinder 1a is held. Then in this state
The AV ₁ signal changes to the H level, and the AV valve 20a is opened. In addition, the transistor 25 is turned on by the H level MR signal, and the motor 24
Is driven by the power supply + E to drive the pump 21a, the brake fluid pressure of the wheel cylinder 1a is returned to the master cylinder 11 and reduced. The above operation is summarized in a table as shown in the following table.

アンチスキッド制御回路18は右前輪１の回転速度を検
出する車輪速センサ26aからの信号を基に上記EV₁信号及
びAV₁信号を発する回路部分18aと、左前輪２の回転速度
を検出する車輪速センサ26bからの信号を基に左前輪用
アクチュエータ17bのためのEV₂信号及びAV₂信号を発す
る回路部分18bと、後２輪3,4の平均回転速度であるプロ
ペラシャフト７の回転速度を検出する車輪速センサ26c
からの信号を基に後輪用アクチュエータ17cのためのEV₃
信号及びAV₃信号を発する回路部分18cと、凝似車速発生
装置27と、これからの凝似車速から前記理想スリップ率
に対応した目標車輪速を発生する回路28a,28b,28cと、A
V₁,AV₂,AV₃信号（Ｈレベル）の論理和をとるORゲート2
9、及び該ORゲートの出力の立上がり毎にトリガされて
所定時間Ｈレベルとなることでアンチスキッド制御中を
示すMR信号を発するリトリガブルタイマ30とで構成す
る。 The anti-skid control circuit 18 includes a circuit portion 18a that emits the EV ₁ signal and the AV ₁ signal based on a signal from a wheel speed sensor 26a that detects the rotation speed of the right front wheel 1, and a wheel that detects the rotation speed of the left front wheel 2. A circuit portion 18b for generating an EV ₂ signal and an AV ₂ signal for the left front wheel actuator 17b based on a signal from the speed sensor 26b, and a rotation speed of the propeller shaft 7, which is an average rotation speed of the rear two wheels 3, 4, Wheel speed sensor 26c to detect
₃ for rear wheel actuator 17c based on signals from
A circuit portion 18c for emitting signals and AV ₃ signal, and Koni speed generator 27, the circuit 28a for generating a target wheel speed corresponding to the desired slip rate from coming Koni vehicle speed, 28b, and 28c, A
OR gate 2 for ORing V ₁ , AV ₂ , and AV ₃ signals (H level)
9, and a retriggerable timer 30 that is triggered every time the output of the OR gate rises and goes to the H level for a predetermined time to generate an MR signal indicating that anti-skid control is being performed.

回路部分18a,18b,18cは夫々同様な構成とするため、
対応部分をサフィックスa,b,cの異なる同一符号にて示
し、回路部分18aのみについて詳細説明を行う。31aは車
輪速検出回路で、車輪速センサ26aからの信号を入力さ
れ、第２図の如き構成とする。即ち、車輪速センサ26a
からの信号を入力されるコンパレータ201を具え、この
コンパレータは入力信号を第３図の如く車輪回転数に対
応した周波数のパルス信号に波形整形して時刻ラッチ20
2およびパルスカウンタ203に入力する。時刻ラッチ202
は上記パルス信号の立上がり毎にタイマ204からの時刻
Ｔを更新し、この時刻を時刻ラッチ205に入力する。時
刻ラッチ205には、発振回路206からの第３図に示す如き
一定周期X_mseeの矩形波信号を入力する。時刻ラッチ205
は、発振回路206からの矩形波信号の立上がり毎に第３
図の如く時刻ラッチ202の更新時刻ＴをT_nとして取込
み、同時に前回の取込み時刻を時刻ラッチ207にT_n+1と
して転送し、ラッチ207は発振回路206からの矩形波信号
の立上がりに同期してこの転送時刻T_n+1をメモリする。
パルスカウンタ203はコンパレータ201からのパルス信号
のパルス数をカウントアップし、演算回路208が発振回
路206からの矩形波信号の立上がり時車輪速を演算し終
わる毎にカウント値をリセットすることで、第３図の如
く周期X_msec間のパルス数N_nを計測する。演算回路208は
時刻T_n+1からT_n迄の演算サイクル（ほぼX_msecに同じ）
中におけるパルス数N_nと、右前輪回転半径に関する定数
ｋとからその周速（車輪速）V_wnを により求め、これを右前輪の車輪速V_w1′として出力す
る。Since the circuit portions 18a, 18b, 18c have the same configuration,
Corresponding portions are indicated by the same reference numerals with different suffixes a, b, and c, and only the circuit portion 18a will be described in detail. Reference numeral 31a denotes a wheel speed detection circuit which receives a signal from the wheel speed sensor 26a and has a configuration as shown in FIG. That is, the wheel speed sensor 26a
The comparator 201 receives a signal from the time latch 20. The comparator 201 shapes the waveform of the input signal into a pulse signal having a frequency corresponding to the wheel speed as shown in FIG.
2 and the pulse counter 203. Time latch 202
Updates the time T from the timer 204 every time the pulse signal rises, and inputs this time to the time latch 205. The time latch 205 _receives a rectangular wave signal having a constant period X _msee from the oscillation circuit 206 as shown in FIG. Time latch 205
Is set to the third level every time the square wave signal from the oscillation circuit 206 rises.
Capture update time T as T _n time latch 202 as shown in FIG, and transferred as T _{n + 1} of the previous capture time to the time latch 207 at the same time, the latch 207 is synchronized with the rise of the rectangular wave signal from the oscillator 206 The lever transfer time T _{n + 1} is stored in memory.
The pulse counter 203 counts up the number of pulses of the pulse signal from the comparator 201, and resets the count value each time the arithmetic circuit 208 finishes calculating the rising wheel speed of the rectangular wave signal from the oscillation circuit 206. 3 Figure as measuring the number of pulses n _n between cycles X _msec. The arithmetic circuit 208 is an arithmetic cycle from time T _{n + 1} to T _n (almost the same as X _msec )
The peripheral speed (wheel speed) V _wn is calculated from the number of pulses N _n in the vehicle and a constant k relating to the right front wheel turning radius. And outputs this as the wheel speed V _w1 ′ of the right front wheel.

第１図中31a′も第２図および第３図につき上述した
と同様の車輪速検出回路であり、右前輪の車輪速V_w1″
を演算するものとする。但し、車輪速検出回路31aは演
算サイクルＸを例えば10msecの如く長くして車輪速
V_w1′の演算応答を鈍くし、車輪速検出回路31a′は演算
サイクルＸを例えば5msecの如く短くして車輪速V_w1″の
演算応答を高くする。In FIG. 1, reference numeral 31a 'denotes a wheel speed detecting circuit similar to that described above with reference to FIGS. 2 and 3, and the wheel speed V _w1 ″ of the right front wheel.
Is calculated. However, the wheel speed detection circuit 31a sets the operation cycle X to be longer, for example, 10 msec, and
The operation response of V _w1 ′ is slowed down, and the wheel speed detection circuit 31a ′ shortens the operation cycle X, for example, to 5 msec, to increase the operation response of the wheel speed V _w1 ″.

演算応答の鈍い車輪速（V_w1′）信号は車輪加速度検
出回路32aに入力して車輪加速度α_w1′（負が減速度）
の演算に資する。回路32aは第４図の如く車輪速格納レ
ジスタ210と、演算回路211とを具える。演算回路211は
今回の格納車輪速V_wn′と、６サイクル前の格納車輪速V
_wn+6′との差を対応時間（演算サイクル）６×X_msec＝6
0msec（但し、X_msecは車輪速演算回路31aの演算サイク
ルで10msec）で除して、車輪加速度α_wn′を求め、これ
を右前輪の車輪加速度α_w1′として出力する。ところ
で、車輪速演算サイクルがＸ＝10msecと長く、車輪加速
度演算サイクルも６×X_msec＝60msecと長いため、車輪
加速度（α_w1′）信号は演算応答の鈍いものとなる。The wheel response (V _w1 ′) signal whose operation response is slow is input to the wheel acceleration detection circuit 32a, and the wheel acceleration α _w1 ′ (negative is deceleration)
Contributes to the calculation of The circuit 32a includes a wheel speed storage register 210 and an arithmetic circuit 211 as shown in FIG. The arithmetic circuit 211 calculates the current stored wheel speed V _wn ′ and the stored wheel speed V 6 cycles before.
The difference from _{wn + 6} 'is calculated as the corresponding time (calculation cycle) 6 x X _msec = 6
The wheel acceleration α _wn ′ is obtained by dividing by 0 msec (X _msec is 10 msec in the calculation cycle of the wheel speed calculation circuit 31 a), and this is output as the wheel acceleration α _w1 ′ of the right front wheel. Incidentally, since the wheel speed calculation cycle is as long as X = 10 msec and the wheel acceleration calculation cycle is as long as 6 × X _msec = 60 _msec , the wheel acceleration (α _w1 ′) signal has a weak calculation response.

演算応答の高い車輪速（V_w1″）信号は車輪加速度検
出回路32a′に入力して車輪加速度α_w1″（負が減速
度）の演算に資する。回路32a′は第５図の如く車輪速
格納レジスタ220と、演算回路221とを具える。演算回路
221は今回の格納車輪速V_wn″と４個前の格納車輪速V
_wn+4″との差を対応時間（演算サイクル）４×X_msec＝2
0msec（但し、X_msecは車輪速演算回路31a′の演算サイ
クルで5msec）で除して、車輪加速度α_wn″を求め、こ
れを右前輪の車輪加速度α_w1″として出力する。ところ
で、車輪速演算サイクルがＸ＝5msecと短く、車輪加速
度演算サイクルも４×X_msec＝20msecと短いため、車輪
加速度（α_w1″）信号は高応答なものとなる。The wheel speed (V _w1 ″) signal having a high calculation response is input to the wheel acceleration detection circuit 32a ′ to contribute to the calculation of the wheel acceleration α _w1 ″ (negative is deceleration). The circuit 32a 'includes a wheel speed storage register 220 and an arithmetic circuit 221 as shown in FIG. Arithmetic circuit
221 is the current storage wheel speed V _wn ″ and the storage wheel speed V four _times before
The difference from _{wn + 4} ″ is the corresponding time (calculation cycle) 4 × X _msec = 2
The wheel acceleration α _wn ″ is obtained by dividing by 0 msec (where X _msec is 5 _msec in the calculation cycle of the wheel speed calculation circuit 31 a ′), and this is output as the wheel acceleration α _w1 ″ of the right front wheel. Incidentally, since the wheel speed calculation cycle is as short as X = 5 msec and the wheel acceleration calculation cycle is as short as 4 × X _msec = 20 _msec , the wheel acceleration (α _w1 ″) signal has a high response.

演算応答の鈍い車輪加速度（α_w1′）信号と演算応答
の良い車輪加速度（α_w1″）信号は切換手段としての切
換スイッチ91aに入力し、このスイッチは減速検知手段
としてのブレーキスイッチ92からの信号に応答し、ブレ
ーキペダル16を踏込まない非減速中アンチスキッドが実
行されることがないから演算応答の鈍いα_w1′信号を、
又ブレーキペダルを踏込む減速中アンチスキッドが実行
されることから演算応答の良いα_w1″信号を選択して右
前輪の車輪加速度α_w1とする。Dull wheel acceleration (α _w1 ') signals a good wheel acceleration of calculation response (alpha _w1 ") signals operational response is input to the change-over switch 91a as switching means, the switch from a brake switch 92 as a deceleration detecting means In response to the signal, the anti-skid is not executed during non-deceleration without depressing the brake pedal 16, so that the α _w1 ′ signal with a slow operation response is
In addition, since the anti-skid is executed during deceleration when the brake pedal is depressed, a signal α _w1 ″ having a good calculation response is selected to obtain the wheel acceleration α _{w1 of the} right front wheel.

車輪加速度α_w1は比較器33a,34aで減速度基準値b₁及
び加速度基準値a₁と比較され、比較器33aは車輪減速度
α_w1が減速度基準値b₁より大きな減速度になる時Ｈレベ
ル信号を出力し、比較器34aは車輪加速度α_w1が加速度
基準値a₁より大きな加速度になる時Ｈレベル信号を出力
する。比較器35aは車輪速V_w1′を目標車輪速発生回路28
aからの後述する目標車輪速（V_i×0.85）と比較し、車
輪速V_w1′がこの目標車輪速以下の間、比較器35aはＨレ
ベル信号を出力する。ORゲート36aは比較器33a〜35aの
Ｈレベル出力の論理和をとってＨレベル信号を発し、こ
の信号はORゲート40aを経由し、EV₁信号として増幅器37
aによる増幅後EV弁19aに供給する。ANDゲート38aは比較
器35aのＨレベル出力と、比較器34aからのＬレベル信号
との論理積をとってＨレベルのAV₁信号を発し、この信
号を増幅器39aを経てAV弁20aに供給する。The wheel acceleration α _w1 is compared with the deceleration reference value b ₁ and the acceleration reference value a ₁ by the comparators 33a and 34a, and the comparator 33a determines when the wheel deceleration α _w1 has a deceleration larger than the deceleration reference value b _1. outputs an H level signal, the comparator 34a outputs an H level signal when the wheel acceleration alpha _w1 becomes larger acceleration than the acceleration reference value a _1. The comparator 35a compares the wheel speed V _w1 ′ with the target wheel speed generation circuit 28.
The comparator 35a outputs an H level signal while the wheel speed V _w1 ′ is lower than or equal to the target wheel speed (V _i × 0.85) to be described later. OR gate 36a issues a H-level signal taking the logical sum of H level output of the comparator 33a to 35a, the signal through the OR gate 40a, the amplifier 37 as EV ₁ signal
After amplification by a, it is supplied to the EV valve 19a. The AND gate 38a issues a H-level output of the comparator 35a, the H-level AV ₁ signal of the logical product of the L-level signal from the comparator 34a, and supplies the signal to the AV valve 20a via an amplifier 39a .

ORゲート40aの残りの入力にはANDゲート41aの出力を
接続し、該ANDゲートの３入力に夫々可変タイマ42a、一
定周波数の矩形パルスを発生するパルス発生器（OSC）4
3a及び前記リトリガブルタイマ30からの信号を供給す
る。可変タイマ42aは後述の如く比較器34aの出力の立下
がりによりトリガされ、ピーク値検出回路44aにより検
出した車輪加速度α_w1のピーク値αmaxに応じた時間だ
け遅れて一定時間Ｈレベル信号を出力するものとし、ピ
ーク値検出回路44aは後述の如く比較器33aからの出力の
立下がりから次の立上がりまでの間における車輪加速度
α_w1のピーク値αmaxを検出するものとする。The output of the AND gate 41a is connected to the remaining input of the OR gate 40a, and a variable timer 42a and a pulse generator (OSC) 4 for generating a rectangular pulse of a constant frequency are respectively connected to three inputs of the AND gate.
3a and the signal from the retriggerable timer 30. Variable timer 42a is triggered by the fall of the output of the comparator 34a as described later, and outputs the predetermined time H level signal delayed by time corresponding to the peak value αmax of the wheel acceleration alpha _w1 detected by the peak value detection circuit 44a It is assumed that the peak value detection circuit 44a detects the peak value αmax of the wheel acceleration α _w1 from the fall of the output from the comparator 33a to the next rise as described later.

これがため、ピーク値検出回路44aは第６図に明示す
るようにバッファアンプ45,46と、ダイオード47と、コ
ンデンサ48とよりなるピークホールド回路、及びアナロ
グスイッチ49により構成し、バッファアンプ45の＋入力
に車輪加速度α_w1を入力し、アナログスイッチ49のゲー
トに比較器33aの出力信号を入力し、バッファアンプ46
よりピーク値αmaxを出力するようなものとする。For this reason, the peak value detection circuit 44a is composed of buffer amplifiers 45 and 46, a peak hold circuit including a diode 47 and a capacitor 48, and an analog switch 49 as shown in FIG. The wheel acceleration α _w1 is input to the input, the output signal of the comparator 33a is input to the gate of the analog switch 49, and the buffer amplifier 46
It is assumed that the peak value αmax is output more.

かかるピーク値検出回路44aの動作は、車輪加速度α
_w1が第７図の如くであり、従って比較器33aの出力が同
図の如くである場合について述べると、次の通りであ
る。即ち車輪減速度α_w1が基準値b₁を越えて比較器33a
の出力がＨレベルである間、この比較器出力はアナログ
スイッチ49のONによりコンデンサ48をリセットし、この
リセット間の車輪加速度α_w1のピーク値α_maxに対応し
た電圧をコンデンサ48に充填してピーク値α_maxをバッ
ファアンプ46より出力することができる。The operation of the peak value detection circuit 44a is based on the wheel acceleration α
_{The case where w1} is as shown in FIG. 7 and the output of the comparator 33a is as shown in FIG. 7 will now be described. That wheel deceleration alpha _w1 is beyond the reference value b ₁ comparator 33a
While the output of the comparator is at the H level, this comparator output resets the capacitor 48 by turning on the analog switch 49, and fills the capacitor 48 with a voltage corresponding to the peak value α _max of the wheel acceleration α _w1 during this reset. The peak value α _max can be output from the buffer amplifier 46.

又可変タイマ42aは第８図に明示する如く第１タイマ5
0及び第２タイマ51により構成し、第１タイマ50の入力
Ｂには比較器34aの出力を反転器52,53を経て供給し、入
力Ｂの立下がりで第１タイマ50は起動してタイマ出力を
端子Q_Aより生ずる。タイマ出力の設定時間は端子T₁,T₂
に外部接続したコンデンサ54と可変抵抗回路55との時定
数で決まり、可変抵抗回路55の抵抗値は前記ピーク値α
_maxに比例して大きくなるものとする。従って、第１タ
イマ50の端子Q_Aからのタイマ出力設定時間はピーク値α
_maxの大きさに比例して長くなる。第１タイマ50の出力Q
_Aは第２タイマ51の入力Ｂに供給され、第２タイマ51に
は外部接続したコンデンサ56及び可変抵抗57で決まる時
定数が固定的に設定されている。そして第２タイマ51
は、第１タイマ出力Q_Aの立下がりにより起動され、端子
Q_BよりANDゲート41aへ上記時定数だけＨレベル信号を出
力する。The variable timer 42a is connected to the first timer 5 as shown in FIG.
The output of the comparator 34a is supplied to the input B of the first timer 50 via the inverters 52 and 53, and the first timer 50 is activated at the falling edge of the input B to start the timer. output resulting from the terminal Q _a a. The set time of the timer output depends on terminals T ₁ and T ₂
Is determined by the time constant of the externally connected capacitor 54 and the variable resistance circuit 55, and the resistance value of the variable resistance circuit 55 is the peak value α.
_It shall increase in proportion to _max . Therefore, the timer output set time from the terminal Q _A of the first timer 50 is a peak value α
_It becomes longer in proportion to the size of _max . Output Q of first timer 50
_A is supplied to an input B of a second timer 51, and a time constant determined by an externally connected capacitor 56 and a variable resistor 57 is fixedly set in the second timer 51. And the second timer 51
It is started by the fall of the first timer output Q _A, terminal
From Q _B to the AND gate 41a outputs a H level only signal the time constant.

かかる可変タイマ42aの動作は、車輪加速度α_w1が第
９図の如くであり、従って比較器34aの出力が同図に示
す如くである場合につき説明すると、車輪加速度α_w1が
基準値a₁以下となって比較器34aの出力が立下がる瞬時
より第１タイマ50の出力Q_Aはピーク値α_maxに応じた時
間T₁だけＨレベルとなり、出力Q_Aの立下がり瞬時より第
２タイマ51の出力Q_Bは一定時間T₂だけＨレベルとなる。Operation of the variable timer 42a is in as wheel acceleration alpha _w1 is Figure 9, thus the output of the comparator 34a is explained if it is as shown in the figure, the wheel acceleration alpha _w1 is the reference value a ₁ or less and becomes the output of the comparator 34a becomes the output Q _a only time T ₁ corresponding to the peak value alpha _max H level of the first timer 50 from the instant that falls, falling instantly from the second timer 51 outputs Q _a output Q _B becomes constant time T ₂ H level only.

凝似車速発生装置27は車輪速V_w1′〜V_w3′を基に凝似
車速V_f1〜V_f3を個々に造り出す回路27a〜27cと、これら
凝似車速のうち最も車速に近い最高値のものを選択する
セレクトハイスイッチ58とを具え、スイッチ58はセレク
トハイ凝似車速V_fHを凝似車速修正回路86及びセレクト
スイッチ87に供給する。凝似車速発生回路27a〜27cには
夫々車輪速V_w1′〜V_w3′を入力すると共にMR信号を供給
するが、回路27a〜27cは夫々同様の構成とするため、車
輪速V_w1′より凝似車速V_f1を造り出す回路27aのみにつ
き以下第10図を参照しつつ説明する。And Koni speed generator 27 circuits produce individually Koni vehicle speed V _f1 ~V _f3 based on the wheel speed V _w1 '~V _w3' 27a~27c, highest closest to the vehicle speed of these Koni vehicle speed comprising a select high switch 58 for selecting an object, the switch 58 supplies a select high Koni vehicle speed V _fH in Koni vehicle speed correction circuit 86 and the select switch 87. The Koni vehicle speed generating circuit 27a~27c supplies MR signal inputs the respective wheel speed V _w1 '~V _w3' has circuit 27a~27c in order that each similar structure, from the wheel speed V _w1 ' Koni be described with reference to FIG. 10 below only with regard to the circuit 27a to produce a vehicle speed V _f1.

即ち、凝似車速発生回路27aは車輪速V_w1′を１入力に
供給される比較器59,60と、凝似車速V_f1に±1km/hの不
感帯を設定して比較器59,60の他入力に供給する加算器6
1及び減算器62と、比較器59,60の出力C₁,C₂を供給され
るNORゲート63とを具える。比較器59はV_w1′≧V_f1＋1km
/hの時出力C₁をＨレベルにし、比較器60はV_w1′＜V_f1−
1km/hの時出力C₂Hレベルにする。かくて、NORゲート63
は出力C₁,C₂が共にＬレベルとなるV_f1−1km/h≦V_w1′＜
V_f1＋1km/hの時Ｈレベルを出力する。NORゲート63の出
力はタイマ64、ORゲート65及びショットパルス発生回路
66に入力する。タイマ64はNORゲート63からの信号の立
下がりにより起動され、一定時間T₃（例えば0.1秒で第1
1図につき後述する）だけＨレベル信号を出力し、これ
をORゲート65に供給する。That is, the similar vehicle speed generation circuit 27a sets the comparator 59, 60 to which the wheel speed V _w1 ′ is supplied to one input and the comparator 59, 60 by setting a dead zone of ± 1 km / h to the similar vehicle speed V _f1 . Adder 6 to supply other inputs
Comprising a first and a subtractor 62, and a NOR gate 63 which is supplied the output C _1, C ₂ of the comparator 59, 60. The comparator 59 is V _w1 ′ ≧ V _f1 +1 km
/ the output C ₁ to H level when h, the comparator 60 is V _w1 '<V _f1 -
At 1 km / h, set the output to C ₂ H level. Thus, NOR gate 63
Is V _f1 −1 km / h ≦ V _w1 ′ <where both outputs C ₁ and C ₂ are at L level.
H level is output when V _f1 + 1km / h. The output of NOR gate 63 is timer 64, OR gate 65 and shot pulse generation circuit
Enter 66. Timer 64 is started by the fall of the signal from the NOR gate 63, a constant time T ₃ (e.g., 0.1 seconds 1
Only the H level signal is output (described later with reference to FIG. 1) and supplied to the OR gate 65.

ORゲート65の出力はセレクト信号S₃としてアナログス
イッチ67のゲートに供給すると共に、反転器68により反
転してANDゲート69,70の一方の入力に供給する。ANDゲ
ート69の他方の入力にはC₁信号を、又ANDゲート70の他
方の入力にはC₂信号を夫々供給し、ANDゲート69,70の出
力をセレクト信号S₂,S₄としてアナログスイッチ71,72の
ゲートに供給する。アナログスイッチ67はセレクト信号
S₃のＨレベル中ONされて積分回路73への供給電圧Ｅを０
にし、アナログスイッチ71はセレクト信号S₂のＨレベル
中ONされて、あり得る車両加速度（車速上昇変化率）の
最大値、例えば＋0.4gに対応した電圧Ｅを積分回路73に
供給し、アナログスイッチ72はセレクト信号S₄のＨレベ
ル中ONされて、あり得る車両減速度（車速低下変化率）
の最大値、例えば−1.2gに対応した電圧Ｅを積分回路73
に供給する。The output of the OR gate 65 is supplied as a select signal S ₃ to the gate of the analog switch 67 is supplied to one input of AND gate 69 is inverted by inverter 68. A C ₁ signal to the other input of the AND gate 69, and the C ₂ signal respectively supplied to the other input of the AND gate 70, an analog switch the output of AND gate 69 as a select signal S _2, S ₄ Supply to 71,72 gates. Analog switch 67 is select signal
0 the supply voltage E of the H level during the ON of S ₃ to the integrating circuit 73
To the analog switches 71 is H level during ON of the select signal S _2, possible maximum value of the vehicle acceleration (speed increase rate of change), and supplies the voltage E to the integrating circuit 73 corresponding to the example + 0.4 g, analog switch 72 is H level during ON of the select signal S _4, possible vehicle deceleration (speed reduction rate of change)
, For example, a voltage E corresponding to -1.2 g
To supply.

積分回路73は増幅器74、コンデンサ75及びアナログス
イッチ76よりなる周知のもので、アナログスイッチ76が
そのゲートへのＨレベルリセット信号S₁によりONになる
時リセットされ、リセット信号S₁が消失した後電圧Ｅを
積分し続けるものとする。リセット信号S₁は回路66から
のショットパルスによって得るようにし、このショット
パルス発生回路66はイグニッション投入信号IGによりエ
ンジン始動時先ず１個のショットパルスをリセット信号
S₁として出力し、その後はNORゲート63の出力が立上が
る毎にショットパルスをリセット信号S₁として出力す
る。Integrating circuit 73 amplifier 74, well known consisting capacitor 75 and the analog switch 76 is reset when the analog switch 76 is turned ON by the H-level reset signals S ₁ to its gate, after the reset signal S ₁ is lost It is assumed that the voltage E is continuously integrated. Reset signals S ₁ is to obtain by-shot pulse from the circuit 66, the shot pulse generating circuit 66 is an ignition-on signal at the start of the engine by IG first one shot pulse reset signal
Output as S _1, then outputs the shot pulse for each output of the NOR gate 63 rises as a reset signal S _1.

リセット信号S₁はその他にサンプルホールド回路77の
リセットにも使用し、この回路もバッファアンプ78,7
9、コンデンサ80及びアナログスイッチ81よりなる周知
のものとし、車輪速V_w1′を入力する。サンプルホール
ド回路77はＨレベルリセット信号S₁によりアナログスイ
ッチ81がONになる時リセットされ、その時の車輪速
V_w1′を車輪速サンプリング値V_sとして記憶し続け、こ
れを加算回路82に入力する。加算回路82は回路73の積分
値 を車輪速サンプリング値V_sに加算し、加算値V_s＋V_eを切
換スイッチ83に入力する。切換スイッチ83には別に車輪
速V_w1′も入力し、この切換スイッチはＨレベルMR信号
とＨレベルC₁信号との論理積をとるANDゲート84のＨレ
ベル出力により車輪速V_w1′を凝似車速V_f1とし、これ以
外で加算回路82の出力を凝似車速V_f1とするよう機能す
る。Also used to reset the reset signals S ₁ sample-and-hold circuit 77 to the other, this circuit also buffer amplifier 78,7
9. A well-known device comprising a capacitor 80 and an analog switch 81 is inputted with the wheel speed V _w1 '. Sample-and-hold circuit 77 is reset when the analog switch 81 is turned ON by the H-level reset signal S _1, the wheel speed at that time
The V _w1 'continues to store the wheel speed sampling value V _s, and inputs it to the adder circuit 82. Adder circuit 82 is the integral value of circuit 73 It was added to the wheel speed sampling value V _s, and inputs the addition value V _s + V _e to the change-over switch 83. Separately wheel speed V _w1 'is also input, the selector switch wheel speed V _w1 by H level output of the AND gate 84 for taking a logical product of the H-level MR signal and H level C ₁ signal' to the changeover switch 83 coagulation of It functions to set the output of the adding circuit 82 to the approximate vehicle speed V _f1 except for the similar vehicle speed V _f1 .

上記凝似車速発生回路27aは、車輪速V_w1′が第11図の
如くである場合、以下の作用により同図に点線で示す如
き凝似車速V_f1を発生させることができる。但し、第11
図では第10図中ANDゲート84がＨレベルを出力せず、つ
まりMR信号がＬレベル（後述のようにアンチスキッド制
御非実行中）か、信号C₁がＬレベル（車輪速V_w1′の非
加速中）かのため、ANDゲート84がＨレベルを出力せ
ず、切換スイッチ83が加算回路82の出力を凝似車速V_f1
とする場合について示した。When the wheel speed V _w1 ′ is as shown in FIG. 11, the similar vehicle speed generation circuit 27a can generate a similar vehicle speed V _f1 as indicated by a dotted line in FIG. 11 by the following operation. However, the eleventh
Figure 10 in an AND gate 84 does not output the H level in the figure, that MR signals (anti-skid control is not executed in as described below) L level or the signal C ₁ is at L level (the wheel speed V _w1 ' (During non-acceleration), the AND gate 84 does not output the H level, and the changeover switch 83 changes the output of the adding circuit 82 to the similar vehicle speed V _f1
Is shown.

第11図中瞬時t₀でエンジンを始動したとすると、イグ
ニッションスイッチ信号IGはこの時回路66より１個のシ
ョットパルス（リセット信号）S₁を出力させる。この信
号S₁はサンプルホールド回路77をリセットしてこの時の
車輪速V_w1′を車輪速サンプリング値V_sとして第11図中
１点鎖線の如くに保持する。信号S₁は他方で積分回路73
をリセットし、その出力V_eが０となるため、加算回路82
の出力V_s＋V_eはV_sとなってこれを凝似車速V_f1とする。
ところで、V_sは当初V_w1′であるから、V_f1＝V_w1′であ
り、比較器出力C₁,C₂は共にＬレベルとなってNORゲート
63よりＨレベル信号を出力させ、ORゲート65の出力もＨ
レベルである。このＨレベル出力はセレクト信号S₃とし
てアナログスイッチ67のONに供され、他方で反転器68に
よりＬレベルに反転され、セレクト信号S₂,S₄の発生を
禁ずる。アナログスイッチ67のONは積分回路73の入力電
圧Ｅを０に保ち、その積分値V_eが０のままであることに
よって擬似車速V_f1は車輪速サンプリング値V_sと同じ一
定値に保たれる。When starting the engine in Fig. 11 in instant t _0, the ignition switch signal IG is one-shot pulse (reset signal) from the time circuit 66 to output the S _1. The signals S ₁ resets the sample and hold circuit 77 for holding the wheel speed V _w1 when 'to as the 11th point chain line as the wheel speed sampling value V _s. Signals S ₁ in the other integrating circuit 73
Is reset, and its output _Ve becomes 0.
Output V _s + V _e becomes V _s , which is assumed to be the similar vehicle speed V _f1 .
By the way, since V _s is initially V _w1 ′, V _f1 = V _w1 ′, and both the comparator outputs C ₁ and C ₂ become L level and the NOR gate
An H level signal is output from 63, and the output of the OR gate 65 is also H
Level. The H-level output is provided as the select signal S ₃ to the ON of the analog switch 67 is inverted to L level by the inverter 68 on the other hand, it prohibits the generation of the select signal S _2, S _4. ON of the analog switch 67 keeps the input voltage E of the integrating circuit 73 to 0, the pseudo vehicle speed V _f1 is maintained at the same constant value as the wheel speed sampling value V _s by the integrated value V _e remains 0 .

瞬時t₁以後車輪の加速により車輪速V_w1′が上昇する
と、V_w1′≧V_f1＋1km/hとなる時に比較器59からの信号C
₁がＨレベルに転じ、NORゲート63の出力をＬレベルに転
ずる。しかし、タイマ64がその瞬時よりT₃時間だけＨレ
ベル信号を出力するため、ORゲート65の出力S₃はT₃時間
が経過する迄はＨレベルを保ち、その瞬時t₂にＬレベル
に転ずる。よって、瞬時t₁〜t₂間においても擬似車速V
_f1は依然として当初の車輪速サンプリング値V_sと同じ一
定値に保たれる。When the wheel speed V _w1 ′ increases due to the acceleration of the wheel after the instant t _1, the signal C from the comparator 59 is _output when V _w1 ≧ V _f1 +1 km / h.
₁ changes to the H level, and the output of the NOR gate 63 changes to the L level. However, since the timer 64 outputs the H-level signal only ₃ hours T than its instantaneous, until the output S ₃ of the OR gate 65 is T ₃ hours elapses keeps the H level, starts to L level to the instant t ₂ . Therefore, the pseudo even between instant t ₁ ~t ₂ vehicle speed V
_f1 is still kept at the same constant value as the original wheel speed sampling value V _s.

瞬時t₂以後においては、ORゲート65の出力がＬレベル
であり、比較器59の出力C₁がＨレベルであることによ
り、ANDゲート69が出力（セレクト信号S₂）をＨレベル
にし、アナログスイッチ71のONで積分回路73の入力電圧
Ｅを＋0.4gの車両加速度に対応した値に切換える。この
ためその積分値 は＋0.4gの加速度に対応した速度で大きくなり、これと
車輪速サンプリング値V_sとの回路82による加算値、つま
り擬似車速V_f1も第11図の如く＋0.4gの加速度に対応し
た速度で上昇する。In instant t ₂ after the output of OR gate 65 is at L level, by the output C ₁ of the comparator 59 is H level, the AND gate 69 outputs a (select signal S ₂₎ to H level, the analog When the switch 71 is turned on, the input voltage E of the integration circuit 73 is switched to a value corresponding to the vehicle acceleration of +0.4 g. Therefore, its integral value Speed + 0.4 g acceleration increases at a speed corresponding to the addition value by the circuit 82 between this and the wheel speed sampling value V _s, i.e. also the pseudo vehicle speed V _f1 corresponding to the acceleration of the 11 views of as + 0.4 g To rise.

これにより擬似車速V_f1が車輪速V_w1′に追いつく（V
_w1′＜V_f1＋1.0km/hとなる）瞬時t₃で信号C₁はＬレベル
に転じ、NORゲート63の出力がＨレベルに転ずる。この
瞬時にショットパルス発生回路66はリセット信号S₁を発
し、積分回路73及びサンプルホールド回路77をリセット
するが、その後も瞬時t₄迄は車輪速V_w1′が同様の傾向
をもって上昇するため、上記と同様の作用により擬似車
速V_f1は造り出される。As a result, the pseudo vehicle speed V _f1 catches up with the wheel speed V _w1 ′ (V
_w1 '<the V _f1 + 1.0km / h) signal C ₁ at instant t ₃ is turned to L level, the output of NOR gate 63 starts to H level. For shot pulse generating circuit 66 at this moment emits a reset signal S _1, it is to reset the integrating circuit 73 and the sample hold circuit 77, then the even instant t ₄ until the wheel speed V _w1 'rises with the same tendency, The pseudo vehicle speed _Vf1 is generated by the same operation as described above.

ところで、瞬時t₄〜t₅においては車輪速V_w1′が時間T
₃より短い周期で変動を繰返すため、NORゲート63の出力
が対応するレベル変化を繰返しても、ORゲート65の出力
はタイマ64によってＨレベルに保たれる。従って、ORゲ
ート65の出力であるセレクト信号S₃のＨレベル保持によ
り積分値V_eは０に保たれ、瞬時t₄における車輪速サンプ
リング値V_sが擬似車速V_f1として出力され、この疑似車
速を車輪速V_w1′の変動周期が短い間一定に保つことが
できる。By the way, instant t ₄ in ~t ₅ wheel speed V _w1 'is time T
_{Since the} fluctuation is repeated in a cycle shorter than _3, even if the output of the NOR gate 63 repeats the corresponding level change, the output of the OR gate 65 is kept at the H level by the timer 64. Therefore, the integrated value V _e by H level holding the select signal S ₃ which is the output of OR gate 65 is held at 0, the wheel speed sampling value V _s at the instant t ₄ is output as a pseudo vehicle speed V _f1, the pseudo vehicle speed Can be kept constant while the fluctuation cycle of the wheel speed V _w1 ′ is short.

瞬時t₅以後は、V_w1′＜V_f1−1km/hであり、又この状
態がNORゲート65の出力の立下がりからT₃時間経過した
後も続くため、T₃時間の経過瞬時t₆においてORゲート65
の出力がＬレベルに転ずる。そして、W_w1′＜V_f1−1km/
hにより比較器60の出力がＨレベルであるため、ANDゲー
ト70はセレクト信号S₄をＨレベルにし、アナログスイッ
チ72のONで積分回路73の入力電圧Ｅを−1.2gの車両減速
度に対応した値に切換える。このためその積分値 は−1.2gの減速度に対応した速度で小さくなり、これと
車輪速サンプリング値V_sとの回路82による加算値、つま
り擬似車速V_f1も第11図の如く−1.2gの減速度に対応し
た速度で低下する。The instant t ₅ hereafter, V _w1 'is <V _f1 -1km / h, also to follow after this state has passed T ₃ hours the fall of the output of the NOR gate 65, the elapsed instant of T ₃ hours t ₆ OR gate at 65
Changes to L level. And W _w1 ′ <V _f1 −1km /
Since the output of the comparator 60 by h is H level, the AND gate 70 to the select signal S ₄ to the H level, the corresponding input voltage E of the integrating circuit 73 to the vehicle deceleration -1.2g in ON of the analog switch 72 Switch to the specified value. Therefore, its integral value Becomes smaller at a speed corresponding to the deceleration of -1.2 g, which the addend by the circuit 82 and the wheel speed sampling value V _s, i.e. corresponding to the deceleration of the pseudo vehicle speed V _f1 also as Figure 11 -1.2 g At a reduced speed.

これにより擬似車速V_f1が車輪速V_w1′に追いつく（V
_w1′≧V_f1−1km/hとなる）瞬時t₇で信号C₂はＬレベルに
転じ、NORゲート63の出力がＨレベルに転ずる。この瞬
時にショットパルス発生回路66はリセット信号S₁を発
し、積分回路73及びサンプルホールド回路77をリセット
するが、その後瞬時t₈迄は車輪速V_w1′の変動周期がT₃
より短いか変動しないため、擬似車速V_f1は瞬時t₄〜t₅
間につき前述したと同様にして瞬時t₇における車輪速サ
ンプリング値V_sと同じ一定値に保たれる。As a result, the pseudo vehicle speed V _f1 catches up with the wheel speed V _w1 ′ (V
_w1 'a ≧ V _f1 -1km / h) signal C ₂ at moment t ₇ is turned to L level, the output of NOR gate 63 starts to H level. Shot pulse generating circuit 66 at this moment emits a reset signal S _1, the integrating circuit 73 and is reset the sample-and-hold circuit 77, then up to instant t ₈ is the wheel speed V _w1 fluctuation period T ₃ of '
Since it is shorter or does not fluctuate, the pseudo vehicle speed V _f1 is instantaneous t _{4 to} t ₅
It is maintained at the same constant value as the wheel speed sampling value V _s at the instant t ₇ in the same manner as described above per therebetween.

又、瞬時t₈以後は車輪速V_w1′が低下するため、瞬時t
₅〜t₇間につき前述したと同様にして、擬似車速V_f1をT₃
時間中はこれ迄の値に保ち、瞬時t₉以後−1.2gの減速度
に対応した速度で低下させることができる。In addition, since the instant t ₈ thereafter to decrease the wheel speed V _w1 ', instant t
In the same manner as described above per between ₅ ~t _7, the pseudo vehicle speed V _f1 T ₃
During the time keeping the value of the heretofore, it can be lowered at a speed corresponding to the deceleration of the instant t ₉ hereinafter -1.2 g.

なお、第10図の擬似車速発生回路では、MR信号がＨレ
ベルの間、つまり後述する処から明らかなようにアンチ
スキッド制御実行中、車輪が加速されてC₁信号がＨレベ
ルになると、ANDゲート84は出力をＨレベルにして切換
スイッチ83を切換え、この間擬似車速V_f1を前記作用を
無視して車輪速V_w1′に一致させる。その理由は、この
間も前記の作用により擬似車速V_f1を＋0.4gに対応した
速度で車輪速V_w1′に向かわせるのでは遅過ぎてアンチ
スキッド制御が不正確になるからである。In the pseudo vehicle speed generating circuit of FIG. 10, between MR signal is H level, ie in the anti-skid control performed as apparent from processing described later, when the wheel is accelerated C ₁ signal becomes H level, the AND the gate 84 switches the changeover switch 83 to the output to H level, during which time the pseudo vehicle speed V _f1 ignoring the effect match the wheel speed V _w1 '. This is because during this period also the anti-skid control too slow than directing the wheel speed V _w1 'at a speed corresponding pseudo vehicle speed V _f1 to + 0.4 g becomes inaccurate by the action of the.

第１図の例ではスイッチ58からのセレクトハイ擬似車
速V_fHをそのまま車速値として使用せず、これを擬似車
速修正回路86で修正した値V_rと、セレクトハイ擬似車速
V_fHとの高い方をセレクトハイスイッチ87により選択し
て得られる値V_iを最終的な擬似車速（車速値）とし、目
標車輪速発生回路28a,28b,28cに供給するようになすこ
とで、車速値の高精度化を図る。The value V _r that fixes without directly as vehicle speed value to select high pseudo vehicle speed V _fH from the switch 58, this in pseudo vehicle speed correction circuit 86 in the example of FIG. 1, the select-high pseudo vehicle speed
The value V _i obtained by selecting a final pseudo vehicle speed (vehicle speed value) by the select-high switch 87 the higher the V _fH, that form to provide the target wheel speed generating circuit 28a, 28b, to 28c , To improve the accuracy of the vehicle speed value.

擬似車速修正回路86は第12図に示す構成とする。この
図中回路141a〜141dは夫々サンプルホールド回路で、回
路141a,141bはセレクトハイ凝似車速V_fHを適宜抽出保持
し、回路141c,141dは一定周期で歩進するタイマカウン
タ142のカウント値を適宜抽出保持するものとする。こ
れらサンプルホールド回路による適宜抽出保持はORゲー
ト143からの出力及び前記リトリガブルタイマ30からのM
R信号により行わせ、ORゲート143は凝似車速発生回路内
におけるC₂信号（第10図参照）の論理和をとってC₂′信
号を発するものとする。The pseudo vehicle speed correction circuit 86 has the configuration shown in FIG. In this figure the circuit 141a~141d are each sample-hold circuit, the circuit 141a, 141b is suitably extracted hold select high Koni vehicle speed V _fH, the count value of the timer counter 142 circuit 141c, the 141d of stepped at a predetermined period It shall be appropriately extracted and held. The sampling and holding circuit appropriately extracts and holds the output from the OR gate 143 and the M from the retriggerable timer 30.
The OR gate 143 generates the C ₂ ′ signal by ORing the C ₂ signal (see FIG. 10) in the similar vehicle speed generation circuit.

サンプルホールド回路141aは、リトリガブルタイマ30
からのMR信号のインバータG₂を介した反転信号と、上記
C₂′信号との論理積をとるANDゲートG₁からのＨレベル
出力に同期してセレクトハイ凝似車速V_fHを抽出保持
し、サンプルホールド回路141bはC₂′信号に同期してセ
レクトハイ凝似車速V_fHを抽出保持する。又サンプルホ
ールド回路141cはANDゲートG₁のＨレベル出力に同期し
てタイマカウンタ142のカウント値を抽出保持し、サン
プルホールド回路141dはC₂′信号に同期してタイマカウ
ンタ142のカウント値を抽出保持する。145はサンプルホ
ールド回路141aのサンプリング値V₀からサンプルホール
ド回路141bのサンプリング値V_bを減算する減算回路、14
6はサンプルホールド回路141cのサンプリング値T₀から
サンプルホールド回路141dのサンプリング値T_bを減算す
る減算回路であり、147は減算回路145からの減算値（V₀
−V_b）を減算回路146からの減算値（T₀−T_b）で除する
除算回路である。また、148は所定の擬似車速傾き信
号、例えば0.4Gに相当する傾き信号を発生する傾き発生
回路、149は傾き発生回路148からの傾き信号と除算回路
147からの演算出力 （V₀−V_b）／（T₀−T_b） とを切り換える切換スイッチであり、更に、150はサン
プルホールド回路141dに保持されたサンプリング値T
_b（ｎ）よりタイマカウンタ142からの出力値を減算する
減算回路、151はこの減算回路150からの減算値T_cと、除
算回路147からの除算値又は切換スイッチ149を介した傾
き発生回路148からの傾き値とを乗算する乗算回路であ
り、152はサンプルホールド回路141bに順次サンプリン
グされるセレクトハイ擬似車速値より除算回路151から
の演算出力を減算する減算回路である。そして、153は
上記C₂′信号とMR信号のアンドゲートG₃によるアンド信
号の立ち上がりでセットされ、MR信号の立ち下がりでリ
セットされるRSフリップフロップ（以下、単にFF153と
いう）であり、上記切換スイッチ149はこのFF153の出力
Ｑに応じ、これがＬレベルの時に傾き発生回路148側
に、同出力ＱがＨレベルの時に除算回路147側に夫々切
り換えられるものとする。The sample-and-hold circuit 141a uses the retrigable timer 30
An inverted signal through the inverter G ₂ of the MR signals from the
C ₂ 'ANDing the signals in synchronization with the H level output from the AND gate G ₁ extracts retain select high Koni vehicle speed V _fH, sample-and-hold circuit 141b is C _2' select-high in synchronization with the signal extracting hold Koni vehicle speed V _fH. The sample-and-hold circuit 141c extracts holds the count value of the timer counter 142 in synchronism with the H level output of the AND gate G _1, the sample-hold circuit 141d is in synchronism with the C ₂ 'signal extraction count value of the timer counter 142 Hold. Subtraction circuit 145 for subtracting the sampled value V _b of the sample hold circuit 141b from the sampled value V ₀ which is the sample hold circuit 141a, 14
6 is a subtraction circuit for subtracting the sampled value T _b of the sample-hold circuit 141d from the sampling value T ₀ of the sample-hold circuit 141c, 147 is subtracted value from the subtraction circuit 145 (V ₀
−V _b ) by a subtraction value (T ₀ −T _b ) from the subtraction circuit 146. Reference numeral 148 denotes a tilt generation circuit that generates a predetermined pseudo vehicle speed tilt signal, for example, a tilt signal corresponding to 0.4 G, and 149 denotes a tilt signal from the tilt generation circuit 148 and a division circuit.
A changeover switch for switching between the calculation output (V ₀ −V _b ) / (T ₀ −T _b ) from 147, and 150 is a sampling value T held in the sample and hold circuit 141d.
_The subtraction circuit 151 subtracts the output value from the timer counter 142 from _b (n). The subtraction circuit 151 includes the subtraction value _Tc from the subtraction circuit 150 and the division value from the division circuit 147 or the gradient generation circuit 148 via the switch 149. And 152 is a subtraction circuit for subtracting the operation output from the division circuit 151 from the select high pseudo vehicle speed value sequentially sampled by the sample and hold circuit 141b. 153 is an RS flip-flop (hereinafter simply referred to as FF153) which is set at the rising of the AND signal of the C ₂ ′ signal and the MR signal by the AND gate G ₃ and reset at the falling of the MR signal. In response to the output Q of the FF 153, the switch 149 is switched to the slope generating circuit 148 when the output is at the L level and to the division circuit 147 when the output Q is at the H level.

また、154はC₂′信号の立ち上がりから所定時間（例
えば2sec）ΔＴだけＨレベル信号を出力するリトリガブ
ルタイマ、155はこのタイマからＨレベル信号が出力さ
れる間減算回路152側になり、それ以外でセレクトハイ
スイッチ58側に切り換わる切換スイッチを示す。切換ス
イッチ155の出力はセレクトハイスイッチ58の出力と共
にセレクトハイスイッチ87の２入力に接続し、セレクト
ハイスイッチ87の出力を目標車輪速発生回路28a〜28cに
接続する。Reference numeral 154 denotes a retriggerable timer that outputs an H level signal for a predetermined time (eg, 2 sec) ΔT from the rise of the C ₂ ′ signal. Reference numeral 155 denotes a subtraction circuit 152 during which the H level signal is output from the timer. In addition, a changeover switch that switches to the select high switch 58 side is shown. The output of the changeover switch 155 is connected to two inputs of the select high switch 87 together with the output of the select high switch 58, and the output of the select high switch 87 is connected to the target wheel speed generating circuits 28a to 28c.

かかる凝似車速修正回路86の作用を次に説明する。制
動により凝似車速発生回路27a〜27c内のC₂信号が１つで
もＨレベルになると、ORゲート43はＨレベルのC₂′信号
を出力し、該C₂′信号の立ち上がりに同期してサンプル
ホールド回路141a,141bにセレクトハイ凝似車速がV
_b（０）＝V₀としてサンプリングされると共に、サンプ
ルホールド回路141c,141dにタイマカウンタ142からのカ
ウント値がT_b（０）＝T₀としてサンプリングされる。
又、この時点でAV1,AV2,AV3信号（第１図参照）がＬレ
ベルのためリトリガブルタイマ30からのMR信号がＬレベ
ルであり、従ってFF153はセットされず、その出力Ｑは
Ｌレベルを保ってスイッチ149を傾き発生回路148側とな
す。そして、次にC₂′信号が再び立上がる迄の時間経過
にともなって減算回路150からその時間経過に相当する
カウント値T_c T_c＝Ｔ−T_b（０） 但しT:カウンタ142の現在値 が出力されると共に、このカウント値T_cと傾き発生回路
148からの傾き値A_o（0.4G）とに基づいて除算回路151は
セレクトハイ凝似車速減少量 A_o×T_c を演算する。減算回路152は、回路141bでサンプルホー
ルドした車輪速V_b（０）から上記減少量A_o×T_cを減算し
て、修正凝似車速V_j V_j＝V_b（０）−A_o×T_c を求め、 これを出力する。この修正凝似車速V_jは上記第１回目
のサンプリング開始瞬時より勾配A₀を持って発生する。The operation of the similar vehicle speed correction circuit 86 will be described below. When C ₂ signal braked by Koni vehicle speed generating circuit 27a~27c is even one H level, OR gate 43 'outputs a signal, the C _2' C ₂ H level in synchronization with the rise of the signal Select high similar vehicle speed is V in sample and hold circuits 141a and 141b.
_b (0) = with is sampled as V _0, the sample-hold circuit 141c, the count value from the timer counter 142 to 141d is sampled as _{T b (0) = T 0} .
At this time, since the AV1, AV2, and AV3 signals (see FIG. 1) are at the L level, the MR signal from the retriggerable timer 30 is at the L level. Therefore, the FF 153 is not set, and the output Q is at the L level. And the switch 149 is set to the inclination generating circuit 148 side. Then, as the time elapses until the C ₂ ′ signal rises again, the count value T _c T _c = T−T _b (0) corresponding to the elapse of time from the subtraction circuit 150, where T: the current value of the counter 142. Is output, the count value _Tc and the slope generation circuit
Based on the slope value A _o (0.4G) from 148, the division circuit 151 calculates the select high analog vehicle speed reduction amount A _o × T _c . Subtraction circuit 152, the wheel speed V _b which is sampled and held by circuit 141b (0) by subtracting the decrease amount A _o × T _c, modified Koni vehicle speed _{V j V j = V b (} 0) -A o × Find T _c and output it. This modified Koni vehicle speed V _j occurs with a gradient A ₀ from the sampling start instant of the first round.

次に再びC₂′信号が発生すると、その時の車輪速V
_b（１）がC₂′信号の立上がりに同期して回路141bに新
たにサンプリングされると共に、同時点でのタイマカウ
ンタ142からのカウント値T_b（１）がC₂′信号の立上が
りに同期して回路141dに新たにサンプリングされる。又
この時、MR信号はＨレベルとなっており、ゲートG₁がＬ
レベル出力によって回路141a,141cに前記のサンプリン
グ値V_b（０）,T_b（０）を保持させる。同時にＨレベル
のMR信号はC₂′信号の存在のもとゲートG₃の出力をＨレ
ベルにし、FF153の出力ＱをＨレベルにしてスイッチ149
を除算回路147側に保持する。一方、減算回路145から前
記第１回目のサンプリング瞬時におけるセレクトハイ凝
似車速V_b（０）と、第２回目のサンプリング瞬時におけ
るセレクトハイ凝似車速V_b（１）との差ΔV_b（１）、即
ち ΔV_b（１）＝V_b（０）−V_b（１） が出力されると共に、減算回路146から第１回目のサン
プリング瞬時でのカウント値T_b（０）と、第２回目のサ
ンプリング瞬時でのカウンタ値T_b（１）との差ΔT
_b（１）、即ち ΔT_b（１）＝T_b（０）−T_b（１） が出力され、これら差値ΔV_b（１），ΔT_b（１）に基づ
いて除算回路147が ΔV_b（１）／ΔT_b（１）＝A₁ の演算を行い、その演算値A₁をV_b（０）からV_b（１）に
至る傾き情報として除算回路151に入力する。他方、減
算回路150は前記したように、C₂′信号が次に立上がる
迄の時間経過にともなってその時間経過に相当するカウ
ント値T_c T_c＝T_b（１） を除算回路151に入力しており、この除算回路はこのカ
ウント値T_cと除算回路147からの傾き情報A₁とに基づき
セレクトハイ凝似車速減少量 A₁×T_c を演算する。減算回路152は、回路141bでサンプルホー
ルドしたセレクトハイ凝似車速V_b（１）から上記減少量
A₁×T_cを減算して修正凝似車速V_j V_j＝V_b（１）−A₁×T_c を求め、これを出力する。この修正凝似車速V_jは第２回
目のサンプリング瞬時より発生するもので、その勾配A₁
はV_b（０）とV_b（１）とを結ぶ直線に相当したものとな
る。Next, when the C ₂ ′ signal is generated again, the wheel speed V at that time is
_b (1) is C ₂ 'newly while being sampled in the circuit 141b in synchronization with the rising of the signal, the count value T _b (1) from the timer counter 142 at the same point C _2' in synchronization with the rising of the signal Then, the signal is newly sampled by the circuit 141d. Also at this time, MR signal is at the H level, the gate G ₁ is L
The level output causes the circuits 141a and 141c to hold the sampling values _Vb (0) and _Tb (0). Switch 149 simultaneously MR signal of H level to the output of the original gate G ₃ in the presence of C ₂ 'signal to the H level, the output Q of FF153 to H level
At the division circuit 147 side. On the other hand, the difference ΔV _b (1) between the select high analog vehicle speed V _b (0) at the first sampling instant and the select high analog vehicle speed V _b (1) at the second sampling instant is obtained from the subtraction circuit 145. ), That is, ΔV _b (1) = V _b (0) −V _b (1), the count value T _b (0) at the first sampling instant from the subtraction circuit 146, and the second ΔT from the counter value T _b (1) at the instant of sampling
_b (1), i.e. _{ΔT b (1) = T b} (0) -T b (1) are output, these difference values [Delta] V _b (1), the division circuit 147 on the basis of the [Delta] T _b (1) is [Delta] V _{b (1) / ΔT b (1} ) = performs an operation of a _1, and inputs the calculated value a ₁ to the divider circuit 151 as the slope information, from V _b (0) to V _b (1). On the other hand, the subtraction circuit 150 as described above, the count value _{T c T c = T b (} 1) a division circuit 151 which corresponds to the time elapsed with time until C ₂ 'signal rises next The division circuit calculates the select high analog vehicle speed reduction amount A ₁ × T _c based on the count value T _c and the inclination information A ₁ from the division circuit 147. The subtraction circuit 152 calculates the decrease amount from the select high analog vehicle speed V _b (1) sampled and held by the circuit 141b.
A ₁ × T _c is subtracted to obtain a modified similar vehicle speed V _j V _j = V _b (1) −A ₁ × T _c , which is output. The modified analog vehicle speed V _j is generated from the second sampling instant, and its gradient A ₁
Is equivalent to a straight line connecting V _b (0) and V _b (1).

以後同様に、各スキッドサイクルでC₂′信号が立上が
る毎にV_b（０）点を基準とした傾きの修正凝似車速V_jが
演算回路152より出力される。Thereafter, similarly, every time the C ₂ ′ signal rises in each skid cycle, the corrected analog vehicle speed V _j having a slope based on the point V _b (0) is output from the arithmetic circuit 152.

修正凝似車速V_jはセレクトハイ凝似車速V_fHと共に切
換スイッチ155の入力に達し、C₂′信号が立上がる毎に
タイマ154の設定時間ΔＴ中切換スイッチ155は修正凝似
車速V_jを車体速V_rとして出力する。この出力は、リトリ
ガブルタイマ154の設定時間ΔＴ中に次のC₂′信号の立
上がりがなければ、リトリガブルタイマ154が出力をＬ
レベルに転じてスイッチ155を反対側に切換えることか
ら、セレクトハイ凝似車速V_fHが車体速V_rとしてスイッ
チ155より出力される。なお、かように修正凝似車速V_j
を車体速V_rとして継続使用しない理由は、修正凝似車速
V_jが路面摩擦係数の変化時実車速V_cとの誤差を大きくさ
れ、低摩擦路から高摩擦路への変化時制動不能になるこ
とが考えられるためで、C₂′信号の立上がり後設定時間
ΔＴが経過したら、セレクトハイ凝似車速V_fHを車体速V
_rとして切換え使用することとした。The modified Koni vehicle speed V _j is select high Koni vehicle speed V _fH with reaching the input of the changeover switch 155, a set time ΔT central incisor over switch 155 of the C ₂ 'timer 154 for each signal rises is modified Koni vehicle speed V _j It is output as the vehicle speed _Vr . If the next C ₂ ′ signal does not rise during the set time ΔT of the retrigable timer 154, this output
Since switching the switch 155 to the opposite side turned to level, the select-high Koni vehicle speed V _fH is output from the switch 155 as a vehicle speed V _r. The modified similar vehicle speed V _j
Reason not to continue to use as a vehicle speed V _r, the correction Koni vehicle speed
It is conceivable that V _j will increase the error from the actual vehicle speed V _c when the road surface friction coefficient changes, and it will be impossible to brake when changing from a low friction road to a high friction road, so it is set after the rise of the C ₂ ′ signal When the time ΔT has elapsed, select-high Koni vehicle speed V _fH the vehicle speed V
Switching was used as _r .

車体速V_rはセレクトハイ凝似車速V_fHと共にセレクト
ハイスイッチ87に入力し、このスイッチで両信号の高い
方を実車速に近いことからセレクトハイしてアンチスキ
ッド制御用の最後凝似車速V_iとし、これを目標車輪速発
生回路28a〜28cに夫々入力する。The vehicle speed V _r is input to the select-high switch 87 in conjunction with select high Koni vehicle speed V _fH, finally Koni vehicle speed V of the anti-skid control and select-high since the near higher both signals in this switch to the actual vehicle speed _i , which is input to the target wheel speed generation circuits 28a to 28c, respectively.

上記実施例の作用を、右前輪１に係わるアンチスキッ
ド制御作用を例にとって代表的に説明する。但し以下で
は、右前輪１の車輪速V_w1′、車輪加速度α_w1,
（α_w1′，α_w1″）及びセレクトハイスッチ87により選
択した最終凝似車速V_iが第13図（V_cは参考までに示した
実車速）の如くであることとして説明を展開する。The operation of the above embodiment will be representatively described by taking an anti-skid control operation relating to the right front wheel 1 as an example. However, in the following, the wheel speed V _w1 ′ of the right front wheel 1, the wheel acceleration α _w1 ,
_{(Α w1 ', α w1 "} ) and the final Koni vehicle speed V _i selected by select-high Sutchi 87 (the V _c actual vehicle speed as shown by reference) Figure 13 deploying described as is as.

ブレーキペダル16（第１図参照）の踏込みで、第13図
中瞬時t₀よりブレーキ液圧P_wが発生し、車輪速V_w1′が
第13図の如くに低下する制動当初、車輪減速度α_w1（後
述するようにα_w1＝α_w1″）は基準値b₁より小さく、比
較器33aの出力がＬレベルであり、勿論α_w1＜a₁でもあ
るから比較器34aの出力もＬレベルであり、又車輪スリ
ップを未だ生ぜず車輪速V_w1′が目標車輪速V_i×0.85以
上であるから比較器35aの出力もＬレベルである。よっ
て、ORゲート36aの出力がＬレベル、ANDゲート38aの出
力（AV1信号）もＬレベルであり、AV1信号〜AV3信号の
論理和をとるORゲート29の出力がＬレベルを保ってリト
リガブルタイマ30からのMR信号をＬレベルに保つため、
ANDゲート41aの出力もＬレベルであってORゲート40aの
出力（EV1信号）もＬレベルである。EV1信号のＬレベル
はEV弁19aを開き、AV1信号のＬレベルはAV弁20aを閉
じ、従ってこの間ホイールシリンダ1aへのブレーキ液圧
P_wはマスターシリンダ11からの液圧に向け上昇し、通常
の制動が得られる。In the depression of the brake pedal 16 (see FIG. 1), the brake fluid pressure P _w than in Figure 13 instant t ₀ occurs initially braking wheel speed V _w1 'drops as the FIG. 13, the wheel deceleration _{α w1 (α w1 = α w1} " as described below) is less than the reference value b _1, the output of the comparator 33a is L level, of course alpha _w1 <output also L level of the comparator 34a because there even a ₁ , and the addition output of the comparator 35a a wheel slip because still wheel speed V _w1 not occur 'is the target wheel speed V _i × 0.85 or higher is also at the L level. Therefore, the output is L-level of the oR gate 36a, the aND The output of the gate 38a (the AV1 signal) is also at the L level, and the output of the OR gate 29 that takes the logical sum of the AV1 signal to the AV3 signal is kept at the L level, and the MR signal from the retriggerable timer 30 is kept at the L level. ,
The output of the AND gate 41a is also at the L level, and the output of the OR gate 40a (EV1 signal) is also at the L level. The L level of the EV1 signal opens the EV valve 19a, and the L level of the AV1 signal closes the AV valve 20a.
P _w is increased toward the hydraulic pressure from the master cylinder 11, normal braking can be obtained.

この制動中、車輪減速度α_w1が基準値b₁を越える瞬時
t₁〜t₂間、t₁′〜t₂′間において比較器33aはＨレベル
を出力し、車輪加速度α_w1が基準値a₁を越える瞬時t₃〜
t₄間、t₃′以後において比較34aはＨレベルを出力し、
車輪速V_w1′が目標車輪速V_i×0.85以下となる瞬時t₂〜t
₆間、t₅′〜t₆′間において比較器35aはＨレベルを出力
する。従って、EV1信号は瞬時t₁〜t₄間でＨレベルとな
りEV弁19aを閉じ、AV1信号はこの間瞬時t₂〜t₃中におい
てＨレベルとなりAV弁20aを開く。これがため瞬時t₁〜t
₂間においてブレーキ液圧P_wは保持され、制動力を一定
に保つことにより路面摩擦係数を判断可能とすると共
に、それ以上のブレーキ液圧の上昇でこれを排除するア
ンチスキッド制御が遅れることのないようにする。During the braking, the instantaneous wheel deceleration alpha _w1 exceeds the reference value b ₁
t ₁ between ~t _2, comparators 33a between t ₁ '~t _2' outputs the H level, instant t ₃ the wheel acceleration alpha _w1 exceeds the reference value a ₁ ~
During t ₄ , after t ₃ ′, the comparison 34a outputs an H level,
The instant t _{2 to} t when the wheel speed V _w1 ′ becomes equal to or less than the target wheel speed V _i × 0.85
Between _6, comparators 35a between t ₅ '~t _6' outputs the H level. Therefore, EV1 signal closes the EV valve 19a becomes H level between instant t ₁ ~t _4, AV1 signal to open the AV valve 20a becomes H level during this period in instant t ₂ ~t _3. Because of this, instantaneous t ₁ to t
_The brake fluid pressure P _w is maintained between the _two , making it possible to judge the road surface friction coefficient by keeping the braking force constant, and the anti-skid control that eliminates this when the brake fluid pressure rises further delays Not to be.

そして、車輪速V_w1′が目標車輪速V_i×0.85以下にな
る瞬時t₂で、EV弁19aの閉状態保持、AV弁20aの開によ
り、又AV1信号の立上がりでリトリガブルタイマ30から
のMR信号が立上がり、モータ24の付勢でポンプ21aを駆
動することにより、ブレーキ液圧P_wを減圧する。かくて
車輪１のロックは防止される。なお、リトリガブルタイ
マ30はAV1〜AV3信号の立上がり毎にトリガされ、所定時
間ＨレベルのMR信号を発するものであるが、第13図では
所定時間内のリトルガにより瞬時t₂以後MR信号をＨレベ
ルに保っているものとする。Then, at moment t ₂ when the wheel speed V _w1 'is less than the target wheel speed V _i × 0.85, closed holding of the EV valve 19a, the opening of the AV valve 20a, also from a retriggerable timer 30 at the rising edge of the AV1 signals MR signal rises of, by driving the pump 21a by the urging force of the motor 24, reducing the pressure of the brake fluid pressure P _w. The locking of the wheel 1 is thus prevented. Incidentally, the retriggerable timer 30 is triggered for each rising edge of AV1~AV3 signals, but as it emits MR signals of a predetermined time H level, in the FIG. 13 the instantaneous t ₂ subsequent MR signals by Ritoruga within a predetermined time period It is assumed that the H level is maintained.

上記の減圧により車輪加速度α_w1（α_w1″）が基準値
a₁に達する瞬時t₃でAV弁20aが閉じられることにより、E
V弁19aの閉状態保持と相俟ってブレーキ液圧P_wを保持に
切換え、これにより路面摩擦係数の変化具合を判断可能
とすると共に、それ以上のブレーキ液圧の低下でこれを
再上昇させるアンチスキッド制御の解除が遅れることの
ないようにする。Due to the above pressure reduction, the wheel acceleration α _w1 (α _w1 ″) becomes the reference value
By AV valve 20a is closed at instant t ₃ when reaching a _1, E
Switched to hold the brake fluid pressure P _w I closed state held coupled with the V valve 19a, thereby as to allow determining a change degree of the road surface friction coefficient, re-increase it in reduction of more of the brake fluid pressure The cancellation of the anti-skid control to be performed is not delayed.

かかるブレーキ液圧の保持中、路面摩擦力の回復によ
り車輪速V_w1′が車速相当値に向け上昇する間、車輪加
速度α_w1（α_w1″）が基準値a₁以下になる瞬時t₄で車輪
速が車速相当値に近付いたと見做せることから、以下の
如くにしてブレーキ液圧P_wを再上昇させる。即ち、瞬時
t₄で、比較器33a,34a,35aの出力が全てＬレベルである
ことによりAV1信号はＬレベルに保たれ、EV1信号はAND
ゲート41aからの信号によってレベルを決定される。AND
ゲート41aの入力に接続された可変タイマ42aは、回路44
aで検出した車輪加速度α_w1のピーク値α_maxに応じた時
間T₁だけ瞬時t₄より遅れて一定時間T₂中Ｈレベルの出力
を発し、又パルス発生器（OSC）43aは第13図に示す一定
周波数の矩形パルスを発している。ANDゲート41aはこれ
ら信号とMR信号（Ｈレベル中）との論理積をとることか
ら:EV1信号を瞬時t₄からT₁時間中Ｌレベルに保ち、その
後T₂時間中OSC43aからのパルス信号と同じ周期でレベル
変化させる。従って、T₁時間中ブレーキ液圧P_wはマスタ
ーシリンダ液圧に向け急増圧され、T₂時間中ブレーキ液
圧P_wは緩増圧されることとなり、ブレーキ液圧P_wを最大
ブレーキ効率が得られる理想スリップ率に対応したロッ
ク液圧P_L付近に長時間保つことができ、制動距離を短縮
し得る。While the brake fluid pressure is being maintained, the wheel acceleration α _w1 (α _w1 ″) becomes equal to or less than the reference value a ₁ at the instant t ₄ while the wheel speed V _w1 ′ increases toward the vehicle speed equivalent value due to the recovery of the road surface friction force. Since it can be considered that the wheel speed has approached the vehicle speed equivalent value, the brake fluid pressure P _w is increased again as follows.
In t _4, AV1 signal by the comparator 33a, 34a, the output of 35a are all L level is kept at L level, EV1 signal AND
The level is determined by the signal from gate 41a. AND
The variable timer 42a connected to the input of the gate 41a
detected by a time T ₁ corresponding to the peak value alpha _max of the wheel acceleration alpha _w1 instantaneous t ₄ later than emit output for a predetermined time T ₂ in the H level at a, also a pulse generator (OSC) 43a is Figure 13 A rectangular pulse having a constant frequency shown in FIG. AND gate 41a from taking the logical product of these signals and the MR signal (in H level): EV1 signal is kept from instant t ₄ T in ₁ hour to the L level, and the pulse signal from OSC43a during subsequent T ₂ hours The level is changed in the same cycle. Therefore, T ₁ hour in the brake fluid pressure P _w is pressurized surge toward the master cylinder pressure, T ₂ hours in the brake fluid pressure P _w becomes be pressed Yuruzo, maximum braking efficiency of the brake fluid pressure P _w The lock hydraulic pressure P _L corresponding to the obtained ideal slip ratio can be maintained for a long time, and the braking distance can be shortened.

その後、車輪減速度α_w1が基準値b₁を越える瞬時t₁′
で、次のスキッドサイクルに移行し、上述したと同様な
作用の繰返しにより右前輪１は結局、理想スリップ率に
保たれるようブレーキ液圧を制御され、制動距離ができ
るだけ短くなるようなアンチスキッド制御を実行され
る。Thereafter, the instant t ₁ ′ at which the wheel deceleration α _w1 exceeds the reference value b ₁
Then, the operation proceeds to the next skid cycle, and by repeating the same operation as described above, the brake fluid pressure of the right front wheel 1 is controlled so as to maintain the ideal slip ratio, and the anti-skid such that the braking distance becomes as short as possible. Control is executed.

なお、左前輪２及び後２輪3,4も夫々、対応する車輪
速V_w2′,V_w3′を基に前記と同様な作用によって同様に
アンチスキッド制御される。The left front wheel 2 and the two rear wheels 3, 4 are also similarly anti-skid controlled by the same operation as described above based on the corresponding wheel speeds V _w2 ′, V _w3 ′.

ところで、ブレーキペダル16を踏込む第13図中瞬時t₀
までの車両の非減速中、切換スイッチ91a〜91cが夫々演
算応答の鈍い車輪加速度（α_w1′，α_w2′，α_w3′）信
号を用いて対応車輪のロックを判断するため、車輪が路
面からの凹凸等の外乱により回転変動しても、当該判断
を外乱に影響されることなく正確に行うことができ、車
輪ロックの誤判断により不要なアンチスキッド作動がな
されるのを防止することができ、アンチスキッド制御装
置の耐久性を向上させ得る。しかして、ブレーキペダル
16を踏込む第13図中瞬時t₀以後の車両減速中、切換スイ
ッチ91a〜91cが演算応答の良い車輪加速度（α_w1″，α
_w2″，α_w3″）信号を用いるため、前記したようなアン
チスキッド制御を実行時その性能を向上させることがで
きる。By the way, when the brake pedal 16 is depressed, the instant t _{0 in} FIG.
During the non-deceleration of the vehicle, the change-over switches 91a to 91c determine the lock of the corresponding wheel using the wheel acceleration (α _w1 ′, α _w2 ′, α _w3 ′) signal whose operation response is weak. Even if the rotation fluctuates due to disturbances such as irregularities from the vehicle, the determination can be made accurately without being affected by the disturbance, and unnecessary anti-skid operation due to erroneous determination of wheel lock can be prevented. Thus, the durability of the anti-skid control device can be improved. And the brake pedal
13 in instant t ₀ after the vehicle deceleration in the drawing depressing the 16, good wheel acceleration changeover switch 91a~91c is a calculation response (alpha _w1 ", alpha
_w2 ″, α _w3 ″) signal, the performance of the above-described anti-skid control can be improved during execution.

なお、上述の例では車輪速検出回路31a,31a′（31b,3
1b′,31c,31c′）もアンチスキッド制御チャンネル毎に
２個づつ設けたが、車輪速検出回路は各チャンネルに１
個のみとし、これからの共通な車輪速を基に低応答な車
輪加速度信号と高応答な車輪加速度信号とを造り出すよ
うにしてもよい。In the above example, the wheel speed detection circuits 31a, 31a '(31b, 3
1b ', 31c, 31c') are also provided for each of the anti-skid control channels.
Alternatively, a low-response wheel acceleration signal and a high-response wheel acceleration signal may be generated based on a common wheel speed.

また、前者の信号を得るための車輪加速度検出回路32
a（32b,32c）及び後者の信号を得るための車輪加速度検
出回路32a′（32b′,32c′）は夫々前記実施例のものに
代え第14図及び第15図の構成にすることができる。第14
図の車輪加速度検出回路はＸ＝5msecの演算サイクルで
求めた車輪速を格納するレジスタ230と、平均値回路23
1,232と、演算回路233とで構成する。平均値回路231は
最近の４個の格納車輪速の平均値_wnを求め、平均値回
路232はそれより12個前における格納車輪速の平均値
_wn+12を求める。演算回路233は両平均値の差を対応時間
（長い演算サイクル）12×X_msec＝60msec（Ｘは上記の
通り5msec）で除して車輪加速度α_wn′を求め、これを
低応答な車輪加速度α_w1′（α_w2′，α_w3′）信号とし
て出力する。又第15図の車輪加速度検出回路は同じくＸ
＝5msecの演算サイクルで求めた車輪速を格納するレジ
スタ240と、演算回路241とで構成する。演算回路241は
今回の格納車輪速V_wnと４個前における格納車輪速V_wn+4
との差を対応時間（短い演算サイクル）４×X_msec＝20m
secで除して車輪加速度α_wn″を求め、これを高応答な
車輪加速度α_w1″（α_w2″，α_w3″）として出力する。A wheel acceleration detection circuit 32 for obtaining the former signal is also provided.
The a (32b, 32c) and the wheel acceleration detection circuit 32a '(32b', 32c ') for obtaining the latter signal can be configured as shown in FIGS. 14 and 15 instead of the above-described embodiment, respectively. . 14th
The wheel acceleration detection circuit shown in the figure has a register 230 for storing the wheel speed obtained in an operation cycle of X = 5 msec, and an average value circuit 23.
1, 232 and an arithmetic circuit 233. The average value circuit 231 calculates the average value _wn of the four latest stored wheel speeds, and the average value circuit 232 calculates the average value of the stored wheel speeds 12 times earlier.
_{Find wn + 12} . The arithmetic circuit 233 obtains the wheel acceleration α _wn ′ by dividing the difference between the two average values by the corresponding time (long operation cycle) 12 × X _msec = 60 _msec (X is 5 msec as described above), and derives the wheel acceleration α _wn ′. It is output as α _w1 ′ (α _w2 ′, α _w3 ′) signal. The wheel acceleration detection circuit shown in FIG.
The register 240 stores the wheel speed obtained in a calculation cycle of = 5 msec, and a calculation circuit 241. The arithmetic circuit 241 calculates the current stored wheel speed V _wn and the stored wheel speed V _{wn + 4 four} wheels before.
And the corresponding time (short operation cycle) 4 x X _msec = 20m
The wheel acceleration α _wn ″ is obtained by dividing by sec, and this is output as a highly responsive wheel acceleration α _w1 ″ (α _w2 ″, α _w3 ″).

更に第１図の例では、車両の減速を検知する手段とし
てブレーキスイッチ92を用いたが、この代わりにブレー
キ液圧P_w（第13図参照）の有無を検知する圧力スイッチ
や、アクセルペダルの釈放を検知するアイドルスイッチ
や、車両の減速度を検知するＧセンサを用いても良いこ
とは言うまでもない。Further, in the example of FIG. 1, the brake switch 92 is used as a means for detecting the deceleration of the vehicle. However, instead of this, a pressure switch for detecting the presence or absence of the brake hydraulic pressure P _w (see FIG. 13), or an accelerator pedal It goes without saying that an idle switch for detecting release and a G sensor for detecting deceleration of the vehicle may be used.

（発明の効果） かくして本発明アンチスキッド制御装置は上述の如
く、車両の非減速中は、演算サイクルの長い第１の車輪
速演算手段で車輪速を演算し、この車輪速をもとに、同
じく演算サイクルの長い第１の車輪加速度演算手段が演
算した高精度の車輪加速度を用い、また、車両減速中
は、演算サイクルの短い第２の車両速演算手段で車輪速
を演算し、この車輪速をもとに、同じく演算サイクルの
短い第２の車輪加速度演算手段が演算した高応答な車輪
加速度を用いて、アンチスキッド制御を行うよう構成し
たから、アンチスキッドが実行されることのない非減速
中、車輪ロックの判断を外乱に影響されることなく正確
に行って不要なアンチスキッド制御系の作動を防止して
耐久性を向上させることができると共に、車両の減速中
アンチスキッドが実行される時制御の性能を向上させる
ことができる。(Effect of the Invention) As described above, the anti-skid control device of the present invention calculates the wheel speed by the first wheel speed calculating means having a long calculation cycle while the vehicle is not decelerating, and based on the wheel speed, Similarly, the high-precision wheel acceleration calculated by the first wheel acceleration calculating means having a long calculation cycle is used, and during vehicle deceleration, the wheel speed is calculated by the second vehicle speed calculating means having a short calculation cycle. The anti-skid control is performed using the high-response wheel acceleration calculated by the second wheel acceleration calculating means, which also has a short operation cycle, based on the speed. During deceleration, the wheel lock can be accurately determined without being affected by disturbance to prevent unnecessary operation of the anti-skid control system, thereby improving durability. Control performance can be improved when the kid is executed.

【図面の簡単な説明】[Brief description of the drawings]

第１図は本発明アンチスキッド制御装置の一実施例を示
す全体システム図、 第２図は同例における車輪速検出回路のブロック線図、 第３図は同回路の動作波形図、 第４図及び第５図は夫々第１図の装置における車輪加速
度検出回路のブロック図、 第６図は第１図のアンチスキッド制御装置におけるピー
ク値検出回路の電子回路図、 第７図は同じくその動作波形説明図、 第８図は第１図のアンチスキッド制御装置における可変
タイマの回路図、 第９図は同可変タイマの動作波形説明図、 第10図は第１図のアンチスキッド制御装置における凝似
車速発生回路の電子回路図、 第11図は同回路の動作波形説明図、 第12図は第１図の装置における凝似車速修正回路の電子
回路図、 第13図は第１図に示すアンチスキッド制御装置の動作波
形説明図、 第14図及び第15図は夫々、車輪速検出回路及び車輪加速
度検出回路の他の例を示すブロック線図である。 １……右前輪、２……左前輪 3,4……後輪 1a〜4a……ホイールシリンダ ７……プロペラシャフト ８……ディファレンシャルギヤ、9,10……車軸 11……２系統マスターシリンダ 16……ブレーキペダル 17a,17b,17c……アクチュエータ 18……アンチスキッド制御回路 19a,19b,19c……EV弁、20a,20b,20c……AV弁 21a,21b,21c……ポンプ 22a,22b,22c……アキュムレータ 23a,23b,23c……チェックバルブ 24……ポンプ駆動モータ、25……トランジスタ 26a,26b,26c……車輪速センサ 27……凝似車速発生装置 27a,27b,27c……凝似車速発生回路 28a,28b,28c……目標車輪速発生回路 29……ORゲート、30……リトリガブルタイマ 31a,31a′,31b,31b′,31c,31c′……車輪速検出回路 32a,32a′,32b,32b′,32c,32c′……車輪加速度検出回
路 33a〜33c,34a〜34c,35a〜35c……比較器 36a〜36c,40a〜40c……ORゲート 37a〜37c,39a〜39c……増幅器 38a〜38c……ANDゲート、 41a〜41c……ANDゲート、 42a〜42c……可変タイマ、 43a〜43c……パルス発生器、 44a〜44c……ピーク値検出回路、 58……セレクトハイスイッチ、59、60……比較器 61……加算器、62……減算器、63……NORゲート 64……タイマ、65……ORゲート 66……ショットパルス発生回路 67,71,72……アナログスイッチ、68……反転器 69,70……ANDゲート、73……積分回路 77……サンプルホールド回路、82……加算回路 83……切換スイッチ、86……凝似車速修正回路 87……セレクトハイスイッチ 91a〜91c……切換スイッチ（切換手段） 92……ブレーキスイッチ（減速検知手段） 141a〜141d……サンプルホールド回路 142……タイマカウンタ 145,146,150,152……減算回路 147……除算回路、148……傾き発生回路 149,155……切り換えスイッチ 151……乗算回路、153……RSフリップフロップ 154……リトリガブルタイマ 201……コンパレータ 202,205,207……時刻ラッチ 203……パルスカウンタ 204……タイマ、206……発振回路 208……演算回路 210,220,230,240……車輪速格納レジスタ 211,221,233,241……演算回路 231,232……平均値回路FIG. 1 is an overall system diagram showing an embodiment of the anti-skid control device of the present invention, FIG. 2 is a block diagram of a wheel speed detection circuit in the example, FIG. 3 is an operation waveform diagram of the circuit, FIG. 5 is a block diagram of a wheel acceleration detecting circuit in the device of FIG. 1, FIG. 6 is an electronic circuit diagram of a peak value detecting circuit in the anti-skid control device of FIG. 1, and FIG. FIG. 8 is a circuit diagram of a variable timer in the anti-skid control device of FIG. 1, FIG. 9 is an explanatory diagram of operation waveforms of the variable timer, and FIG. 10 is a similarity in the anti-skid control device of FIG. FIG. 11 is an electronic circuit diagram of a vehicle speed generating circuit, FIG. 11 is an explanatory diagram of operation waveforms of the circuit, FIG. 12 is an electronic circuit diagram of a similar vehicle speed correcting circuit in the apparatus of FIG. 1, and FIG. Operation waveform explanatory diagram of the skid control device, Figure 14 and Figure 15 are each a block diagram showing another example of a wheel speed detection circuit and a wheel acceleration detecting circuit. 1, right front wheel 2, left front wheel 3, 4, rear wheel 1a-4a, wheel cylinder 7, propeller shaft 8, differential gear, 9, 10, axle 11, dual system master cylinder 16 …… Brake pedal 17a, 17b, 17c …… Actuator 18 …… Anti-skid control circuit 19a, 19b, 19c …… EV valve, 20a, 20b, 20c… AV valve 21a, 21b, 21c… Pump 22a, 22b, 22c accumulators 23a, 23b, 23c check valve 24 pump drive motor, 25 transistors 26a, 26b, 26c wheel speed sensor 27 similar vehicle speed generator 27a, 27b, 27c Similar vehicle speed generation circuit 28a, 28b, 28c… Target wheel speed generation circuit 29… OR gate, 30 retriggerable timers 31a, 31a ', 31b, 31b', 31c, 31c '… Wheel speed detection circuit 32a , 32a ', 32b, 32b', 32c, 32c '... wheel acceleration detection circuits 33a to 33c, 34a to 34c, 35a to 35c ... comparators 36a to 36c, 40a to 40c ... OR gates 37a to 37c, 39a ~ 39c … Amplifier 38a-38c… AND gate, 41a-41c …… AND gate, 42a-42c …… Variable timer, 43a-43c …… Pulse generator, 44a-44c …… Peak value detection circuit, 58 …… Select high Switch, 59, 60 Comparator 61 Adder, 62 Subtractor, 63 NOR gate 64 Timer, 65 OR gate 66 Shot pulse generator 67, 71, 72 Analog switch, 68 Inverter 69, 70 AND gate, 73 Integration circuit 77 Sample-hold circuit, 82 Addition circuit 83 Switch, 86, Similar vehicle speed correction circuit 87 Select high switch 91a to 91c… Changeover switch (switching means) 92… Brake switch (deceleration detecting means) 141a to 141d… Sample hold circuit 142… Timer counter 145, 146, 150, 152… Subtraction circuit 147… Division circuit 148… … Slope generation circuit 149,155… Changeover switch 151 …… Multiplication circuit , 153 RS flip-flop 154 retrigger timer 201 comparator 202, 205, 207 time latch 203 pulse counter 204 timer 206 oscillating circuit 208 arithmetic circuit 210, 220, 230, 240 register 211,221,233,241 …… Calculation circuit 231,232 …… Average circuit

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項１】車輪回転数に対応した周波数のパルス信号
内の演算サイクル中におけるパルス数から車輪速を演算
する車輪速演算手段と、 該手段により求めた車輪速値の演算サイクル前後の差か
ら車輪加速度を算出する車輪加速度演算手段とを具備
し、 少なくとも該車輪加速度演算手段による演算結果から車
輪ロックを判断してブレーキ液圧を減ずるようにしたア
ンチスキッド制御装置において、 前記車輪速演算手段として、相対的に前記演算サイクル
の長い第１の車輪速演算手段および演算サイクルの短い
第２の車輪速演算手段をそれぞれ設け、 前記車輪加速度演算手段として、第１の車輪速演算手段
により求めた車輪速を基に車輪加速度を演算する、相対
的に前記演算サイクルの長い第１の車輪加速度演算手段
と、第２の車輪速演算手段により求めた車輪速を基に車
輪加速度を演算する、相対的に前記演算サイクルの短い
第２の車輪加速度演算手段とを設け、 車両の減速を検知する減速検知手段と、 該手段からの信号に応答し、車両の非減速中は第１の車
輪加速度演算手段の演算結果を、また車両の減速中は第
２の車輪加速度演算手段の演算結果を車輪加速度信号と
してアンチスキッド制御に資するよう切り換える切換手
段とを設けたことを特徴とするアンチスキッド制御装
置。1. A wheel speed calculating means for calculating a wheel speed from a pulse number in a calculation cycle in a pulse signal having a frequency corresponding to a wheel rotation speed, and a wheel speed value obtained by the means before and after a calculation cycle. A wheel acceleration calculating means for calculating wheel acceleration, an anti-skid control device configured to determine wheel lock from at least the calculation result of the wheel acceleration calculating means to reduce brake fluid pressure; A first wheel speed calculating means having a relatively long calculation cycle and a second wheel speed calculating means having a relatively short calculation cycle, respectively, wherein the wheel calculated by the first wheel speed calculating means is used as the wheel acceleration calculating means. First wheel acceleration calculating means for calculating the wheel acceleration based on the speed, and having a relatively long calculation cycle, and second wheel speed calculating means A second wheel acceleration calculating means for calculating the wheel acceleration based on the wheel speed obtained by the above, which has a relatively short calculation cycle, and a deceleration detecting means for detecting the deceleration of the vehicle; In response, switching is performed so as to contribute to the anti-skid control as a wheel acceleration signal using the calculation result of the first wheel acceleration calculation means as the wheel acceleration signal while the vehicle is not decelerating and the calculation result of the second wheel acceleration calculation means as the vehicle is decelerating. And an anti-skid control device. 【請求項２】前記第１の車輪速演算手段は、前記パルス
数からの演算により順次求めた複数の車輪速の平均値を
もって最終的な車輪速演算値とするよう構成したことを
特徴とする請求項１記載のアンチスキッド制御装置。2. The method according to claim 1, wherein the first wheel speed calculating means is configured to obtain a final wheel speed calculated value by using an average value of a plurality of wheel speeds sequentially obtained by calculation from the pulse number. The anti-skid control device according to claim 1.