JP2600388B2 - Off delay timer - Google Patents
Off delay timerInfo
- Publication number
- JP2600388B2 JP2600388B2 JP23231789A JP23231789A JP2600388B2 JP 2600388 B2 JP2600388 B2 JP 2600388B2 JP 23231789 A JP23231789 A JP 23231789A JP 23231789 A JP23231789 A JP 23231789A JP 2600388 B2 JP2600388 B2 JP 2600388B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- thyristor
- transistor
- latching relay
- delay timer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Relay Circuits (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、セットコイルとリセットコイルを有する
２巻線ラッチングリレーを備え、入力電源がしゃ断され
てから所定時間経過後に出力をオフするオフディレータ
イマに関する。Description: BACKGROUND OF THE INVENTION The present invention relates to an off-delay that includes a two-winding latching relay having a set coil and a reset coil, and that turns off the output after a lapse of a predetermined time after input power is cut off. Regarding the timer.
この種のオフディレータイマの従来例を第４図に示
す。第４図において、56は２巻線ラッチングリレーのセ
ットコイル（KS）、65は２巻線ラッチングリレーのリセ
ットコイル（KR）であり、Rbは２巻線ラッチングリレー
のセットコイル56により駆動される常閉接点であり、リ
セットコイル65により駆動される不図示の常開接点がオ
フディレータイマの出力接点となる。A conventional example of this kind of off-delay timer is shown in FIG. In FIG. 4, 56 is a set coil (KS) of a two-winding latching relay, 65 is a reset coil (KR) of a two-winding latching relay, and Rb is driven by the set coil 56 of the two-winding latching relay. A normally open contact, not shown, driven by the reset coil 65 is an output contact of the off-delay timer.
今、スイッチS2が閉じられるとオフディレータイマの
電源端子50,51に入力電源70の電圧が印加され、ダイオ
ード52と抵抗53と常閉接点Rbを介してセットコイル駆動
用コンデンサ55の充電が開始されると共に、ダイオード
58,62を介して時限回路用の平滑コンデンサ64も充電が
開始される。抵抗53の抵抗値は比較的小さな値に選ばれ
ており両コンデンサ55,64は急速に充電される。セット
コイル駆動用コンデンサ55の充電電圧が上昇して定電圧
ダイオード60のツェナー電圧に達すると定電圧ダイオー
ド60が導通して抵抗59と定電圧ダイオード60を介してサ
イリスタ57のゲートにゲート電流が流れてサイリスタ57
がオンする。サイリスタ57がオンするとセットコイル56
に励磁電流が流れ、このセットコイル56の励磁により常
閉接点Rbが開極する。この常閉接点Rbが開極した後もセ
ットコイル56には、セットコイル駆動用コンデンサ55の
放電電流が流れるのでセットコイル56が所定時間の間励
磁され続け、これによりラッチングリレーのセット動作
が安定して行なわれる。時限回路用の平滑コンデンサ64
は常閉接点Rbが開極した後もダイオード52,抵抗53,54お
よびダイオード62を介して充電を継続し、そのコンデン
サ64の電圧は定電圧ダイオード63の動作電圧まで上昇す
る。常閉接点Rbが開極して抵抗53,54を流れる電流は常
閉接点Rbが閉じている場合に比較して低減され、これに
よりオフディレータイマの内部の発熱が低く抑えられ
る。電源電圧検出回路68の入力には抵抗54とダイオード
62の接続点から電圧が印加されているため、該電源電圧
検出回路68は動作状態にあり、この電源電圧検出回路68
の出力信号により時限回路67の動作が禁止されトランジ
スタ66もオフ状態にある。Now, when the switch S 2 is closed off voltage of the input power supply 70 to the power supply terminal 50 and 51 of the delay timer is applied, charging of the set coil driving capacitor 55 and diode 52 and the resistor 53 through the normally closed contact Rb is Started and diode
The charging of the smoothing capacitor 64 for the timed circuit is also started via 58 and 62. The resistance value of the resistor 53 is selected to be a relatively small value, and the capacitors 55 and 64 are rapidly charged. When the charging voltage of the set coil driving capacitor 55 rises and reaches the zener voltage of the constant voltage diode 60, the constant voltage diode 60 conducts, and a gate current flows to the gate of the thyristor 57 via the resistor 59 and the constant voltage diode 60. Thyristor 57
Turns on. When thyristor 57 turns on, set coil 56
An exciting current flows through the set coil 56, and the normally closed contact Rb is opened by the excitation of the set coil 56. Even after the normally closed contact Rb is opened, the discharge current of the set coil driving capacitor 55 flows through the set coil 56, so that the set coil 56 is continuously excited for a predetermined time, thereby stabilizing the setting operation of the latching relay. It is done. Smoothing capacitor 64 for timed circuit
After the normally closed contact Rb is opened, charging continues through the diode 52, the resistors 53 and 54, and the diode 62, and the voltage of the capacitor 64 rises to the operating voltage of the constant voltage diode 63. The current flowing through the resistances 53 and 54 when the normally closed contact Rb is opened is reduced as compared with the case where the normally closed contact Rb is closed, so that the heat generation inside the off-delay timer is suppressed low. A resistor 54 and a diode are connected to the input of the power supply voltage detection circuit 68.
Since a voltage is applied from the connection point 62, the power supply voltage detection circuit 68 is in an operating state, and the power supply voltage detection circuit 68
The operation of the timed circuit 67 is inhibited by the output signal of, and the transistor 66 is also off.
前記スイッチS2が開極されると電源電圧検出回路68の
入力電圧がなくなるのでそれまで動作が禁止されていた
時限回路67が平滑コンデンサ64の充電電圧により動作を
開始する。時限回路67は動作禁止が解除されてから所定
の限時時間経過後にトランジスタ66にベース電流を出力
してトランジスタ66をオンさせる。トランジスタ66のオ
ン動作によりラッチングリレーのリセットコイル65に平
滑コンデンサ64から励磁電流が流れてリセットコイル65
が励磁される。リセットコイル65が励磁されることによ
りラッチングリレーはリセットされ、これにより不図示
の出力接点が動作してオフディレータイマの動作が終了
する。The timing circuit 67 to operate until it has been banned since the input voltage is removed the the switch S 2 is opening the power supply voltage detection circuit 68 starts its operation by the charging voltage of the smoothing capacitor 64. The time limit circuit 67 outputs a base current to the transistor 66 to turn on the transistor 66 after a predetermined time limit elapses after the operation prohibition is released. When the transistor 66 is turned on, the exciting current flows from the smoothing capacitor 64 to the reset coil 65 of the latching relay, and the reset coil 65
Is excited. When the reset coil 65 is excited, the latching relay is reset, whereby an output contact (not shown) operates and the operation of the off-delay timer ends.
前述した従来例においてはオフディレータイマの内部
回路にラッチングリレーの接点を使用しているために、
オフディレータイマの出力接点を１極得る場合にも高価
な２極のラッチングリレーを用いなければならず、オフ
ディレータイマの出力接点として２極得るためには３極
のラッチングリレーを用いることになるが、３極のラッ
チングリレーは一般には市販されておらず、その入手が
困難であることから２極ラッチングリレーと１極のラッ
チングリレーのような組合せにより複数のラッチングリ
レーを用いなければならないという欠点を有する。ま
た、オフディレータイマの内部回路にラッチングリレー
の機械的接点を用いていることにより接点の接触不良な
どによって動作の信頼性が低いという欠点を有する。In the above-mentioned conventional example, since the contact of the latching relay is used in the internal circuit of the off-delay timer,
Even when obtaining one pole of the output contact of the off-delay timer, an expensive two-pole latching relay must be used. In order to obtain two poles of the output contact of the off-delay timer, a three-pole latching relay is used. However, a three-pole latching relay is not generally available on the market and is difficult to obtain, so that a plurality of latching relays must be used in a combination such as a two-pole latching relay and a one-pole latching relay. Having. In addition, since the mechanical contact of the latching relay is used in the internal circuit of the off-delay timer, the operation reliability is low due to poor contact of the contact.
そこで本発明の目的は前述した従来装置の欠点を除去
し、安価で信頼性の高いオフディレータイマを提供する
ことにある。SUMMARY OF THE INVENTION It is an object of the present invention to provide an inexpensive and highly reliable off-delay timer by eliminating the above-mentioned disadvantages of the conventional device.
前述の目的は本発明によれば、セットコイル，リセッ
トコイルを有する２巻線ラッチングリレーと、この２巻
線ラッチングリレーのリセットコイルと直列に接続され
た駆動用スイッチング素子と、入力電源がしゃ断されて
から所定時間経過後前記駆動用スイッチング素子をオン
する時限回路とを備えてなるオフディレータイマにおい
て、前記入力電源と時限回路との間に抵抗とサイリスタ
との直列回路を接続し、前記サイリスタの出力側に時限
回路と並列に平滑コンデンサおよびスイッチング素子を
有する定電圧検出回路を接続し、前記定電圧検出回路の
スイッチング素子により前記サイリスタのゲート電流を
制御するようにしたことを特徴とする。According to the present invention, a two-winding latching relay having a set coil and a reset coil, a driving switching element connected in series with the reset coil of the two-winding latching relay, and an input power supply are cut off. A time delay circuit that turns on the drive switching element after a predetermined time has elapsed, and a series circuit of a resistor and a thyristor is connected between the input power supply and the time delay circuit. A constant voltage detection circuit having a smoothing capacitor and a switching element is connected to the output side in parallel with the timed circuit, and the gate current of the thyristor is controlled by the switching element of the constant voltage detection circuit.
この発明のオフディレータイマは電源端子に直列に接
続されたサイリスタを介して平滑用コンデンサが充電さ
れ、この平滑用コンデンサの充電電圧を定電圧検出回路
により検出して前記サイリスタのゲート電極に接続され
たスイッチング素子を介してサイリスタをスイッチング
制御し、オフディレータイマに流入する電流が制御さ
れ、平滑コンデンサの出力電圧が一定に保持される。In the off-delay timer of the present invention, a smoothing capacitor is charged through a thyristor connected in series to a power supply terminal, and a charging voltage of the smoothing capacitor is detected by a constant voltage detection circuit and connected to a gate electrode of the thyristor. The switching of the thyristor is controlled via the switching element, the current flowing into the off-delay timer is controlled, and the output voltage of the smoothing capacitor is kept constant.
次に本発明の一実施例を図面に基づいて詳細に説明す
る。第１図は本発明の一実施例を示すオフディレータイ
マの回路図である。Next, an embodiment of the present invention will be described in detail with reference to the drawings. FIG. 1 is a circuit diagram of an off-delay timer showing one embodiment of the present invention.
図において、１は入力電源であり、この入力電源１の
一方はスイッチS1を介して電源端子３に接続され、入力
電源１の他方は電源端子２に接続されている。電源端子
３にはダイオード4,抵抗5,サイリスタ7,ダイオード11が
直列に接続され、サイリスタ７のアノード・ゲート間に
は抵抗6,8が直列に接続されている。サイリスタ７とダ
イオード11との接続点にはラッチングリレーのセットコ
イル９の一端が接続され、このセットコイル９の他端は
トランジスタ10を介して電源端子２に接続されている。
13は電圧検出回路であり、ダイオード11の出力端の電圧
が所定の値に達するとワンショット出力回路12に動作信
号を出力し、このワンショット出力回路12の出力により
前記トランジスタ10がオン動作する。In the figure, 1 is an input power source, the one of the input power source 1 is connected to the power supply terminal 3 via a switch S 1, the other input power source 1 is connected to the power supply terminal 2. A diode 4, a resistor 5, a thyristor 7, and a diode 11 are connected in series to the power supply terminal 3, and resistors 6, 8 are connected in series between the anode and the gate of the thyristor 7. One end of a set coil 9 of the latching relay is connected to a connection point between the thyristor 7 and the diode 11, and the other end of the set coil 9 is connected to the power terminal 2 via the transistor 10.
A voltage detection circuit 13 outputs an operation signal to the one-shot output circuit 12 when the voltage at the output terminal of the diode 11 reaches a predetermined value, and the output of the one-shot output circuit 12 turns on the transistor 10. .
14は時限回路用の平滑コンデンサであり、スイッチS1
が閉じられている期間中に充電され、スイッチS1が開極
して入力電源がしゃ断された後も内部回路に電力を供給
する。時限回路用の平滑コンデンサ14に並列に接続さた
定電圧ダイオード15と抵抗16,17との直列回路は定電圧
検出回路であり、時限回路用コンデンサ14の充電電圧を
決定するものである。定電圧検出回路の抵抗16,17の接
続点にベースが接続されたトランジスタ18のコレクタは
サイリスタ７のアノード・ゲート間に接続された抵抗6,
8の接続点に接続され、エミッタは電源端子２に接続さ
れてる。22は電源電圧検出回路であり、その入力端はダ
イオード４と抵抗５の接続点に接続され、その出力端は
時限回路21に接続されている。時限回路21の出力端はト
ランジスタ20のベースに接続され、トランジスタ20はラ
ッチングリレーのリセットコイル19と直列に接続されて
いる。14 is a smoothing capacitor for a timed circuit, and a switch S 1
It is charged during the period that is closed to supply power to the internal circuit after the input power is cut off switch S 1 is in opening. The series circuit of the constant voltage diode 15 and the resistors 16 and 17 connected in parallel to the time-capacitor smoothing capacitor 14 is a constant-voltage detection circuit and determines the charging voltage of the time-capacitor capacitor 14. The collector of the transistor 18 whose base is connected to the connection point of the resistors 16 and 17 of the constant voltage detection circuit is connected to the resistor 6 and the resistor 6 connected between the anode and the gate of the thyristor 7.
The emitter is connected to the power supply terminal 2. Reference numeral 22 denotes a power supply voltage detection circuit, whose input terminal is connected to a connection point between the diode 4 and the resistor 5, and whose output terminal is connected to the time limit circuit 21. The output terminal of the timed circuit 21 is connected to the base of the transistor 20, and the transistor 20 is connected in series with the reset coil 19 of the latching relay.
次に第１図に示すオフディレータイマの動作を第２図
に示す平滑コンデンサ14の充放電電圧波形図を参照しな
がら説明する。Next, the operation of the off-delay timer shown in FIG. 1 will be described with reference to the charge / discharge voltage waveform diagram of the smoothing capacitor 14 shown in FIG.
第２図に示す時点t1においてスイッチS1が閉じられる
と電源端子2,3間に入力電源１が印加され、ダイオード
4,抵抗5,6,8を介してサイリスタ７のゲートに電流が流
れてサイリスタ７がオンし、ダイオード11を介して平滑
コンデンサ14に充電電流が流れて平滑コンデンサ14の充
電が開始する。ここで、サイリスタ７がオンすると抵抗
6,8を介して流れていたゲート電流は殆んど流れなくな
るが、サイリスタ７のアノード電流は保持電流よりも充
分大きいのでサイリスタ７はオン状態を保持する。スイ
ッチS1が閉じられたとき電源電圧検出回路22の入力端に
はダイオード４の出力端の電圧が印加されるので電源電
圧検出回路22の出力端から時限回路21に禁止がかゝり、
時限回路21の動作は禁止されている。平滑コンデンサ14
の充電が進んでその充電電圧が電圧検出回路13の検出レ
ベルに達すると（第２図の時点t2）、電圧検出回路13か
らワンショット出力回路12に信号が出力されてワンショ
ット出力回路12が一定幅のパルス信号がトランジスタ10
のベースに印加される。これによりトランジスタ10がオ
ンしてラッチングリレーのセットコイル９に励磁電流が
流れてラッチングリレーがセットされる。ワンショット
出力回路12のパルス信号の幅はトランジスタ10がオンし
てセットコイル９が励磁されてラッチングリレーが安定
してセットされる時間幅であり、ワンショット出力回路
12からのパルス信号が消滅するとトランジスタ10がオフ
する（第２図の時点t3）。ラッチングリレーのセット期
間中およびそのセットが終了した後も平滑コンデンサ14
の充電は進み、平滑コンデンサ14の充電電圧が定電圧ダ
イオード15のツェナー電圧に達すると定電圧ダイオード
15が導通する。そして定電圧ダイオード15と抵抗16を介
してトランジスタ18のベースにベース電流が流れてトラ
ンジスタ18がオンし、サイリスタ７のアノード・ゲート
間の抵抗6,8を介してサイリスタ７に流れていたゲート
電流がトランジスタ18のコレクタ・エミッタを介して流
れるようになる。サイリスタ７はゲート電流がなくなっ
てもアノード電流が保持電流よりも大きいのでオン状態
を保持する。そして平滑コンデンサ14の充電電圧が更に
高くなりトランジスタ18のベース電流が増加してトラン
ジスタ18のコレクタ電圧が低下すると、サイリスタ７の
アノード電流の１部がゲートから抵抗８を介してトラン
ジスタ18のコレクタに流れ込み、サイリスタ７のゲート
・カソード間が逆バイアスとなってサイリスタ７がオフ
する。サイリスタ７がオフすると平滑コンデンサ14の電
圧が降下を始め（第２図時点t4）、トランジスタ18のベ
ース電流も減少する。しかしながら、トランジスタ18の
コレクタ電圧はサイリスタ７がオフした瞬間にはゲート
からの流出電流がなくなるのでコレクタ電流が減少する
ことにより低下してほゞ飽和状態となる。従って、サイ
リスタ７がオフして平滑コンデンサ14の電圧が降下を始
めてもトランジスタ18が直ちにオフすることがないので
サイリスタ７もまた直ちにオンすることはない。サイリ
スタ７のオフが継続して平滑コンデンサ14の電圧が降下
してゆくとトランジスタ18のベース電流が減少し、やが
てトランジスタ18がオフするとサイリスタ７に抵抗6,8
を介してゲート電流が流れてサイリスタ７は再びオンす
る（第２図時点t5）。サイリスタ７がオンすると平滑コ
ンデンサ14の電圧も再び上昇する。この後サイリスタ７
は前述したようにオン，オフを繰り返すスイッチング動
作をし、平滑コンデンサ14に流入する電流を制御する。Input power supply 1 is applied when the switch S 1 is closed at time t 1 shown in FIG. 2 between the power supply terminals 2 and 3, the diode
4, a current flows to the gate of the thyristor 7 via the resistors 5, 6, 8 and the thyristor 7 is turned on, a charging current flows to the smoothing capacitor 14 via the diode 11, and charging of the smoothing capacitor 14 starts. Here, when the thyristor 7 is turned on, the resistance
The gate current flowing through 6, 6 and 8 hardly flows, but the thyristor 7 keeps the ON state because the anode current of the thyristor 7 is sufficiently larger than the holding current. Prohibited since the input end of the power supply voltage detection circuit 22 when the switch S 1 is closed the voltage at the output terminal of the diode 4 is applied from the output terminal of the power supply voltage detection circuit 22 to the timing circuit 21 or Ri,
The operation of the timed circuit 21 is prohibited. Smoothing capacitor 14
When the charging proceeds and the charging voltage reaches the detection level of the voltage detection circuit 13 (time t 2 in FIG. 2 ), a signal is output from the voltage detection circuit 13 to the one-shot output circuit 12 and the one-shot output circuit 12 is output. Is a constant width pulse signal from transistor 10.
Applied to the base. As a result, the transistor 10 is turned on, an exciting current flows through the set coil 9 of the latching relay, and the latching relay is set. The width of the pulse signal of the one-shot output circuit 12 is the time width during which the transistor 10 is turned on, the set coil 9 is excited, and the latching relay is set stably.
When the pulse signal from 12 disappears, the transistor 10 turns off (time t 3 in FIG. 2). During the setting period of the latching relay and after the setting is completed, the smoothing capacitor 14
Charging proceeds, and when the charging voltage of the smoothing capacitor 14 reaches the zener voltage of the constant voltage diode 15, the constant voltage diode
15 conducts. Then, a base current flows to the base of the transistor 18 via the constant voltage diode 15 and the resistor 16 to turn on the transistor 18, and the gate current flowing to the thyristor 7 via the resistors 6 and 8 between the anode and the gate of the thyristor 7. Flows through the collector / emitter of the transistor 18. The thyristor 7 keeps the ON state even when the gate current disappears, because the anode current is larger than the holding current. When the charging voltage of the smoothing capacitor 14 further increases and the base current of the transistor 18 increases and the collector voltage of the transistor 18 decreases, a part of the anode current of the thyristor 7 is transferred from the gate to the collector of the transistor 18 via the resistor 8. When the thyristor 7 flows, reverse bias occurs between the gate and the cathode of the thyristor 7, and the thyristor 7 is turned off. When the thyristor 7 is turned off, the voltage of the smoothing capacitor 14 starts to drop (time t 4 in FIG. 2), and the base current of the transistor 18 also decreases. However, at the moment when the thyristor 7 is turned off, there is no current flowing out of the gate, so that the collector voltage of the transistor 18 is reduced due to a decrease in the collector current and becomes almost saturated. Therefore, even if the thyristor 7 is turned off and the voltage of the smoothing capacitor 14 starts to drop, the transistor 18 is not immediately turned off, so that the thyristor 7 is not immediately turned on. As the thyristor 7 continues to be turned off and the voltage of the smoothing capacitor 14 drops, the base current of the transistor 18 decreases, and when the transistor 18 turns off, the resistors 6 and 8 are connected to the thyristor 7.
The gate current flows through the thyristor 7 is turned on again (FIG. 2 time t 5). When the thyristor 7 turns on, the voltage of the smoothing capacitor 14 also rises again. After this, thyristor 7
Performs the switching operation of repeatedly turning on and off as described above, and controls the current flowing into the smoothing capacitor 14.
第２図に示す時点t6でスイッチS1を開極して入力電源
をしゃ断すると、ダイオード４の出力端から電源電圧検
出回路22の入力端に入力する電圧がなくなるので時限回
路21の動作禁止が解除され、時限回路21が限時動作を開
始する。時限回路21の限時動作が開始されてから所定の
限時時間経過後に時限回路21からトランジスタ20のベー
スに出力信号が印加されてトランジスタ20がオンする。
これにより平滑コンデンサ14からラッチングリレーのリ
セットコイル19,トランジスタ20を介して放電電流が流
れてリセットコイル19が励磁される。リセットコイル19
が励磁されるとラッチングリレーはリセットされ、オフ
ディレータイマの動作が終了する（第２図の時点t7）。When you opening the switch S 1 to cut off the input power when t 6 shown in FIG. 2, the operation prohibition of the timing circuit 21 and the voltage is unnecessary to input from the output end of the diode 4 to the input terminal of the power supply voltage detection circuit 22 Is released, and the timed circuit 21 starts the timed operation. An output signal is applied from the timed circuit 21 to the base of the transistor 20 after a predetermined timed time elapses after the timed operation of the timed circuit 21 is started, and the transistor 20 is turned on.
As a result, a discharge current flows from the smoothing capacitor 14 through the reset coil 19 of the latching relay and the transistor 20, and the reset coil 19 is excited. Reset coil 19
There latching relay when energized is reset, the operation of the off-delay timer expires (time t 7 of FIG. 2).
次に第３図は本発明の異なる一実施例を示し、図にお
いて第１図に示す実施例と同一のものには同一の符号を
付してその説明は省略する。Next, FIG. 3 shows another embodiment of the present invention. In the drawing, the same components as those of the embodiment shown in FIG. 1 are denoted by the same reference numerals, and the description thereof is omitted.
第３図において第１図に示す実施例と相違する点は、
第１図に示す定電圧ダイオード15と抵抗16,17からなる
定電圧検出回路に代えて点線で囲んだ定電圧検出回路を
設けた点である。すなわち、平滑コンデンサ14の充電電
圧を抵抗33,34からなる分圧回路で分圧して抵抗35と定
電圧ダイオード36の直列回路からなる基準電圧とコンパ
レータ30で比較して検出するようにし、抵抗32によりそ
の入力特性にヒステリシスをもたせたものである。これ
により平滑コンデンサ14の充電電圧の上限および下限を
抵抗32,33,34の抵抗値により設定することができる。そ
してトランジスタ18のコレクタにサイリスタ７のゲート
から電流が流入してもトランジスタ18が飽和するように
抵抗31の抵抗値を選定することにより、サイリスタ７の
個々の特性に影響されることなく安定してサイリスタ７
のオン，オフ制御を行なうことができる。FIG. 3 differs from the embodiment shown in FIG.
The difference is that a constant voltage detection circuit surrounded by a dotted line is provided instead of the constant voltage detection circuit including the constant voltage diode 15 and the resistors 16 and 17 shown in FIG. That is, the charging voltage of the smoothing capacitor 14 is divided by a voltage dividing circuit composed of the resistors 33 and 34, and the reference voltage composed of a series circuit of the resistor 35 and the constant voltage diode 36 is compared with the reference voltage and detected by the comparator 30. Thus, the input characteristics have hysteresis. Thus, the upper and lower limits of the charging voltage of the smoothing capacitor 14 can be set by the resistance values of the resistors 32, 33, and 34. By selecting the resistance value of the resistor 31 so that the transistor 18 is saturated even when a current flows from the gate of the thyristor 7 to the collector of the transistor 18, the individual characteristics of the thyristor 7 can be stabilized without being affected. Thyristor 7
ON / OFF control can be performed.
以上に説明したように本発明によれば、セットコイ
ル，リセットコイルを有する２巻線ラッチングリレー
と、この２巻線ラッチングリレーのリセットコイルと直
列に接続された駆動用スイッチング素子と、入力電源が
しゃ断されてから所定時間経過後前記駆動用スイッチン
グ素子をオンする時限回路とを備えてなるオフディレー
タイマにおいて、前記入力電源と時限回路との間に抵抗
とサイリスタとの直列回路を接続し、前記サイリスタの
出力側に時限回路と並列に平滑コンデンサおよびスイッ
チング素子を有する定電圧検出回路を接続し、前記定電
圧検出回路のスイッチング素子により前記サイリスタの
ゲート電流を制御するように構成したことにより、オフ
ディレータイマの内部回路にラッチングリレーの接点を
使用することがないので接点の数の少ない安価なラッチ
ングリレーを用いることができ、従ってオフディレータ
イマを安価に提供することが可能で、またオフディレー
タイマの内部回路に機械的接点を用いることがないので
機械的接点の接触不良による故障を起こすことがなく信
頼性を向上することができるという利点を有する。As described above, according to the present invention, a two-winding latching relay having a set coil and a reset coil, a driving switching element connected in series with the reset coil of the two-winding latching relay, and an input power supply An off-delay timer comprising a timed circuit for turning on the drive switching element after a predetermined time has elapsed after being cut off, wherein a series circuit of a resistor and a thyristor is connected between the input power supply and the timed circuit, A constant voltage detection circuit having a smoothing capacitor and a switching element is connected to the output side of the thyristor in parallel with the timed circuit, and the gate current of the thyristor is controlled by the switching element of the constant voltage detection circuit. No latching relay contacts are used in the internal circuit of the delay timer. An inexpensive latching relay with a small number of points can be used, so that an off-delay timer can be provided at a low cost, and since no mechanical contact is used in the internal circuit of the off-delay timer, the There is an advantage that reliability can be improved without causing a failure due to poor contact.
第１図および第３図はそれぞれ本発明の異なる実施例を
示すオフディレータイマの回路図、第２図は要部波形
図、第４図は従来例を示す回路図である。 7:サイリスタ、9:セットコイル、10:トランジスタ、14:
平滑コンデンサ、18:トランジスタ、19:リセットコイ
ル、20:トランジスタ、21:時限回路。FIGS. 1 and 3 are circuit diagrams of an off-delay timer showing different embodiments of the present invention, FIG. 2 is a waveform diagram of a main part, and FIG. 4 is a circuit diagram showing a conventional example. 7: Thyristor, 9: Set coil, 10: Transistor, 14:
Smoothing capacitor, 18: transistor, 19: reset coil, 20: transistor, 21: timed circuit.
Claims (1)
巻線ラッチングリレーと、この２巻線ラッチングリレー
のリセットコイルと直列に接続された駆動用スイッチン
グ素子と、入力電源がしゃ断されてから所定時間経過後
前記駆動用スイッチング素子をオンする時限回路とを備
えてなるオフディレータイマにおいて、前記入力電源と
時限回路との間に抵抗とサイリスタとの直列回路を接続
し、前記サイリスタの出力側に時限回路と並列に平滑コ
ンデンサおよびスイッチング素子を有する定電圧検出回
路を接続し、前記定電圧検出回路のスイッチング素子に
より前記サイリスタのゲート電流を制御するようにした
ことを特徴とするオフディレータイマ。A first coil having a set coil and a reset coil;
A winding latching relay, a driving switching element connected in series with a reset coil of the two-winding latching relay, and a timed circuit for turning on the driving switching element after a predetermined time has elapsed since input power was cut off. In the off-delay timer, a series circuit of a resistor and a thyristor is connected between the input power supply and the timed circuit, and a constant voltage detection circuit having a smoothing capacitor and a switching element in parallel with the timed circuit on the output side of the thyristor. An off-delay timer, wherein a circuit is connected, and a gate current of the thyristor is controlled by a switching element of the constant voltage detection circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23231789A JP2600388B2 (en) | 1989-09-07 | 1989-09-07 | Off delay timer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23231789A JP2600388B2 (en) | 1989-09-07 | 1989-09-07 | Off delay timer |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0395819A JPH0395819A (en) | 1991-04-22 |
| JP2600388B2 true JP2600388B2 (en) | 1997-04-16 |
Family
ID=16937309
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23231789A Expired - Lifetime JP2600388B2 (en) | 1989-09-07 | 1989-09-07 | Off delay timer |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2600388B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4572677B2 (en) * | 2004-12-21 | 2010-11-04 | サンケン電気株式会社 | Relay drive circuit |
-
1989
- 1989-09-07 JP JP23231789A patent/JP2600388B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0395819A (en) | 1991-04-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4607153A (en) | Adaptive glow plug controller | |
| US4878147A (en) | Electromagnetic coil drive device | |
| EP0083996B1 (en) | Electronic switching device with exciting coil | |
| JP2600388B2 (en) | Off delay timer | |
| US4124009A (en) | Spark ignition system for an internal combustion engine | |
| JPH0740289Y2 (en) | Off-delay timer | |
| SU754509A1 (en) | Timer | |
| JP2901309B2 (en) | Automatic switch with delay release function | |
| JPH0351876Y2 (en) | ||
| JP2844084B2 (en) | DC motor drive circuit | |
| JP2551135B2 (en) | Off-delay timer | |
| JPH036728B2 (en) | ||
| SU1582179A1 (en) | Device for controlling temperature | |
| SU1437988A1 (en) | Switching circuit | |
| JPS6022574Y2 (en) | solenoid drive circuit | |
| JPS635403Y2 (en) | ||
| SU886240A1 (en) | Timer | |
| JPH0270271A (en) | Starting circuit for self-excited inverter | |
| SU474866A1 (en) | Time delay delayed release | |
| JPH0117217Y2 (en) | ||
| JPH0793087B2 (en) | Relay drive method | |
| SU1443035A1 (en) | Device for forced control of d.c. electromagnet | |
| SU1094074A1 (en) | Electromagnet control device | |
| JPH0548547U (en) | Sealed lead acid battery charging device | |
| JPS5813567Y2 (en) | Lead switch off-cairo |