JP2551135B2 - Off-delay timer - Google Patents
Off-delay timerInfo
- Publication number
- JP2551135B2 JP2551135B2 JP1042251A JP4225189A JP2551135B2 JP 2551135 B2 JP2551135 B2 JP 2551135B2 JP 1042251 A JP1042251 A JP 1042251A JP 4225189 A JP4225189 A JP 4225189A JP 2551135 B2 JP2551135 B2 JP 2551135B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- capacitor
- power supply
- reset
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Electronic Switches (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、例えばシーケンス制御において出力接点の
動作を遅らせるオフデレータイマ（以下単にタイマと略
称する）に関する。タイマは瞬時停電自動再始動回路や
異常検出回路などに多用され、これらの回路ではタイマ
は電源が遮断されたときに、時限到達前，時限到達直
後，時限到達後のいずれの場合であっても、電源が再印
加されるとその内部回路と出力接点がセット状態になる
ことが要求されている。The present invention relates to an off-delay timer (hereinafter simply referred to as a timer) that delays the operation of an output contact in sequence control, for example. Timers are often used in automatic restart circuits for momentary power outages, abnormality detection circuits, etc. In these circuits, when the power is cut off, the timer can be used either before reaching the time limit, immediately after reaching the time limit, or after reaching the time limit. When the power is reapplied, it is required that its internal circuit and output contact be set.
従来のオフデレータイマの一例を第３図に示す。ここ
で電源１はスイッチ２を介してタイマに給電するように
接続されている。ラッチングリレー４はセットコイル4a
とリセットコイル4bと図示しない出力接点を有し、セッ
トコイル4aは電流抑制抵抗３とスイッチ２を介して電源
１に接続されている。リセットコイル4bを励磁するリセ
ットコンデンサ６はダイオード５と直列に接続されてセ
ットコイル4aと並列に接続されている。またコンデンサ
６と並列にリセットコイル4bとトランジスタ７の直列回
路が接続されている。時限回路８はこれを駆動する駆動
コンデンサ９と並列に接続され、ダイオード10を直列に
接続されて抵抗３とスイッチ２を介して電源１に接続さ
れている。電源電圧検出回路11は、スイッチ２と抵抗３
の接続点と電源１のマイナス端に接続され、その出力端
は電圧が所定値のとき時限回路８の動作を禁止するよう
に接続され、時限回路８の出力端のトランジスタ７のベ
ースに接続されている。An example of a conventional off-delay timer is shown in FIG. Here, the power supply 1 is connected via a switch 2 to power the timer. Latching relay 4 is set coil 4a
The set coil 4a has a reset coil 4b and an output contact (not shown). The set coil 4a is connected to the power supply 1 via the current suppressing resistor 3 and the switch 2. The reset capacitor 6 that excites the reset coil 4b is connected in series with the diode 5 and in parallel with the set coil 4a. A series circuit of a reset coil 4b and a transistor 7 is connected in parallel with the capacitor 6. The time circuit 8 is connected in parallel with a driving capacitor 9 that drives the time circuit 8, a diode 10 is connected in series, and is connected to a power source 1 via a resistor 3 and a switch 2. The power supply voltage detection circuit 11 includes a switch 2 and a resistor 3
Is connected to the negative terminal of the power supply 1, and its output terminal is connected so as to prohibit the operation of the time circuit 8 when the voltage is a predetermined value, and is connected to the base of the transistor 7 at the output terminal of the time circuit 8. ing.
スイッチ２をオンすると抵抗３、ダイオード５を介し
てコンデンサ６が、ダイオード10を介してコンデンサ９
がそれぞれ電源１で充電される。この両コンデンサ6,9
の充電が進みコイル4aの動作電圧以上になるとセットコ
イル4aに流れる電流でラッチングリレー４がセットさ
れ、図示しない出力接点が動作する。電源電圧検出回路
11はスイッチ２のオンと同時に電源電圧を検出し、その
電圧が所定値以上のとき時限回路８の時限動作を禁止し
ている。この後スイッチ２がオフされると電源電圧検出
回路11は電源１の遮断（実際には商用電源の停電）を検
出し、時限回路８の時限動作の禁止を解除する。時限回
路８はコンデンサ９の電圧で時限動作を開始し所定時間
経過後出力信号を発してトランジスタ７にベース電流を
流す。こうしてトランジスタ７がオンしリセットコイル
4bにコンデンサ６から励磁電流が流れ、ラッチングリレ
ー４はリセットさえ出力接点は釈放されてタイマは動作
を終了する。When the switch 2 is turned on, the capacitor 6 is connected via the resistor 3 and the diode 5, and the capacitor 9 is connected via the diode 10.
Are charged by the power source 1, respectively. Both capacitors 6,9
When the charging progresses and the voltage exceeds the operating voltage of the coil 4a, the latching relay 4 is set by the current flowing through the set coil 4a, and the output contact (not shown) operates. Power supply voltage detection circuit
Reference numeral 11 detects the power supply voltage when the switch 2 is turned on, and prohibits the timed operation of the timed circuit 8 when the voltage is equal to or higher than a predetermined value. After that, when the switch 2 is turned off, the power supply voltage detection circuit 11 detects interruption of the power supply 1 (actually, a power failure of the commercial power supply), and releases the prohibition of the timed operation of the timed circuit 8. The time circuit 8 starts a timed operation with the voltage of the capacitor 9 and outputs an output signal after a lapse of a predetermined time to flow a base current through the transistor 7. In this way, the transistor 7 turns on and the reset coil
An exciting current flows from the capacitor 6 to 4b, the latching relay 4 is reset, the output contact is released, and the timer ends its operation.
上述のような従来のタイマでは長時間タイマを実現し
ようとする場合、コンデンサ９の静電容量が大きくな
り、両コンデンサ6,9の和と抵抗３との自定数が大き
く、これらのコンデンサ6,9の充電時の電圧上昇が遅い
からセットコイル4aへの通電が遅れ、電源投入後ラッチ
ングリレー４がセットされるまでの時間が長い。すなわ
ち、電源投入後素早く出力接点を駆動できないという欠
点があった。また、コンデンサ９が十分充電されない状
態において電源が遮断されると、時限回路８から出力信
号が発するまで時限回路８へ電力を供給することができ
ずに、時限回路８の動作が途中で停止してしまい出力信
号を発せずラッチングリレー４がリセットしないという
問題もあった。When the conventional timer as described above is intended to realize a long time timer, the capacitance of the capacitor 9 becomes large, the sum of both capacitors 6, 9 and the self-constant of the resistor 3 become large, and these capacitors 6, Since the voltage rise at the time of charging of 9 is slow, the energization of the set coil 4a is delayed, and it takes a long time until the latching relay 4 is set after the power is turned on. That is, there is a drawback that the output contact cannot be driven quickly after the power is turned on. If the power is cut off while the capacitor 9 is not sufficiently charged, power cannot be supplied to the time limit circuit 8 until an output signal is output from the time limit circuit 8, and the operation of the time limit circuit 8 stops midway. There is also a problem that the latching relay 4 does not reset because it does not output an output signal.
ラッチングリレー４のセット動作のみを短時間で行
い、この後、両コンデンサ6,9を充電することも考えら
れるがこのようにするとラッチングリレー４はセットし
たが、リセット用のコンデンサ６が未だ充電されていな
い短時間のうちに電源が遮断された場合にはラッチング
リレーがリセットできないという事態が起こり得る。It is conceivable that only the setting operation of the latching relay 4 is performed in a short time, and after that, both capacitors 6 and 9 are charged. In this way, the latching relay 4 is set, but the resetting capacitor 6 is still charged. If the power is cut off within a short time, the latching relay cannot reset.
本発明の目的は、電源投入後短時間でセットでき、そ
の後短時間でリセットできるラッチングリレーを有する
オフデレータイマを提供することにある。An object of the present invention is to provide an off-delay timer having a latching relay that can be set in a short time after power-on and then reset in a short time.
上述の課題を解決するため本発明は、電源と、この電
源に接続されたセットコイルを有し、第１のスイッチン
グ素子と直列に接続され前記セットコイルと並列に接続
されたリセットコイルを有し出力接点を駆動する２巻線
ラッチングリレーと、前記電源電圧で充電され前記リセ
ットコイルを励磁するリセットコンデンサと、このリセ
ットコンデンサの充電電圧を検出する第１の電圧検出回
路と、この第１の電圧検出回路の出力でオンされる第２
のスイッチング素子と、電源を遮断してから所定時間後
信号を発しOR回路を介して前記第１のスイッチッグ素子
をオンする時限回路と、前記電源電圧を検出しこの電圧
が所定値を越えると前記時限回路の始動を禁止する電源
電圧検出回路と、前記第２のスイッチング素子を介して
前記電源電圧で充電され前記時限回路を駆動する第１の
駆動コンデンサと、第１のダイオードと直列に接続され
前記第１の駆動コンデンサと並列に接続されて前記時限
回路を駆動する第２の駆動コンデンサと、前記第２のス
イッチング素子と第１のダイオードとの直列回路と並列
に接続された第２のダイオードと、前記第1,第２の駆動
コンデンサの電圧を検出しその電圧が所定値を下回ると
前記OR回路を介して前記第１のスイッチング素子をオン
する第２の電圧検出回路とからなるものである。In order to solve the above problems, the present invention has a power supply and a set coil connected to the power supply, and a reset coil connected in series with the first switching element and connected in parallel with the set coil. A two-winding latching relay that drives an output contact, a reset capacitor that is charged with the power supply voltage and excites the reset coil, a first voltage detection circuit that detects a charging voltage of the reset capacitor, and the first voltage. The second that is turned on by the output of the detection circuit
Switching element, a time circuit for turning on the first switching element via an OR circuit by issuing a signal after a predetermined time has elapsed after shutting off the power supply, and detecting the power supply voltage, and when the voltage exceeds a predetermined value, A power supply voltage detection circuit that prohibits starting of the time limit circuit, a first drive capacitor that is charged by the power supply voltage via the second switching element to drive the time limit circuit, and a first diode are connected in series. A second drive capacitor connected in parallel with the first drive capacitor to drive the timed circuit, and a second diode connected in parallel with the series circuit of the second switching element and the first diode. And a second voltage detection that detects the voltage of the first and second drive capacitors and turns on the first switching element via the OR circuit when the voltage falls below a predetermined value. It is made of the road.
本発明におけるオフデレータイマにおいては、静電容
量の大きい時限回路駆動用の駆動コンデンサを２つに分
割し、静電容量が比較的小さい方の駆動コンデンサとラ
ッチングリレーのリセットコイルのリセットコンデンサ
をまず充電すればラッチングリレーを素早くセットする
ことができ、引続き静電容量が大きい方の駆動コンデン
サを充電するようにすれば電源投入から比較的短時間の
うちにラッチングリレーをセットすることができること
に着目し、電源投入時にはリセットコンデンサと第２の
駆動コンデンサを充電してラッチングリレーを素早くセ
ットし、リセットコンデンサの充電完了を第１の電圧検
出回路で検出した後第１の駆動コンデンサを充電する。
また、駆動コンデンサの充電が十分でない場合にはその
電圧を第２の電圧検出回路で検出してOR回路を介し第１
のスイッチング素子をオンしてラッチングリレーのリセ
ットコイルを励磁してラッチングリレーをリセットす
る。In the off-delay timer according to the present invention, the driving capacitor for driving the timed circuit having a large electrostatic capacitance is divided into two, and the driving capacitor having a relatively small electrostatic capacitance and the reset capacitor of the reset coil of the latching relay are first set. Pay attention to the fact that the latching relay can be set quickly by charging, and the latching relay can be set within a relatively short time after power-on by charging the drive capacitor with the larger capacitance. Then, when the power is turned on, the reset capacitor and the second drive capacitor are charged to quickly set the latching relay, and after the completion of charging the reset capacitor is detected by the first voltage detection circuit, the first drive capacitor is charged.
When the drive capacitor is not sufficiently charged, the voltage is detected by the second voltage detection circuit and the first voltage is detected by the OR circuit.
The switching element is turned on to excite the reset coil of the latching relay to reset the latching relay.
第１図は本発明によるオフデレータイマの一実施例を
示し、第３図と同一のものには第３図と同一の符号を付
している。FIG. 1 shows an embodiment of the off-delay timer according to the present invention. The same parts as those in FIG. 3 are designated by the same reference numerals as those in FIG.
第１図において、電源１、スイッチ２、抵抗３、ラッ
チングリレー４、リセットコンデンサ６、トランジスタ
７は従来のものと同様であるからこの説明は省略する。
電圧検出回路12はダイオード５とリセットコンデンサ６
の直列回路と並列に接続され、ダイオード５を介して充
電されるリセットコンデンサ６の充電電圧を検出し、そ
の検出電圧はセットコイル4aとリセットコイル4bの動作
電圧よりも高く設定されている。トランジスタ13のエミ
ッタ・コレクタとダイオード15と駆動コンデンサ14の直
列回路は電圧検出回路12と並列に接続されている。そし
て電圧検出回路12の出力端がトランジスタ13のベースに
接続されている。駆動コンデンサ14は電源１が遮断され
た後も時限回路８に給電するものでその静電容量は大き
い。駆動コンデンサ16はダイオード17を介して駆動コン
デンサ14と並列に接続されトランジスタ13のエミッタ・
コレクタを両ダイオード15,17と直列回路と並列にダイ
オード18が接続されている。この駆動コンデンサ16は電
源電圧に脈動がある場合に平滑する程度のものでその静
電容量は小さい。定電圧回路19は、その入力端が駆動コ
ンデンサ16と並列に接続され、互いに並列に接続された
電圧検出回路20と時限回路８に給電する。そして電圧検
出回路20は時限回路８に給電される電圧の低下を検出
し、その検出電圧は定電圧回路19の出力電圧と時限回路
８の動作電圧の中間程度に設定されている。電圧検出回
路20の出力端と時限回路８の出力端はいずれもOR回路21
のそれぞれの入力端に接続され、OR回路21の出力端はト
ランジスタ７のベースに接続されている。電源電圧検出
回路11は従来のものと同様にスイッチ２と抵抗３の接続
点と電源１のマイナス端に接続され、その出力端は検出
電圧が所定値以上のとき時限回路８の動作を禁止するよ
うに接続されている。In FIG. 1, the power supply 1, the switch 2, the resistor 3, the latching relay 4, the reset capacitor 6, and the transistor 7 are the same as those of the conventional one, and thus the description thereof is omitted.
The voltage detection circuit 12 includes a diode 5 and a reset capacitor 6.
The charging voltage of the reset capacitor 6 which is connected in parallel with the serial circuit and is charged through the diode 5 is detected, and the detected voltage is set higher than the operating voltage of the set coil 4a and the reset coil 4b. A series circuit of the emitter / collector of the transistor 13, the diode 15 and the driving capacitor 14 is connected in parallel with the voltage detection circuit 12. The output terminal of the voltage detection circuit 12 is connected to the base of the transistor 13. The drive capacitor 14 supplies electric power to the time circuit 8 even after the power source 1 is cut off, and has a large electrostatic capacity. The drive capacitor 16 is connected in parallel with the drive capacitor 14 via the diode 17 and is connected to the emitter of the transistor 13
A diode 18 is connected in parallel to the collector and both diodes 15 and 17 and the series circuit. The drive capacitor 16 is such that it is smoothed when there is a pulsation in the power supply voltage, and its electrostatic capacity is small. The constant voltage circuit 19 has its input end connected in parallel with the driving capacitor 16 and supplies power to the voltage detection circuit 20 and the time limit circuit 8 which are connected in parallel with each other. Then, the voltage detection circuit 20 detects a decrease in the voltage supplied to the time limit circuit 8, and the detected voltage is set to about the middle of the output voltage of the constant voltage circuit 19 and the operating voltage of the time limit circuit 8. The output end of the voltage detection circuit 20 and the output end of the time limit circuit 8 are both OR circuits 21.
Of the OR circuit 21 and the output terminal of the OR circuit 21 are connected to the base of the transistor 7. The power supply voltage detection circuit 11 is connected to the connection point of the switch 2 and the resistor 3 and the negative end of the power supply 1 like the conventional one, and the output end thereof inhibits the operation of the time limit circuit 8 when the detection voltage is a predetermined value or more. Are connected as.
このオフデレータイマの動作を第２図に示すタイムチ
ャートを参照しながら説明する。時刻t1にスイッチ２
（第２図では符号Ｋで示す）がオンすると電源電圧検出
回路11が電源電圧を検出して時限回路８に禁止信号S3を
発してこの時限回路８の動作を禁止する。これと同時に
抵抗３とダイオード５を介してリセットコンデンサ６
が、抵抗３とダイオード18を介して駆動コンデンサ16が
それぞれ充電され、それらの電圧V2,V4が上昇する。こ
れによりセットコイル4aの電圧V1も上昇する。駆動コン
デンサ16の電圧V4が上昇することにより、定電圧回路19
の出力電圧VDDも上昇し、所定電圧に達する。定電圧回
路19の出力電圧VDDが所定電圧に達するまでは電圧検出
回路20の出力信号S1がOR回路21を介してトランジスタ７
に送出されトランジスタ７がオンしてダイオード５に流
れる電流はリセットコイル4bにも流れるが時刻t2には出
力信号S1が消失し、トランジスタ７がオフしてリセット
コイル4bの電流は遮断される。こうしてリセットコンデ
ンサ６と駆動コンデンサ16の充電が早まるとともにセッ
トコイル4aの電圧V1の上昇も早くなり、この電圧V1がセ
ットコイル4aの動作電圧に達するとラッチングリレー４
がセットされ図示しない出力接点が動作する。そしてリ
セットコンデンサ６が所定の電圧まで上昇すると電圧検
出回路12が出力により時刻t3にトランジスタ13がオンし
駆動コンデンサ14が電圧V3で充電される。このときリセ
ットコンデンサ６と駆動コンデンサ16の充電電圧V2,V4
の上昇は一旦停止する。そして時刻t4において駆動コン
デンサ14の充電電圧V3が電圧検出回路12の検出電圧に達
すると、この時刻t4以降、リセットコンデンサ６、両駆
動コンデンサ14,16が並列に充電され、電圧V1も上昇
し、時刻t5には何れの電圧V1,V2,V3,V4もほぼ所定値に
落ちつきタイマは待機状態に入る。時刻t6にスイッチ２
（図ではＫ）がオフされると電源電圧検出回路11の入力
電圧が消失し、それまで禁止されていた時限回路８の禁
止が解除される。ここで時限回路８が始動し、所定の時
間が経過すると時刻t7に出力信号S2を発しOR回路21を介
してトランジスタ７をオンしてリセットコンデンサ６か
らリセットコイル4bに通電しラッチングリレー４の出力
接点を開放する。なお時刻t6から時刻t7までの間時限回
路８は両駆動コンデンサ14,16、主としてコンデンサ14
により定電圧回路19を介して電力の供給を受ける。The operation of the off-delay timer will be described with reference to the time chart shown in FIG. Switch 2 at time t 1
When (indicated by symbol K in FIG. 2) is turned on, the power supply voltage detection circuit 11 detects the power supply voltage and issues the prohibition signal S 3 to the time limit circuit 8 to prohibit the operation of the time limit circuit 8. At the same time, the reset capacitor 6 is connected via the resistor 3 and the diode 5.
However, the driving capacitor 16 is charged via the resistor 3 and the diode 18, and their voltages V 2 and V 4 rise. As a result, the voltage V 1 of the set coil 4a also rises. As the voltage V 4 of the driving capacitor 16 rises, the constant voltage circuit 19
Output voltage V DD also rises and reaches a predetermined voltage. Until the output voltage V DD of the constant voltage circuit 19 reaches a predetermined voltage, the output signal S 1 of the voltage detection circuit 20 passes through the OR circuit 21 and the transistor 7
To the reset coil 4b, the transistor 7 is turned on and the current flowing through the diode 5 also flows to the reset coil 4b, but at time t 2 , the output signal S 1 disappears, the transistor 7 is turned off, and the current in the reset coil 4b is cut off. . In this way, the charging of the reset capacitor 6 and the driving capacitor 16 is accelerated, and the voltage V 1 of the set coil 4a rises quickly. When this voltage V 1 reaches the operating voltage of the set coil 4a, the latching relay 4
Is set and the output contact (not shown) operates. Then, when the reset capacitor 6 rises to a predetermined voltage, the voltage detection circuit 12 outputs and the transistor 13 is turned on at time t 3 to charge the driving capacitor 14 with the voltage V 3 . At this time, the charging voltages V 2 and V 4 of the reset capacitor 6 and the driving capacitor 16
Stops rising. When the charged voltage V 3 of the driving capacitor 14 reaches the detection voltage of the voltage detection circuit 12 at time t 4, the time t 4 after the reset capacitor 6, the two drive capacitors 14 and 16 are charged in parallel, voltages V 1 Also rises, and at time t 5 , any of the voltages V 1 , V 2 , V 3 , and V 4 settles to a substantially predetermined value, and the timer enters a standby state. Switch 2 at time t 6
When (K in the figure) is turned off, the input voltage of the power supply voltage detection circuit 11 disappears and the prohibition of the time limit circuit 8 which has been prohibited until then is released. Here, the time limit circuit 8 is started, and when a predetermined time elapses, the output signal S 2 is issued at time t 7 , the transistor 7 is turned on via the OR circuit 21, the reset capacitor 6 is energized to the reset coil 4b, and the latching relay 4 is turned on. Open the output contact of. Note that the time limit circuit 8 from time t 6 to time t 7 includes both drive capacitors 14 and 16, mainly the capacitor 14
The power is supplied via the constant voltage circuit 19.
以上の説明は、両駆動コンデンサ14,16が十分充電さ
れた場合の動作について述べたが、駆動コンデンサ14が
未だ十分充電されない状態においてスイッチ２がオフさ
れ、時限回路８の出力信号S2が発生する以前に時限回路
８の電圧が低下した場合、例えば時刻t3に駆動コンデン
サ14が充電されていない状態において電源１が遮断され
ると、時限回路８は静電容量の小さい駆動コンデンサ16
のみから電力の供給を受ける。したがって電源１の遮断
から間もなく、定電圧回路19の出力電圧VDDは低下す
る。しかし定電圧回路19の出力電圧VDDが電圧検出回路2
0の検出電圧まで低下すると電圧検出回路20から出力信
号S1が出力され、OR回路21を介してトランジスタ７にベ
ース電流が供給されるからトランジスタ７がオンし、リ
セットコイル4bにリセットコンデンサ６の放電電流が流
れ、ラッチングリレー４はリセットされる。The above description has described the operation when both drive capacitors 14 and 16 are sufficiently charged. However, when the drive capacitor 14 is not yet sufficiently charged, the switch 2 is turned off and the output signal S 2 of the time limit circuit 8 is generated. If the voltage of the time circuit 8 drops before the power is turned off, for example, if the power supply 1 is cut off at a time t 3 in a state where the drive capacitor 14 is not charged, the time circuit 8 has the drive capacitor 16 having a small capacitance.
Receive power from only. Therefore, shortly after the power supply 1 is cut off, the output voltage V DD of the constant voltage circuit 19 decreases. However, the output voltage V DD of the constant voltage circuit 19 is the voltage detection circuit 2
When the detected voltage drops to 0, the output signal S 1 is output from the voltage detection circuit 20, and the base current is supplied to the transistor 7 via the OR circuit 21, so that the transistor 7 is turned on and the reset coil 4b receives the reset capacitor 6 The discharge current flows, and the latching relay 4 is reset.
本発明によれば、駆動コンデンサを静電容量の大きい
ものと小さいものに分割し、電源の投入時にはリセット
コンデンサと容量と小さい駆動コンデンサを先に充電す
るようにしたからセットコイルの電圧が動作電圧に達
し、ラッチングリレーをセットするまでの時間を短縮す
ることができる。これは長時限のタイマで駆動コンデン
サの容量が大きい場合に特に効果が大きい。さらに時限
回路の印加電圧の低下を検出し、その出力によりラッチ
ングリレーをセットするようにしたから駆動コンデンサ
の充電が十分でない場合にもラッチングリレーをリセッ
トすることができ信頼性の高いタイマを提供することが
できる。According to the present invention, the driving capacitor is divided into one having a large electrostatic capacitance and one having a small electrostatic capacitance, and the reset capacitor and the driving capacitor having a small capacitance are charged first when the power is turned on. It is possible to shorten the time required to set the latching relay. This is a long timed timer and is particularly effective when the capacity of the driving capacitor is large. Furthermore, because the drop in the voltage applied to the time circuit is detected and the latching relay is set by its output, the latching relay can be reset even when the drive capacitor is not sufficiently charged, providing a highly reliable timer. be able to.
第１図は本発明によるタイマの一実施例を示すブロック
図、第２図は第１図の動作を示すタイムチャート、第３
図は従来のタイマの一例を示すブロック図である。 1:電源、4:ラッチングリレー,4a:セットコイル、4b:リ
セットコイル、6:リセットコンデンサ、7,13:トランジ
スタ、8:時限回路、11:電源電圧検出回路、12,20:電圧
検出回路、14,16:駆動コンデンサ、17,18:ダイオード、
21:OR回路。FIG. 1 is a block diagram showing an embodiment of a timer according to the present invention, FIG. 2 is a time chart showing the operation of FIG. 1, and FIG.
The figure is a block diagram showing an example of a conventional timer. 1: Power supply, 4: Latching relay, 4a: Set coil, 4b: Reset coil, 6: Reset capacitor, 7,13: Transistor, 8: Timed circuit, 11: Power supply voltage detection circuit, 12,20: Voltage detection circuit, 14,16: Driving capacitor, 17,18: Diode,
21: OR circuit.
Claims (1)
ルを有し、第１のスイッチング素子と直列に接続され前
記セットコイルと並列に接続されたリセットコイルを有
し出力接点を駆動する２巻線ラッチングリレーと、前記
電源電圧で充電され前記リセットコイルを励磁するリセ
ットコンデンサと、このリセットコンデンサの充電電圧
を検出する第１の電圧検出回路と、この第１の電圧検出
回路の出力でオンされる第２のスイッチング素子と、電
源を遮断してから所定時間後信号を発しOR回路を介して
前記第１のスイッチング素子をオンする時限回路と、前
記電源電圧を検出しこの電圧が所定値を越えると前記時
限回路の始動を禁止する電源電圧検出回路と、前記第２
のスイッチング素子を介して前記電源電圧で充電され前
記時限回路を駆動する第１の駆動コンデンサと、第１の
ダイオードと直列に接続され前記第１の駆動コンデンサ
と並列に接続されて前記時限回路を駆動する第２の駆動
コンデンサと、前記第２のスイッチング素子と第１のダ
イオードとの直列回路と並列に接続された第２のダイオ
ードと、前記第1,第２の駆動コンデンサの電圧を検出し
その電圧が所定値を下回ると前記OR回路を介して前記第
１のスイッチング素子をオンする第２の電圧検出回路と
からなることを特徴とするオフデレータイマ。1. A power supply, a set coil connected to the power supply, a reset coil connected in series with the first switching element and connected in parallel with the set coil, and driving an output contact. A winding latching relay, a reset capacitor charged with the power supply voltage to excite the reset coil, a first voltage detection circuit for detecting a charging voltage of the reset capacitor, and an output of the first voltage detection circuit. A second switching element, a time circuit for turning on the first switching element via an OR circuit, which outputs a signal after a predetermined time has passed since the power supply was cut off, and the power supply voltage is detected and this voltage has a predetermined value. A power supply voltage detection circuit for prohibiting the start of the timed circuit when the voltage exceeds
A first drive capacitor that is charged with the power supply voltage via the switching element to drive the time circuit, and is connected in series with the first diode and in parallel with the first drive capacitor to connect the time circuit. A second driving capacitor to be driven, a second diode connected in parallel with the series circuit of the second switching element and the first diode, and the voltages of the first and second driving capacitors are detected. An off-delay timer comprising: a second voltage detection circuit that turns on the first switching element via the OR circuit when the voltage falls below a predetermined value.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1042251A JP2551135B2 (en) | 1989-02-22 | 1989-02-22 | Off-delay timer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1042251A JP2551135B2 (en) | 1989-02-22 | 1989-02-22 | Off-delay timer |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02222213A JPH02222213A (en) | 1990-09-05 |
| JP2551135B2 true JP2551135B2 (en) | 1996-11-06 |
Family
ID=12630808
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1042251A Expired - Lifetime JP2551135B2 (en) | 1989-02-22 | 1989-02-22 | Off-delay timer |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2551135B2 (en) |
-
1989
- 1989-02-22 JP JP1042251A patent/JP2551135B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02222213A (en) | 1990-09-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01198235A (en) | Current supply circuit arrangement | |
| JPS6127983B2 (en) | ||
| JP2551135B2 (en) | Off-delay timer | |
| JPH0740289Y2 (en) | Off-delay timer | |
| JPH10143259A (en) | Rush current preventing circuit | |
| JP2815230B2 (en) | Discharge lamp lighting device | |
| JP2507594B2 (en) | Slow start circuit | |
| JPH036728B2 (en) | ||
| KR900004840Y1 (en) | Driving circuit of automatic vending machine | |
| JP2600388B2 (en) | Off delay timer | |
| JPH05111156A (en) | Switching circuit for power on control and power on control method | |
| JPH0219311B2 (en) | ||
| JP2721522B2 (en) | Inverter circuit | |
| JPH05106901A (en) | Controller of air conditioner | |
| JPH0256034B2 (en) | ||
| JP3384909B2 (en) | Camera film winding control device | |
| JPH0327247Y2 (en) | ||
| JPH05219757A (en) | Electric discharge lamp lighting device | |
| JPH058598Y2 (en) | ||
| JP2865411B2 (en) | Discharge lamp lighting device | |
| JPH0270271A (en) | Starting circuit for self-excited inverter | |
| JPS635398Y2 (en) | ||
| JPH0561641B2 (en) | ||
| JPS6219897Y2 (en) | ||
| JP3593278B2 (en) | Switch with microcomputer reset circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070822 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080822 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080822 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090822 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090822 Year of fee payment: 13 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090822 Year of fee payment: 13 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090822 Year of fee payment: 13 |