JP2595263B2 - テストパターン自動作成方式 - Google Patents

Description

【発明の詳細な説明】 〔概要〕 マイクロプロセッサ及び周辺LSI等の高機能デバイス
の試験プログラムのテストパターン自動作成方式に関
し、 実装置上のデバイスのピン情報から特にピン識別情報
を含むテストパターンを自動作成することを目的とし、 被試験デバイスを装置上で動作させ、各ピンの信号レ
ベルをコンパレータを介して、通常、Highレベル、Low
レベル、中間レベルの３値の状態に変換し、そのピン情
報をテストメモリへ一時記憶する一時記憶手段と、前記
ピン情報に従い中間レベルのピン以外の全てのピンを被
試験デバイスへ印加するドライブパターンに変換する変
換手段と、該ドライブパターンを用いて、少なくとも１
ピン毎に、入力ドライバを切り離し、出力コンパレータ
を再接続する切換え手段と、その時前記出力コンパレー
タから得られるピン情報を期待値と比較する比較手段
と、前記比較手段の一致、不一致により、前記出力コン
パレータをそのまま接続すべきか、入力ドライバに切換
えて接続すべきかを判断し切換える判断接続手段と、前
記被試験デバイスの各ピンが正しい入出力状態に割り当
てられるまで前記切換え手段、比較手段及び判断接続手
段を繰り返す繰り返し手段と、前記繰り返し手段によっ
て得られる入出力ピンの識別情報を含む所望のテストパ
ターンを前記テストメモリに記憶するテストパターン記
憶手段を備えるように構成する。

〔産業上の利用分野〕

本発明は、マイクロプロセッサ及び周辺LSI等の高機
能デバイスの試験プログラムのテストパターン自動作成
方式に関する。

集積回路（IC）のICテスタでは、通常、デバイスに入
力する入力パターンとデバイスから出力されるであろう
出力期待パターンをテストメモリに記憶し、入力パター
ンに従い、ドライバを介して、デバイスに入力信号を印
加し、出力期待パターンに一致する出力パターンがデバ
イスから出力されたかどうかをコンパレータにより判断
し、前記デバイスが良品か不良品かを判断する方法をと
っている。

しかし、マイクロプロセッサ及びその周辺LSIの機能
の高度化に伴い、LSIテスタによる試験は、入力パター
ンや出力期待パターンが複雑になり、マニュアルによる
パターン作成には限界がきている。そのため、良品デバ
イスからのピン情報の吸い上げによりテストパターンを
作成することが一般的になってきている。

〔従来の技術〕

論理回路から構成される集積回路（IC）が正しく動作
するかどうかを試験する場合、一般に第５図に示される
ようなテスタが利用される。50は被検査用のデバイス
（Device Under Test（DUT））、51はデバイス50に入力
する入力パターンとデバイス50から出力されるであろう
出力期待パターンを記憶するテストメモリ、52はデバイ
ス50の入力ピンに対してドライバを介して適当なレベル
の入力信号を駆動し、出力ピンに対して出力信号と期待
値のレベル比較を行うピンエレクトロニクス回路、53は
テストプログラムを格納する制御プログラム格納メモ
リ、54は制御プログラムに従いテストメモリ51とピンエ
レクトロニクス回路52を制御する制御部である。

通常テスト時では、デバイス50にテストメモリ51から
入力パターンをピンエレクトロニクス回路52内のドライ
バを介して印加し、デバイス50から出力される出力パタ
ーンとテストメモリ51からの出力期待パターンをピンエ
レクトロニクス回路52内のコンパレータ（比較器）で比
較しデバイス50が良品が不良品かを判断する。

このようなテスタでデバイスの試験を行う場合、試験
方法には機能（ファンクション）試験と電気特性試験が
ある。機能試験はデバイス内の組合せ回路あるいは順序
回路が理論的に正しく動作するかどうかをチェックする
試験で、内部のほとんどの部分を検査するためには、非
常に多くの入力パターンが印加される。機能試験では、
出力パターンと出力期待パターンとの比較は排他的論理
和による論理的なコンパレータが利用される。一方、電
気特性試験は、入出力電圧のレベル等の特性を調べるDC
試験と遅延時間やセットアップ時間等の特性を調べるAC
試験があり、入力電圧のレベルを変化させたり、あるい
は出力電圧と比較する参照電圧のレベルを変化させて特
性を調べる。電気特性試験では、出力パターンと出力期
待パターンはアナログ電圧値で比較されるので、アナロ
グコンパレータが利用される。

しかし、マイクロプロセッサ及びその周辺LSIの機能
の高度化に伴い、LSIテスタによる試験は、入力パター
ンや出力期待パターンが複雑になり、マニュアルによる
パターン作成には限界がきている。そのため、良品デバ
イスからのピン情報の吸い上げによりテストパターンを
作成することが一般的になってきている。

ところが、電気的特性試験においては、テストパター
ンはデバイス50の入力ピン、出力ピン及び両方向性のピ
ンを区別する情報（以後、ピン識別情報と呼ぶ）、さら
に、出力電圧値のHigh（Ｈ）状態とLow（Ｌ）状態のレ
ベル値を確認する期待情報を含むものでなければならな
いが、従来テストパターンの容易な作成手段としてテス
タへのピン識別情報と入力パターンはマニュアルで作成
し出力期待パターンは良品デバイスより吸い上げる方法
をとってきた。

〔発明が解決しようとする問題点〕

このように、出力期待値のみを良品デバイスより吸い
上げる従来方法では、ピン識別情報と入力パターンの作
成は、人間が考察しながらマニュアルで作成するため、
ピン数が非常に多く、しかも命令の先取り（プリフェッ
チ）やキャッシュの内蔵等により機能が複雑化している
マイクロプロセッサ等のデバイスに対しては、それらの
作成も容易ではないという問題が生じていた。

本発明は、デバイスのピン情報から特にピン識別情報
を含むテストパターンを自動作成するテストパターン自
動作成方式を提供することを目的とする。

〔問題点を解決するための手段〕

本発明では、マイクロプロセッサ等のLSIから構成さ
れた良品デバイスを装置上で実際に動作させ、テストパ
ターンを吸い上げることを基本とする。ここで吸い上げ
た情報は入出力の区別がないので、テスタ上で同じ構造
の被検査デバイスをドライブする時に必要となるピン識
別情報を含むテストパターンに変換される。前記テスト
パターンへの変更は本発明では自動パターン修正プログ
ラムのアルゴリズムに従い、その動作フローは、第１図
に示される。

本動作フローではドライバを接続する場合はその論理
に従い“0"または“1"と書き、コンパレータを接続する
場合は、その期待値のHighレベル、Lowレベル及びハイ
インピーダンス（中間レベル）によりそれぞれ“H",
“L",“Z"と記す。

ステップ10で、ピン対応のチャネルのすべての出力を
コンパレータモードにし、ステップ11で良品の被試験デ
バイスを実際の装置上で実動作させる。そして、一時記
憶手段により、各ピンの信号レベルLSIテスタ内のコン
パレータを介してＨ、Ｌ、Ｚの３値の状態に変換し生成
されたピン情報をテストメモリへ一時記憶する。すなわ
ち、パターンの吸い上げを行う。ステップ13で、変換手
段により、LSIテスタの全チャネルを入力のドライバモ
ードに変換し、さらに前記テストメモリ内の３値ピン情
報をドライブパターンに変換する。ここでドライブパタ
ーンとはＬを０に、Ｈを１に変換してできるパターンで
ある。ステップ13の時点ではＺは変更されない。前記変
換手段はＺパターンの処理を含み、次のステップ14で、
Ｚパターンの処理を行う。すなわち、前記ドライブパタ
ーンを用いて対応するピンを強制的に駆動し、Ｚに対応
するピンの出力レベルをステップ140で調べる。この出
力レベルは前記ドライブパターンを印加しても通常は、
Ｚに対応する中間レベルとなるが、一時的なバスファイ
トによりＺになっていた可能性もあるので、FAILする場
合もある。そこで、ステップ140で、前記ドライブパタ
ーンの印加に対しても同様にＺが出力されたならばPASS
したとし、ステップ142に移る。ステップ142では、Ｚに
対応するピンの中間レベルがＨからＬ、あるいはＬから
Ｈへの遷移時期にストローブしたことによって生じたも
のかどうかのチェックを行う。そのために、ストローブ
する時刻を前後に移動させて信号レベルをチェックす
る。そして、ステップ143に移り、前記ストローブの移
動により、状態がＺからＨあるいはＺからＬに変化すれ
ば、ステップ144に移り、ＺをＸに変更する。ここでＸ
は、信号の遷移時期にあることを示す信号である。Ｘの
ときには、コンパレータをOFFし、Ｘピンをマスクして
検査の対象からはずし、ステップ15に移る。また、ステ
ップ143で、ストローブの移動によってもＺはＺのまま
であったならば、そのピンはＺ（ハイインピーダンス）
ピンと決定され、Ｚのままで、ステップ15に移る。ま
た、先のステップ140において、前記ドライブパターン
の印加によってもし、FAILするようであれば、Ｚを１ま
たは０の入力パターンに変更し、ステップ15に移る。従
って、ステップ15の前までの変換手段では、ＸピンとＺ
ピンを除く全てのピンを入力ピンとする“1"と“0"のド
ライブパターンが得られる。

次に、前記変換手段により得られた前記ドライブパタ
ーンを用いて、切換え手段により、少なくとも１ピン毎
にテスタ上の入力ドライバを切り離し、出力コンパレー
タを再接続する。本動作フローでは、１チャネルずつド
ライバをコンパレータに変更するものとして、ステップ
15でこの切換えが実行される。切り換え後、ステップ17
と170の判断接続手段により、前記出力コンパレータか
ら得られるＨまたはＬのピン情報と期待値とを比較し、
もし一致すれば、確かにデバイスからの出力信号である
ことを示すので、出力モードのままにする。また、もし
不一致であれば、ステップ170で、出力コンパレータを
ドライバに戻し、入力モードにする。そして、ステップ
18でENDの判定を行い、ENDでなければ、繰り返し手段に
より、ステップ19を介してステップ15に戻り、デバイス
の各ピンが正しい入出力状態に割り当てられるまで、切
換動作（ステップ15）、比較動作（ステップ16）および
判断接続動作（ステップ17,170）を繰り返す。前記繰り
返しにより、全チャネルおよびテストメモリ内の全アド
レスの調査が終了すれば、ステップ18からステップ200
に移り、ここで、テストパターン記憶手段により、入出
力ピンの識別情報を含むテストパターンをファイル化
し、終了する。

〔作用〕

本発明では、実際に装置上で動作している良品デバイ
スからの信号を吸い上げ、H,L,Zの３値の状態のパター
ンを用いて、１ピンづつ出力モードにし、それ以外は前
記パターンを入力用のドライブパターンとして再度デバ
イスに与え、出力モードにしたことが正しいかどうかを
テスタ上で調べることにより、ピン識別情報を含むテス
トパターンを自動作成している。

〔実施例〕

第１図の本発明の動作フローを第２図の吸い上げデー
タの変換過程略図を用いてさらに詳細に説明する。

本動作フローではドライバを接続する場合はその論理
に従い“0"または“1"と書き、コンパレータを接続する
場合は、その期待値のHighレベル、Lowレベル及びハイ
インピーダンス（中間レベル）によりそれぞれ“H",
“L",“Z"と記する。

（ｉ）ステップ10,11及び12で、まずピンエレクトロニ
クス回路32内のドライバ322をリレー回路321のOFFによ
り切り離し、デバイス30の全ピンにバッファ326を介し
てコンパレータ327,328を接続して、動作しているデバ
イス30より、パターンの吸い上げを行う。このパターン
の各ピン情報は第２図の20に示されるようなH,L,Zの３
値である。

（ii）次にステップ13でテストメモリ内の３値ピン情報
をドライブパターンに無条件に変更する。ここで、ドラ
イブパターンとは、第２図の21に示されるように、H/L
を1/0に変換したものである。

（iii）次にステップ14でＺパターンの処理を行う。21
のドライブパターンを用いて、デバイス30を駆動する。
このとき、Ｚはそのままにしておく。そのため、出力期
待値はＺのみであるから、このドライブパターンは通常
PASSするはずである。しかし、一時的にバスファイトが
起っている可能性がある。そこで、Ｚが０または１に変
化すれば、H/L→1/0の変換により入力モードにする。ま
たPASSすれば、ストローブを移動させる。もし、ＺがＨ
またはＬとなれば、対応するピン情報は入出力遷移時の
情報となる。この場合は入出力遷移時のＺパターンをOF
Fモードにしてコンパレータをマスクする。あるいは、
Ｚとなっているパターンの前後の状態（0/1）に合わせ
てもよい。

（iv）次に、ステップ15,16,17でそれまでで得られたド
ライブパターンを第２図の22に示されるように１ビット
ずつコンパレータへ戻していく。第２図の22では、１チ
ャネル目が０からＬに戻されている。この場合、１チャ
ネル目のみ出力モードとなる。このドライブパターンで
もしPASSすれば１チャネル目はデバイスが確かに出力し
ている出力信号を受信していることを示すので、出力モ
ードとみなせる。FAILならドライブすべきものであり、
もとの0/1に戻せばよい。

（ｖ）上記手順を指定されたチャネルの指定されたアド
レス範囲内で繰り返し実行すれば、第２図の23に示され
るような、所望のテストパターンが得られるので、これ
をファイル化する。このテストパターンは明らかに入出
力ピンの識別情報を含むテストパターンであり、デバイ
ス30と同じ構造の他の被試験デバイスに対してテスタ上
で電気特性試験を実施するときに利用される。

第３図は本発明の構成図で、テストパターンの吸い上
げ及び自動変換装置である。

30は良品の被試験デバイス（DUT）のマイコンであ
り、実際の計算機内の基板302上に設置され実動作して
いる。すなわち、デバイスがCPUであれば、計算機内の
主記憶から命令をフェッチし命令解読し、演算命令に対
しては内部のALUで演算を実行する。主記憶参照命令で
あれば、主記憶にアドレスを与え主記憶内のデータを読
んだりあるいはデータを書込む。従って、デバイス30の
入力ピンには入力信号が印加され、出力ピンからは出力
信号が出力される。３はLSIテスタである。31は被試験
デバイスに入力する入力パターンと前記被試験デバイス
から出力されるであろう出力期待パターンを記憶するテ
ストメモリであるが、本発明では、テストパターンを自
動作成する過程に生ずるドライブパターンを一時的に格
納するメモリとしても利用される。32は被試験デバイス
の入力ピンに対してドライバを介して適当なレベルの入
力信号を駆動し、出力ピンに対して出力信号と期待値の
レベル比較を行うピンエレクトロニクス回路、33は本発
明のテストパターン自動作成用プログラムおよび検査時
のテストプログラムが格納される制御プログラム格納メ
モリ、34は本発明のテストパターン自動作成用プログラ
ムおよびテストプログラムに従って、テストメモリ31と
ピンエレクトロニクス回路32を制御する制御部である。

本発明では、良品の被試験デバイス30を実際の装置上
で実動作させ、各ピンに接続される信号線301を介して
各ピンの信号レベルをピンエレクトロニクス回路32内の
コンパレータを介してH,L,Zの３値の状態に変換し生成
されたピン情報を一時テストメモリ31に記憶する。すな
わち全ピンのピン情報の吸い上げをまず行う。

第４図は、本発明において利用されるLSIテスタ３内
のピンエレクトロニクス回路32の構成図である。

ピンエレクトロニクス回路32の入出力端子はチャネル
と呼ばれ、被試験デバイス30の各ピンは、対応する各チ
ャネルに信号線301によって接続される。従って、チャ
ネルを介して被試験デバイス30のピン情報を吸い上げる
ことが可能であり、さらにチャネルを介して試験デバイ
スにピン情報を与えることが可能となる。

322は入力用のドライバで、テスタのドライブ回路はH
igh（Ｈ）側及びLow（Ｌ）側のそれぞれの電圧値をプロ
グラムで制御でき、さらに、入力電圧を変化させること
も可能である。321はリレー回路である。対応するチャ
ネルをドライバ322で駆動する場合のみリレー回路321が
ON状態となる。また、326はバッファであり、チャネル
を介して外部から入力される入力信号を受ける。各チャ
ネルは対応するバッファ326の入力に直接接続される
が、ドライバ322にはリレー回路321を介して接続され
る。そのため、各チャネルはリレー回路321がONのとき
のみ外部に信号を与えることになる。テストメモリ31内
の入力パターンはドライブパターンとしてドライブパタ
ーンレジスタ324にセットされ、クロック選択回路325で
選択されたクロックタイミングに同期して、ドライブパ
ターンレジスタ324内の論理内容に対応する波形が波形
合成回路323で形成される。形成された波形がドライバ3
22に入力され、適当な電圧値でドライバ322から出力さ
れる。

一方、外部から入力された信号はバッファ326を介し
てHigh側コンパレータ327およびLow側コンパレータ328
に与えられ、それぞれ参照電圧VOHおよび参照電圧VOLと
比較される。コンパレータ327、328は共にアナログコン
パレータである。各コンパレータ327、328の出力は一致
または不一致に対応する論理信号となり、パターン比較
器329に与えられる。また、テストメモリ31から出力さ
れる出力期待パターンは比較パターンレジスタ3210にセ
ットされ、その内容がパターン比較回路329に与えられ
る。パターン比較回路329は排他的論理和構成されるデ
ジタルコンパレータであり、不一致であれば、FAIL信号
が出される。また、コンパレータイネーブル信号がディ
スイネーブルのときにはデジタルコンパレータによる比
較は行なわれない。

以上説明したテストパターンの吸い上げ及び自動変換
装置において、本発明のテストパターン自動作成方式に
従うプログラムは制御プログラム格納メモリ33に格納さ
れ、第１図に示される動作フローに従って、制御部34を
介してピンエレクトロニクス回路32およびテストメモリ
31を制御する。

次に本発明で自動作成されたテストパターンの利用法
について説明する。

本アルゴリズムで作成したテストパターンは実デバイ
スの動作のコピーであり基本的にファンクションテスト
を意図していない。

素子の電気的特性のうちViL,ViH,VOL,VOH等のDC的特
性の調査及びディレイ、セットアップ等のAC的特性の調
査を目的とする。

一例としてViL,ViH特性の測定法について概略を記
す。

本方式により得られたテストパターンを用いてLSIテ
スタにて試験を行うが、テスタのドライブ回路はHigh側
及びLow側の電圧値をプログラム制御できるようになっ
ている。

得られたパターンにおいて入力電圧を変化させて行く
とコンパレータパターン（期待値）と一致する電圧値と
不一致となる電圧値の境界値が求められる。これがViH
またはViLとなる。

同様にコンパレータの基準電圧の境界値を求めればそ
れがVOH及びVOLとなる。

〔発明の効果〕

以上説明したように本発明によれば、ピン識別情報を
実動作しているデバイスの信号の吸い上げから得られた
パターンから自動的に得られるので、いかなる複雑な動
作を行う高機能なLSIのデバイスに対しても容易にテス
トパターンが自動作成できるようになる。

【図面の簡単な説明】

第１図は、自動パターン修正プログラムフロー、 第２図は、吸い上げデータの変換過程略図、 第３図はテストパターンの吸い上げ及び自動変換装置ブ
ロック図、 第４図は、本発明において利用されるLSIテスタ内のピ
ンエレクトロニクス回路の構成図、 第５図は、一般に用いられるテスタ構成図である。 H,L,Z……ピン情報、 ３……LSIテスタ、 10……全チャネルのドライバOFFコンパレータON、 11……DUT RUN、 12……パターンの吸い上げ、 13……全チャネルのドライバをONとする、 14、140……PASS?、 14、141……Ｚ→0or1へ変更、 14、142……ストローブを前後させて信号レベルをチェ
ック、 14、143……状態が変化？、 14、144……Ｚ→Ｘへ変更、 15……1chずつドライバをコンパレータに変更、 16……DUT RUN、 17……PASS?、 18……END?、 19……NEXTビット、 170……ドライバに戻す、 200……ファイル化、 201……終了、 30……被試験デバイス、 31……テストメモリ、 32……ピンエレクトロニクス回路、 33……制御プログラム格納メモリ、 34……制御部、 302……基板、 327,328……コンパレータ．

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】実デバイスからの信号の吸い上げを行い、
   テストパターンデータを作成する集積回路の試験プログ
   ラム作成方法において、 被試験デバイスを装置上で動作させ、各ピンの信号レベ
   ルをアナログコンパレータ（以下コンパレータと言う）
   を介して、Highレベル、Lowレベル、中間レベルの３値
   の状態に変換し、そのピン情報をテストメモリへ一時記
   憶する一時記憶手段（10、11、12）と、 前記Highレベルのピンには入力ドライバの論理値“1"を
   割り当て、前記Lowレベルのピンには入力ドライバの論
   理値“0"を割り当てることにより、前記ピン情報を被試
   験デバイスへ印加するドライブパターンに変換する変換
   手段（13、14）と、 該ドライブパターンが印加される被試験デバイスの少な
   くとも１ピン毎に、入力ドライバを切り離し、出力コン
   パレータを再接続する切換え手段（15）と、 その時出力コンパレータから得られるピン情報を期待値
   と比較する比較手段（16）と、 前記比較手段（16）の一致、不一致により、前記出力コ
   ンパレータをそのまま接続すべきか、入力ドライバに切
   換えて接続すべきかを判断し切換える判断接続手段（1
   7、170）と、 前記比較手段（16）により一致と判断されたピンを出力
   ピンとみなし、前記比較手段（16）により不一致と判断
   されたピンを入力ピンとみなし、前記被試験デバイスの
   各ピンが正しい入出力状態に割り当てられるまで前記切
   換え手段（15）、比較手段（16）及び判断接続手段（1
   7、170）による各動作を繰り返す繰り返し手段（19）
   と、 前記繰り返し手段（19）によって得られる入出力ピンの
   識別情報を含む所望のテストパターンを前記テストメモ
   リに記憶するテストパターン記憶手段（200）とを備え
   ることを特徴とするテストパターン自動作成方式。