JP2590923B2 - 多重化ｐｃｍ信号中継装置 - Google Patents
多重化ｐｃｍ信号中継装置Info
- Publication number
- JP2590923B2 JP2590923B2 JP21761487A JP21761487A JP2590923B2 JP 2590923 B2 JP2590923 B2 JP 2590923B2 JP 21761487 A JP21761487 A JP 21761487A JP 21761487 A JP21761487 A JP 21761487A JP 2590923 B2 JP2590923 B2 JP 2590923B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- pcm
- circuit
- ais
- signals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Time-Division Multiplex Systems (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は低位PCM信号を複数個同期多重して生成され
たPCM多重信号を伝送路信号とするPCM通信方式に関し，
特にAIS信号発生回路を設けた多重化PCM信号中継装置に
関する。
たPCM多重信号を伝送路信号とするPCM通信方式に関し，
特にAIS信号発生回路を設けた多重化PCM信号中継装置に
関する。
従来，この種の伝送路受信信号が非同期状態におい
て,AIS（alarm information signal）信号（アラームが
次の中継器に波及するのを防止する信号）を挿入する機
能をもつPCM中継装置では，第３図に示すとおり同期多
重された高位PCM信号ｙを分離回路14にて複数の低位PCM
信号a,b,c,dに分離し，同期状態では低位PCM信号a,b,c,
dを選択し，非同期状態においては,AIS信号発生回路6,
7,8,9で各低位PCM信号ごとに発生させるAIS信号を切替
回路10,11,12,13にて，選択して出力するようになって
いた。
て,AIS（alarm information signal）信号（アラームが
次の中継器に波及するのを防止する信号）を挿入する機
能をもつPCM中継装置では，第３図に示すとおり同期多
重された高位PCM信号ｙを分離回路14にて複数の低位PCM
信号a,b,c,dに分離し，同期状態では低位PCM信号a,b,c,
dを選択し，非同期状態においては,AIS信号発生回路6,
7,8,9で各低位PCM信号ごとに発生させるAIS信号を切替
回路10,11,12,13にて，選択して出力するようになって
いた。
また，第４図に示すとおり，同期多重された上位PCM
信号ｙを複数個に分離した下位PCM信号a,b,c,dは，それ
ぞれ複数個の同期回路15,15,15,15で同期監視を行な
い，同期状態では下位PCM信号を選択し，非同期状態に
おいては各下位PCM信号ごとに設けたDATA生成回路1,1,
1,1から,AIS信号を選択して出力するようになってい
た。
信号ｙを複数個に分離した下位PCM信号a,b,c,dは，それ
ぞれ複数個の同期回路15,15,15,15で同期監視を行な
い，同期状態では下位PCM信号を選択し，非同期状態に
おいては各下位PCM信号ごとに設けたDATA生成回路1,1,
1,1から,AIS信号を選択して出力するようになってい
た。
ところで，上述した従来のAIS信号挿入機能をもつPCM
中継装置は第３図に示すとおり，高位PCM信号を複数の
低位PCM信号に分離し，同期状態では各低位PCM信号を出
力し，非同期時ではAIS信号を出力するが各低位PCM信号
ごとにAIS信号発生回路6,7,8,9を持つ様になっているた
め，高位PCM信号が複数の低位PCM信号の同期多重信号の
場合,AIS信号発生回路が複数倍必要となり，回路規模が
大きく，かつ複雑になり，消費電流も大きくなるという
欠点がある。
中継装置は第３図に示すとおり，高位PCM信号を複数の
低位PCM信号に分離し，同期状態では各低位PCM信号を出
力し，非同期時ではAIS信号を出力するが各低位PCM信号
ごとにAIS信号発生回路6,7,8,9を持つ様になっているた
め，高位PCM信号が複数の低位PCM信号の同期多重信号の
場合,AIS信号発生回路が複数倍必要となり，回路規模が
大きく，かつ複雑になり，消費電流も大きくなるという
欠点がある。
また，上述した従来のAIS信号挿入機能を持つPCM中継
装置では，第４図に示すとおり，同期状態監視のため
に，複数個の下位PCM信号ごとに同期回路が有り，しか
も，非同期状態のとき,AIS信号発生させるために，各下
位PCM信号ごとにDATA生成回路をもつAIS信号発生回路が
有るため，回路規模が非常に大きくかつ複雑になり消費
電流も大きくなるという欠点がある。
装置では，第４図に示すとおり，同期状態監視のため
に，複数個の下位PCM信号ごとに同期回路が有り，しか
も，非同期状態のとき,AIS信号発生させるために，各下
位PCM信号ごとにDATA生成回路をもつAIS信号発生回路が
有るため，回路規模が非常に大きくかつ複雑になり消費
電流も大きくなるという欠点がある。
そこで，本発明の技術的課題は，上記欠点に鑑み，高
位PCM信号が複数の低位PCM信号の同期多重信号の場合に
も，低位PCM信号毎のAIS信号発生回路を必要としない多
重化PCM信号中継装置を提供することである。
位PCM信号が複数の低位PCM信号の同期多重信号の場合に
も，低位PCM信号毎のAIS信号発生回路を必要としない多
重化PCM信号中継装置を提供することである。
また，本発明の他の技術的課題は，複数個の下位PCM
信号毎の同期回路を必要としない多重化PCM信号中継装
置を提供することである。
信号毎の同期回路を必要としない多重化PCM信号中継装
置を提供することである。
本発明によれば，フレームを構成したPCMパルス列を
一系統分とする低位のPCM信号を複数個同期多重した高
位のPCM多重信号を伝送路信号とする多重化PCM信号中継
装置において，入力した高位PCM多重信号ｙを低位PCM信
号a,b,c,dに分離する分離回路14と，分離された各低位P
CM信号a,b,c,dの同期・非同期を検出する同期回路15と,
1つの非同期時のスクランブルデータを作成するDATA生
成回路１と，フレーム信号ｉ及び１つの低位PCM信号の
識別信号k,l,mとを付加するフレーム生成回路２と，該
フレーム生成回路２からの出力信号の識別信号n,o,pを
他の低位PCM信号の識別信号におきかえる識別信号付加
回路3,4,5と，前記DATA生成回路１のスクランブルデー
タと前記フレーム生成回路２及び前記識別信号付加回路
3,4,5の出力信号とから非同期時における低位PCM信号用
主信号AIS信号q,r,s,tを生成するAIS信号発生回路6,7,
8,9と，前記同期回路15からの切替信号e,f,g,hで，各低
位PCM信号a,b,c,dとAIS信号発生回路6,7,8,9からの各低
位PCM信号用主信号AIS信号q,r,s,tとを切替える切替回
路10,11,12,13と，該切替回路10,11,12,13からの各低位
PCM信号a,b,c,d又は各低位PCM信号用AIS信号を多重化す
る多重回路16とを有することを特徴とする多重化PCM信
号中継装置が得られる。
一系統分とする低位のPCM信号を複数個同期多重した高
位のPCM多重信号を伝送路信号とする多重化PCM信号中継
装置において，入力した高位PCM多重信号ｙを低位PCM信
号a,b,c,dに分離する分離回路14と，分離された各低位P
CM信号a,b,c,dの同期・非同期を検出する同期回路15と,
1つの非同期時のスクランブルデータを作成するDATA生
成回路１と，フレーム信号ｉ及び１つの低位PCM信号の
識別信号k,l,mとを付加するフレーム生成回路２と，該
フレーム生成回路２からの出力信号の識別信号n,o,pを
他の低位PCM信号の識別信号におきかえる識別信号付加
回路3,4,5と，前記DATA生成回路１のスクランブルデー
タと前記フレーム生成回路２及び前記識別信号付加回路
3,4,5の出力信号とから非同期時における低位PCM信号用
主信号AIS信号q,r,s,tを生成するAIS信号発生回路6,7,
8,9と，前記同期回路15からの切替信号e,f,g,hで，各低
位PCM信号a,b,c,dとAIS信号発生回路6,7,8,9からの各低
位PCM信号用主信号AIS信号q,r,s,tとを切替える切替回
路10,11,12,13と，該切替回路10,11,12,13からの各低位
PCM信号a,b,c,d又は各低位PCM信号用AIS信号を多重化す
る多重回路16とを有することを特徴とする多重化PCM信
号中継装置が得られる。
また，本発明によれば，フレームを構成したPCMパル
ス列を一系統分とする下位PCM信号を複数個同期多重し
た上位のPCM多重信号を伝送路信号とする中継装置にお
いて入力した上位PCM多重信号ｙを下位PCM信号a,b,c,d
に分離する分離回路14,複数個の下位PCM信号a,b,c,dの
うち１本を選択する選択回路17,1つの同期回路15,1つの
非同期のスクランブルデータを作成するDATA生成回路1,
フレーム信号及び１つの下位PCM信号の識別信号を付加
するフレーム生成回路2,該フレーム生成回路２からの出
力信号の識別信号k,l,mを他の下位PCM信号の識別信号に
おきかえる識別信号付加回路3,4,5,前記DATA生成回路１
のスクランブルデータと前記フレーム生成回路２及び前
記識別信号付加回路3,4,5の出力信号から，非同期時に
おける下位PCM信号用AIS信号q,r,s,tを生成するAIS信号
発生回路6,7,8,9,各下位PCM信号a,b,c,dとAIS信号q,r,
s,tとを切替える切替回路10,11,12,13,該切替回路10,1
1,12,13と前記選択回路17とを制御する制御回路18及び
切替回路10,11,12,13からの各下位PCM信号a,b,c,d又は
各下位PCM用AIS信号q,r,s,tを多重する回路とを有する
ことを特徴とする多重化信号中継装置が得られる。
ス列を一系統分とする下位PCM信号を複数個同期多重し
た上位のPCM多重信号を伝送路信号とする中継装置にお
いて入力した上位PCM多重信号ｙを下位PCM信号a,b,c,d
に分離する分離回路14,複数個の下位PCM信号a,b,c,dの
うち１本を選択する選択回路17,1つの同期回路15,1つの
非同期のスクランブルデータを作成するDATA生成回路1,
フレーム信号及び１つの下位PCM信号の識別信号を付加
するフレーム生成回路2,該フレーム生成回路２からの出
力信号の識別信号k,l,mを他の下位PCM信号の識別信号に
おきかえる識別信号付加回路3,4,5,前記DATA生成回路１
のスクランブルデータと前記フレーム生成回路２及び前
記識別信号付加回路3,4,5の出力信号から，非同期時に
おける下位PCM信号用AIS信号q,r,s,tを生成するAIS信号
発生回路6,7,8,9,各下位PCM信号a,b,c,dとAIS信号q,r,
s,tとを切替える切替回路10,11,12,13,該切替回路10,1
1,12,13と前記選択回路17とを制御する制御回路18及び
切替回路10,11,12,13からの各下位PCM信号a,b,c,d又は
各下位PCM用AIS信号q,r,s,tを多重する回路とを有する
ことを特徴とする多重化信号中継装置が得られる。
次に本発明の実施例について図面を参照して説明す
る。第１図は本発明の多重化PCM信号中継装置の一実施
例のブロック図である。高位PCM多重受信信号y,高位PCM
CLK y′を分離回路14に入力し,4系統の低位PCM信号a,b,
c,dに分離し，各々同期回路15で同期をとり，同期時・
非同期時の切替信号SEL1e,SEL 2f,SEL 3g,SEL 4hを出力
する。
る。第１図は本発明の多重化PCM信号中継装置の一実施
例のブロック図である。高位PCM多重受信信号y,高位PCM
CLK y′を分離回路14に入力し,4系統の低位PCM信号a,b,
c,dに分離し，各々同期回路15で同期をとり，同期時・
非同期時の切替信号SEL1e,SEL 2f,SEL 3g,SEL 4hを出力
する。
DATA生成回路１では,AIS時のスクランブルデータDATA
iを作り，フレーム生成回路２では１つの低位PCM信号用
識別信号k,l,mを含むフレーム信号ｊを作り，識別信号
付加回路3,4,5では，各々フレーム信号ｊから識別信号
を他の低位PCM信号用識別信号k,l,mにおきかえ他の低位
PCM信号用のフレーム信号n,o,pとして出力する。
iを作り，フレーム生成回路２では１つの低位PCM信号用
識別信号k,l,mを含むフレーム信号ｊを作り，識別信号
付加回路3,4,5では，各々フレーム信号ｊから識別信号
を他の低位PCM信号用識別信号k,l,mにおきかえ他の低位
PCM信号用のフレーム信号n,o,pとして出力する。
AIS信号発生回路6,7,8,9では，各々DATA生成回路１か
らの入力に識別信号付加回路3,4,5のフレーム信号n,o,p
を加えて，各低位PCM信号用の非同期時のAIS信号とし
て，主信号AIT信号q,r,s,tを出力する。
らの入力に識別信号付加回路3,4,5のフレーム信号n,o,p
を加えて，各低位PCM信号用の非同期時のAIS信号とし
て，主信号AIT信号q,r,s,tを出力する。
切替回路10,11,12,13では，低位PCM信号a,b,c,d及び
主信号AIS信号q,r,s,tを入力し，切替信号SEL e,f,g,l
により，同期時は低位PCM信号a,b,c,d,非同期時は主信
号AIS信号q,r,s,tを選び，送信信号u,v,w,xとして出力
する。
主信号AIS信号q,r,s,tを入力し，切替信号SEL e,f,g,l
により，同期時は低位PCM信号a,b,c,d,非同期時は主信
号AIS信号q,r,s,tを選び，送信信号u,v,w,xとして出力
する。
多重回路16では，送信信号u,v,w,x及び高位PCMCLKy′
を入力し，高位PCM多重送信信号ｚとして出力する。
を入力し，高位PCM多重送信信号ｚとして出力する。
次に本発明の他の実施例について図面を参照して説明
する。第２図は本発明の一実施例のブロック図である。
上位PCM多重受信信号ｙを分離回路14に入力し，複数個
（第２図では４つ）の下位PCM信号a,b,c,dに分離し，時
分割に下位信号１本を選択回路17で選択し,1つの同期回
路15で選択した下位信号の同期・非同期を判定した上
で，切替信号e,f,g,hを制御回路18から出力する。
する。第２図は本発明の一実施例のブロック図である。
上位PCM多重受信信号ｙを分離回路14に入力し，複数個
（第２図では４つ）の下位PCM信号a,b,c,dに分離し，時
分割に下位信号１本を選択回路17で選択し,1つの同期回
路15で選択した下位信号の同期・非同期を判定した上
で，切替信号e,f,g,hを制御回路18から出力する。
一方,DATA生成回路１では,AIS時のAISDATA信号ｉを作
り，フレーム生成回路２では下位PCM信号用識別信号を
含むフレーム信号ｊを作り，識別信号付加回路3,4,5で
は各々フレーム信号ｊから識別信号を他の下位PCM信号
用識別信号k,l,mにおきかえ，他の下位PCM信号用のフレ
ーム信号n,o,pとして出力する。
り，フレーム生成回路２では下位PCM信号用識別信号を
含むフレーム信号ｊを作り，識別信号付加回路3,4,5で
は各々フレーム信号ｊから識別信号を他の下位PCM信号
用識別信号k,l,mにおきかえ，他の下位PCM信号用のフレ
ーム信号n,o,pとして出力する。
AIS信号発生回路6,7,8,9では，各々DATA生成回路１か
らの入力に識別信号付加回路3,4,5の下位PCM信号用識別
信号k,l,mを加えて，各下位PCM信号用の非同期時のAIS
信号として主信号AIS信号q,r,s,tを出力する。
らの入力に識別信号付加回路3,4,5の下位PCM信号用識別
信号k,l,mを加えて，各下位PCM信号用の非同期時のAIS
信号として主信号AIS信号q,r,s,tを出力する。
切替回路10,11,12,13では，下位PCM信号1a,b,c,d,及
び主信号AIS信号q,r,s,tを入力し，切替信号e,f,g,hに
より，同期時には，下位PCM信号a,b,c,dを選び非同期時
には，主信号AIS信号q,r,s,tを選び，送信信号u,v,w,x
として出力する。
び主信号AIS信号q,r,s,tを入力し，切替信号e,f,g,hに
より，同期時には，下位PCM信号a,b,c,dを選び非同期時
には，主信号AIS信号q,r,s,tを選び，送信信号u,v,w,x
として出力する。
多重回路16では複数個の下位信号を同期多重して，上
位PCM多重送信信号ｚとして出力する。
位PCM多重送信信号ｚとして出力する。
以上説明したように，本発明は，一つの低位PCM信号
用AIS信号発生回路の大部分を他の低位PCM信号用AIS信
号発生回路に共用することで，上位PCM信号となる複数
の下位PCM信号の各々異なるAIS信号を発生させ，非同期
時に上位PCM信号となる複数の下位PCM信号として出力す
ることが可能となり，回路規模が小さく，消費電流も小
さくすることができる効果がある。
用AIS信号発生回路の大部分を他の低位PCM信号用AIS信
号発生回路に共用することで，上位PCM信号となる複数
の下位PCM信号の各々異なるAIS信号を発生させ，非同期
時に上位PCM信号となる複数の下位PCM信号として出力す
ることが可能となり，回路規模が小さく，消費電流も小
さくすることができる効果がある。
以上説明したようにさらに本発明によれば複数個の下
位PCM信号の同期監視を時分割に行ない１つの同期回路
で検出し，しかも一つの下位PCM信号用AIS信号発生回路
の大部分を他の下位PCM信号用AIS信号発生回路に共用す
ることにより，複数個の下位PCM信号の各々異なるAIS信
号を発生させ，非同期時に上位PCM信号となる複数の下
位PCM信号として出力することが可能となり，回路規
模，消費電流を大幅に小さくできるという効果がある。
位PCM信号の同期監視を時分割に行ない１つの同期回路
で検出し，しかも一つの下位PCM信号用AIS信号発生回路
の大部分を他の下位PCM信号用AIS信号発生回路に共用す
ることにより，複数個の下位PCM信号の各々異なるAIS信
号を発生させ，非同期時に上位PCM信号となる複数の下
位PCM信号として出力することが可能となり，回路規
模，消費電流を大幅に小さくできるという効果がある。
第１図及び第２図は本発明の多重化PCM信号中継装置の
実施例を示すブロック図，第３図及び第４図は従来技術
の中継装置の従来例を示すブロック図である。 ａ……低位PCM信号1,b……低位PCM信号2,c……低位PCM
信号3,d……低位PCM信号4,e……SEL 1,f……SEL 2,g…
…SEL 3,h……SEL 4,i……AISDATA信号,j……フレーム
信号,k……識別信号2,l……識別信号3,m……識別信号4,
n……フレーム信号2,o……フレーム信号3,p……フレー
ム信号4,q……主信号AIS信号1,r……主信号AIS信号2,s
……主信号AIS信号3,t……主信号AIS信号4,u……送信信
号1,v……送信信号2,w……送信信号3,x……送信信号4,y
……高位PCM多重受信信号,y……高位PCMCLK,z……高位P
CM多重送信信号,1……DATA生成回路,2……フレーム生成
回路,3……識別信号付加回路2,4……識別信号付加回路
3,5……識別信号付加回路4,6……AIS信号発生回路1,7…
…AIS信号発生回路2,8……AIS信号発生回路3,9……AIS
信号発生回路4,10……切替回路1,11……切替回路2,12…
…切替回路3,13……切替回路4,14……分離回路,15……
同期回路,16……多重回路,17……選択回路,18……制御
回路。
実施例を示すブロック図，第３図及び第４図は従来技術
の中継装置の従来例を示すブロック図である。 ａ……低位PCM信号1,b……低位PCM信号2,c……低位PCM
信号3,d……低位PCM信号4,e……SEL 1,f……SEL 2,g…
…SEL 3,h……SEL 4,i……AISDATA信号,j……フレーム
信号,k……識別信号2,l……識別信号3,m……識別信号4,
n……フレーム信号2,o……フレーム信号3,p……フレー
ム信号4,q……主信号AIS信号1,r……主信号AIS信号2,s
……主信号AIS信号3,t……主信号AIS信号4,u……送信信
号1,v……送信信号2,w……送信信号3,x……送信信号4,y
……高位PCM多重受信信号,y……高位PCMCLK,z……高位P
CM多重送信信号,1……DATA生成回路,2……フレーム生成
回路,3……識別信号付加回路2,4……識別信号付加回路
3,5……識別信号付加回路4,6……AIS信号発生回路1,7…
…AIS信号発生回路2,8……AIS信号発生回路3,9……AIS
信号発生回路4,10……切替回路1,11……切替回路2,12…
…切替回路3,13……切替回路4,14……分離回路,15……
同期回路,16……多重回路,17……選択回路,18……制御
回路。
Claims (2)
- 【請求項１】低位のPCM信号を複数個同期多重した高位
のPCM多重信号を伝送路信号とする多重化PCM信号中継装
置において、入力した高位PCM多重信号を低位PCM信号に
分離する分離回路と，分離された各低位PCM信号の同期
・非同期を検出する同期回路と,1つの非同期時のスクラ
ンブルデータを作成するDATA生成回路と，フレーム信号
及び１つの低位PCM信号の識別信号を付加するフレーム
生成回路と、該フレーム生成回路からの出力信号の識別
信号を他の低位PCM信号の識別信号におきかえる識別信
号付加回路と，前記DATA生成回路のスクランブルデータ
と前記フレーム生成回路及び前記識別信号付加回路の出
力信号とから非同期時における低位PCM信号用AIS信号を
生成するAIS信号発生回路と，前記同期回路からの切替
信号で各低位PCM信号とAIS信号発生回路からの各低位PC
M信号用AIS信号とを切替える切替回路と、該切替回路か
らの各低位PCM信号又は各低位PCM信号用AIS信号を多重
化する多重回路とを有することを特徴とする多重化PCM
信号中継装置。 - 【請求項２】下位のPCM信号を複数個同期多重した上位
のPCM多重信号を伝送路信号とする中継装置において，
入力した上位PCM多重信号を下位PCM信号に分離する分離
回路と，分離された複数個の下位PCM信号のうち１本を
選択する選択回路と，選択された１本の下位PCM信号の
同期・非同期を検出する同期検出回路と,1つの非同期の
スクランブルデータを生成するDATA生成回路と，フレー
ム信号及び１つの下位PCM信号の識別信号を付加するフ
レーム生成回路と，該フレーム生成回路からの出力信号
の識別信号を他の低位PCM信号の識別信号におきかえる
識別信号付加回路と，前記DATA生成回路のスクランブル
データと前記フレーム生成回路及び前記識別信号付加回
路の出力信号とから非同期時における下位PCM信号用AIS
信号を生成するAIS回路と，各下位PCM信号とAIS信号を
切替える切替回路と，該切替回路と前記選択回路を制御
する制御回路と、さらに切替回路から各下位PCM信号又
は各下位PCM信号用AIS信号を多重する回路とを有するこ
とを特徴とする多重化PCM信号中継装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21761487A JP2590923B2 (ja) | 1987-08-31 | 1987-08-31 | 多重化ｐｃｍ信号中継装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21761487A JP2590923B2 (ja) | 1987-08-31 | 1987-08-31 | 多重化ｐｃｍ信号中継装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6461135A JPS6461135A (en) | 1989-03-08 |
| JP2590923B2 true JP2590923B2 (ja) | 1997-03-19 |
Family
ID=16707052
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21761487A Expired - Lifetime JP2590923B2 (ja) | 1987-08-31 | 1987-08-31 | 多重化ｐｃｍ信号中継装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2590923B2 (ja) |
-
1987
- 1987-08-31 JP JP21761487A patent/JP2590923B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6461135A (en) | 1989-03-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61135243A (ja) | 多重伝送方法 | |
| CA2118548A1 (en) | Circuit and method for alignment of digital information packets | |
| JP2590923B2 (ja) | 多重化ｐｃｍ信号中継装置 | |
| KR960009536B1 (en) | Apparatus for arranging frame phase | |
| JP2504028B2 (ja) | 中継装置 | |
| JP2751672B2 (ja) | ディジタル無線伝送システム | |
| JP2669844B2 (ja) | 多重アクセス制御方式 | |
| JP2590896B2 (ja) | Ｐｃｍ信号中継回路 | |
| JPH0134490B2 (ja) | ||
| KR0157149B1 (ko) | 비 티유 프레임 감시/제어 장치 | |
| JPH09275576A (ja) | ディジタル信号伝送システム | |
| JP3005997B2 (ja) | 同期多重方式 | |
| JPH02206242A (ja) | 時分割多重伝送方式 | |
| JPH01108823A (ja) | 中間中継装置 | |
| JPS60180236A (ja) | 同期多重方式 | |
| JPH01273446A (ja) | 時分割多重化装置のクロックインタフェイス回路 | |
| JPH0394533A (ja) | 時分割多重化装置の伝送回路 | |
| JPH02141196A (ja) | スタッフ同期方式によるデータ伝送装置 | |
| JPH0338931A (ja) | スタッフ同期方式によるデータ伝送装置 | |
| JPH0738624B2 (ja) | フレーム構成分解用集積回路 | |
| JPH0683208B2 (ja) | 時分割多方向多重通信方式用親局装置 | |
| JPH088556B2 (ja) | 時分割多重化装置 | |
| JPH0683171B2 (ja) | フレーム同期方式 | |
| JPH03195226A (ja) | 送信装置および受信装置 | |
| JPH0273732A (ja) | 信号切替方式 |