JP2585771B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2585771B2 JP2585771B2 JP63318962A JP31896288A JP2585771B2 JP 2585771 B2 JP2585771 B2 JP 2585771B2 JP 63318962 A JP63318962 A JP 63318962A JP 31896288 A JP31896288 A JP 31896288A JP 2585771 B2 JP2585771 B2 JP 2585771B2
- Authority
- JP
- Japan
- Prior art keywords
- frame
- lead
- lead frame
- heat sink
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、半導体集積回路用樹脂封止型パッケイジ
の製造方法に関するものである。
の製造方法に関するものである。
従来の半導体装置を図について説明する。第２図は半
導体集積回路チップをリードフレームに搭載したもので
樹脂封止前の状態を示す斜視図である。図において、１
はリードフレーム、２は半導体集積回路チップ、３はこ
の半導体集積回路チップ２を載置するためのダイパッ
ト、４はリードフレーム枠、５は外部リード、６は内部
リード、７はタイバー、８はモールド金型等に位置決め
するための位置決め用ピン穴、９は半導体集積回路チッ
プ２上に設けられた電極2aと内部リード６を接続してい
る金属細線である。
導体集積回路チップをリードフレームに搭載したもので
樹脂封止前の状態を示す斜視図である。図において、１
はリードフレーム、２は半導体集積回路チップ、３はこ
の半導体集積回路チップ２を載置するためのダイパッ
ト、４はリードフレーム枠、５は外部リード、６は内部
リード、７はタイバー、８はモールド金型等に位置決め
するための位置決め用ピン穴、９は半導体集積回路チッ
プ２上に設けられた電極2aと内部リード６を接続してい
る金属細線である。
第３図はモールド金型の下型を示す斜視図であり、10
は前記リードフレームの位置決め用穴８を挿入すること
によって位置決めをするための位置決めピン、11は封止
樹脂が流れるためのランナー、12は封止樹脂がランナー
10からキャビティ13に入る時の粘度等をコントロールす
るためのゲート、13は封止樹脂を注入し所定の形状に成
形するためのキャビティ、14はモールド金型の下型であ
る。
は前記リードフレームの位置決め用穴８を挿入すること
によって位置決めをするための位置決めピン、11は封止
樹脂が流れるためのランナー、12は封止樹脂がランナー
10からキャビティ13に入る時の粘度等をコントロールす
るためのゲート、13は封止樹脂を注入し所定の形状に成
形するためのキャビティ、14はモールド金型の下型であ
る。
第９図は封止樹脂後の半導体集積回路用パッケイジを
示す斜視図であり、15は封止樹脂である。
示す斜視図であり、15は封止樹脂である。
第10図は第９図の状態から最終形状に加工した後の状
態を示す半導体集積回路パッケイジの斜視図である。
態を示す半導体集積回路パッケイジの斜視図である。
第11図は第10図のＸ−Ｘ腺の断面図である。
次に前記半導体集積回路パッケイジの製造工程につい
て説明する。まず第２図に示すように、半導体集積回路
チップ２をリードフレーム１のダイパッド３上に載置固
定した後、金属細線９によりチップ２上に設けられた電
極2aと内部リード６とを結線する。この後に第３図に示
したモールド金型の下型に載置された上型（図示せず）
とクランプした後、ランナー11、ゲート12、キャビティ
13の順に封止樹脂15を注入して樹脂封止する。その結果
第９図に示す半導体集積回路パッケイジができる。
て説明する。まず第２図に示すように、半導体集積回路
チップ２をリードフレーム１のダイパッド３上に載置固
定した後、金属細線９によりチップ２上に設けられた電
極2aと内部リード６とを結線する。この後に第３図に示
したモールド金型の下型に載置された上型（図示せず）
とクランプした後、ランナー11、ゲート12、キャビティ
13の順に封止樹脂15を注入して樹脂封止する。その結果
第９図に示す半導体集積回路パッケイジができる。
さらに、必要な外装処理を施した後に、第10図、第11
図に示す様に加工して完了する。
図に示す様に加工して完了する。
従来の半導体集積回路パッケイジは以上の様に１種類
のリードフレームを樹脂封止することにより構成される
ので、内部に放熱用のヒートシンクを組込むことが極め
て困難で、高消費電力が要求される半導体パッケイジと
しては不適であった。
のリードフレームを樹脂封止することにより構成される
ので、内部に放熱用のヒートシンクを組込むことが極め
て困難で、高消費電力が要求される半導体パッケイジと
しては不適であった。
この発明は上記のような問題点を解消するためになさ
れたもので、内部に放熱用のヒートシンクを組込むこと
が出来る高消費電力用のパッケイジを得ることを目的と
する。
れたもので、内部に放熱用のヒートシンクを組込むこと
が出来る高消費電力用のパッケイジを得ることを目的と
する。
この発明に係る半導体装置の製造方法は、半導体集積
回路チップを搭載する幅広（W1）の搭載部、電気的導通
を図るリード部、前記搭載部を幅狭（ω１）の吊りリー
ドを介して複数個連結したリードフレーム枠からなるリ
ードフレームと、 前記搭載部と対向する幅広（W2）の放熱フィン、前記リ
ードフレームの吊りリードと対向する幅狭（ω２）の放
熱吊りリードを介して前記放熱フィンを複数個連結した
ヒートシンク用フレーム枠からなるヒートシンク用フレ
ームとを用い、 前記リードフレーム枠と前記ヒートシンク用フレーム枠
とを重ね合わせて樹脂成形を行なうものである。
回路チップを搭載する幅広（W1）の搭載部、電気的導通
を図るリード部、前記搭載部を幅狭（ω１）の吊りリー
ドを介して複数個連結したリードフレーム枠からなるリ
ードフレームと、 前記搭載部と対向する幅広（W2）の放熱フィン、前記リ
ードフレームの吊りリードと対向する幅狭（ω２）の放
熱吊りリードを介して前記放熱フィンを複数個連結した
ヒートシンク用フレーム枠からなるヒートシンク用フレ
ームとを用い、 前記リードフレーム枠と前記ヒートシンク用フレーム枠
とを重ね合わせて樹脂成形を行なうものである。
この発明の半導体装置の製造方法によれば、複数の半
導体集積回路チップの搭載部を有するリードフレーム枠
と複数の放熱フィンを有するヒートシンク用フレーム枠
とを重ね合わせた状態で樹脂封止成形することによっ
て、半導体パッケイジの自由位置に放熱フィンを内包さ
せ、これによって半導体集積回路チップの放熱効果を高
めるものである。
導体集積回路チップの搭載部を有するリードフレーム枠
と複数の放熱フィンを有するヒートシンク用フレーム枠
とを重ね合わせた状態で樹脂封止成形することによっ
て、半導体パッケイジの自由位置に放熱フィンを内包さ
せ、これによって半導体集積回路チップの放熱効果を高
めるものである。
実施例1. （構成） 以下、この発明の一実施例を図について説明する。第
１図は本実施例の半導体装置に用いられるヒートシンク
用のリードフレームを示す斜視図である。図において、
16はヒートシンク用リードフレーム、17は第２図の半導
体集積回路チップ２の熱を逃すための放熱フィン、18は
第２図のリードフレーム枠４に対応するヒートシンク用
フレームの枠部、19はモールド金型に位置決めするため
の位置決めピン用穴、50は放熱フィン17と枠部18を連結
する吊りリードである。第２図は第１図に示したヒート
シンク用のリードフレーム16と重ね合わせて樹脂封止成
形される半導体集積回路チップ２を搭載したリードフレ
ーム１を示す斜視図であり、第３図はモールド金型の下
型を示す斜視図である。図において、１〜14は従来例に
おいて説明したものと同様でありその説明を省略する。
１図は本実施例の半導体装置に用いられるヒートシンク
用のリードフレームを示す斜視図である。図において、
16はヒートシンク用リードフレーム、17は第２図の半導
体集積回路チップ２の熱を逃すための放熱フィン、18は
第２図のリードフレーム枠４に対応するヒートシンク用
フレームの枠部、19はモールド金型に位置決めするため
の位置決めピン用穴、50は放熱フィン17と枠部18を連結
する吊りリードである。第２図は第１図に示したヒート
シンク用のリードフレーム16と重ね合わせて樹脂封止成
形される半導体集積回路チップ２を搭載したリードフレ
ーム１を示す斜視図であり、第３図はモールド金型の下
型を示す斜視図である。図において、１〜14は従来例に
おいて説明したものと同様でありその説明を省略する。
本実施例において、リードフレーム１の枠部４には、
半導体集積回路チップ２を搭載した複数個のダイパッド
３が吊りリード60を介して連結されており、一方、ヒー
トシンク用フレーム16の枠部18には、前記ダイパッド３
に対応した複数個の放熱フィン17が吊りリード50により
連結されている。
半導体集積回路チップ２を搭載した複数個のダイパッド
３が吊りリード60を介して連結されており、一方、ヒー
トシンク用フレーム16の枠部18には、前記ダイパッド３
に対応した複数個の放熱フィン17が吊りリード50により
連結されている。
また、リードフレーム１のダイパッド部３は幅広（W
1）に、吊りリード部60は幅狭（ω１）に形成されてお
り（W1＞ω１）、同様に、ヒートシンク用フレーム16の
放熱フィン17は幅広（W2）に、吊りリード60部は幅狭
（ω２）に形成されている（W2＞ω２）。
1）に、吊りリード部60は幅狭（ω１）に形成されてお
り（W1＞ω１）、同様に、ヒートシンク用フレーム16の
放熱フィン17は幅広（W2）に、吊りリード60部は幅狭
（ω２）に形成されている（W2＞ω２）。
（製造方法） 次に、半導体装置の製造工程について説明する。
まず、第２図に示すように、半導体集積回路チップ２
をリードフレーム１のダイパッド３上に載置固定した
後、金属細線９によりチップ２上に設けられた電極2aと
内部リード６を結線する。
をリードフレーム１のダイパッド３上に載置固定した
後、金属細線９によりチップ２上に設けられた電極2aと
内部リード６を結線する。
次に、第３図に示すモールド金型の下型14に設けた位
置決めピン10に、ヒートシンク用フレーム16の位置決め
ピン用穴19と、リードフレーム１の位置決めピン用穴８
をそれぞれ挿入して、ヒートシンク用フレーム16とリー
ドフレーム１とをモールド下型14へ位置決めする。
置決めピン10に、ヒートシンク用フレーム16の位置決め
ピン用穴19と、リードフレーム１の位置決めピン用穴８
をそれぞれ挿入して、ヒートシンク用フレーム16とリー
ドフレーム１とをモールド下型14へ位置決めする。
その後、第４図に示すようにモールド下型14とモール
ド上型とによりリードフレーム枠４とヒートシンク用フ
レーム枠18を挟み込み、この状態でランナー11から、ゲ
ート12、キャビティ13の順に封止樹脂15を注入する。
ド上型とによりリードフレーム枠４とヒートシンク用フ
レーム枠18を挟み込み、この状態でランナー11から、ゲ
ート12、キャビティ13の順に封止樹脂15を注入する。
最後に、外装処理を施し、第５図に示す半導体装置を
得る。なお、第６図は第５図のＶ−Ｖ線断面図を示した
ものである。
得る。なお、第６図は第５図のＶ−Ｖ線断面図を示した
ものである。
（効果） 上記実施例によれば、放熱フィン17を位置決めする際
に特別の治具や手段を必要とすることなく、リードフレ
ーム１とヒートシンク用フレーム16の位置決め用穴8,19
に金型14のピン10を挿入するだけで位置決めが行える。
に特別の治具や手段を必要とすることなく、リードフレ
ーム１とヒートシンク用フレーム16の位置決め用穴8,19
に金型14のピン10を挿入するだけで位置決めが行える。
また、１枚のヒートシンク用フレーム16をリードフレ
ーム１に位置決めするだけで、複数の放熱フィン17を同
時にリードフレーム１の複数のチップ搭載部３に対向し
て位置決めすることができる。
ーム１に位置決めするだけで、複数の放熱フィン17を同
時にリードフレーム１の複数のチップ搭載部３に対向し
て位置決めすることができる。
更に、リードフレーム１のフレーム枠４と対応するよ
うにヒートンシンク用フレーム16のフレーム枠18を設け
ているので、第４図に示すように、金型によりクランプ
して樹脂封止成形する際、上下金型共にクランプ面が平
面形状のものを使用することができ、クランプ側からの
樹脂漏れが生じない。
うにヒートンシンク用フレーム16のフレーム枠18を設け
ているので、第４図に示すように、金型によりクランプ
して樹脂封止成形する際、上下金型共にクランプ面が平
面形状のものを使用することができ、クランプ側からの
樹脂漏れが生じない。
また、チップ２搭載の幅広ダイパッド３に対応して放
熱フィン７を幅広（W2）形状として放熱効果の向上を図
るとともに、幅狭の吊りリード60に対応して放熱吊りリ
ード50を幅狭（ω２）としているので、樹脂封止後にお
ける外装処理時の吊りリード60及び放熱吊りリード50の
切断を容易にして、樹脂のクラックの発生を防止する。
熱フィン７を幅広（W2）形状として放熱効果の向上を図
るとともに、幅狭の吊りリード60に対応して放熱吊りリ
ード50を幅狭（ω２）としているので、樹脂封止後にお
ける外装処理時の吊りリード60及び放熱吊りリード50の
切断を容易にして、樹脂のクラックの発生を防止する。
その他の実施例． さらに、自由な形状、寸法、材質の放熱フィンをパッ
ケイジ内に内包することができ、高消費電力用の半導体
パッケイジ用として広く利用できる。
ケイジ内に内包することができ、高消費電力用の半導体
パッケイジ用として広く利用できる。
即ち、第７図に示すように放熱フィン20の一部を半導
体パッケイジの外部に表出させてもよい。また第８図に
示すように半導体集積回路チップ２側に放熱フィン21を
設置してもよい。さらに、放熱フィンの放熱面積を高め
る形状にし、高熱伝導性の材料を使用すれば効果が高ま
る。
体パッケイジの外部に表出させてもよい。また第８図に
示すように半導体集積回路チップ２側に放熱フィン21を
設置してもよい。さらに、放熱フィンの放熱面積を高め
る形状にし、高熱伝導性の材料を使用すれば効果が高ま
る。
以上のようにこの発明によれば、複数のチップ搭載部
を有するリードフレーム枠と複数の放熱フィンを有する
ヒートシンク用フレーム枠を重ね合わせた状態で樹脂封
止成形するようにしたので、放熱フィンを位置決めする
際に特別の治具や手段を必要とすることなく、簡単に位
置決めすることができる。
を有するリードフレーム枠と複数の放熱フィンを有する
ヒートシンク用フレーム枠を重ね合わせた状態で樹脂封
止成形するようにしたので、放熱フィンを位置決めする
際に特別の治具や手段を必要とすることなく、簡単に位
置決めすることができる。
また、同時に複数の放熱フィンをリードフレームのチ
ップ搭載部に位置決めすることができ、安価で精度の良
い半導体装置を提供することができる。
ップ搭載部に位置決めすることができ、安価で精度の良
い半導体装置を提供することができる。
更に、放熱フィンを半導体パッケイジ内の自由位置に
配設することができ、放熱効果の高い半導体装置を得る
ことが出来る。
配設することができ、放熱効果の高い半導体装置を得る
ことが出来る。
また、リードフレーム枠と対応するようにヒートシン
ク用フレーム枠を設けているので、金型によりクランプ
して樹脂封止成形する際、上下金型共にクランプ面が平
面形状のものを使用することができ、クランプ側からの
樹脂漏れが生じない。
ク用フレーム枠を設けているので、金型によりクランプ
して樹脂封止成形する際、上下金型共にクランプ面が平
面形状のものを使用することができ、クランプ側からの
樹脂漏れが生じない。
また、チップ搭載の幅広ダイパッドに対応して放熱フ
ィンを幅広形状として放熱効果の向上を図るとともに、
幅狭の吊りリードに対応して放熱吊りリードを幅狭とし
ているので、吊りリード及び放熱吊りリードの切断が容
易になり、樹脂のクラックの発生を防止する。
ィンを幅広形状として放熱効果の向上を図るとともに、
幅狭の吊りリードに対応して放熱吊りリードを幅狭とし
ているので、吊りリード及び放熱吊りリードの切断が容
易になり、樹脂のクラックの発生を防止する。
第１図は本発明の一実施例による半導体装置に用いられ
るヒートシンク用リードフレームの斜視図、第２図は半
導体集積回路チップを搭載したリードフレームを示す斜
視図、第３図は樹脂封止成形用の下型を示す斜視図、第
４図は金型によるクランプ状態を示す断面図、第５図は
上記実施例による半導体装置の斜視図、第６図は第５図
Ｖ−Ｖ線断面図、第７図は本発明の他の実施例を示す半
導体装置の断面図、第８図は他の実施例の半導体装置を
示す断面図、第９図は従来の半導体装置のリードフレー
ム状態を示す斜視図、第10図は従来の半導体装置の斜視
図、第11図は第10図のＸ−Ｘ線断面図である。 図において、１はリードフレーム、２は半導体集積回路
チップ、３はダイパッド、４はリードフレーム枠、５は
外部リード、６は内部リード、７はタイバー、8,19は位
置決めピン用穴、９は金属細線、10は位置決めピン、11
はランナー、12はゲート、13はキャビティ、14はモール
ド金型の下型、16はヒートシンク用リードフレーム、1
7,20,21は放熱フィン、18は枠部、50,60は吊りリード。 なお、図中同一符号は同一又は相当部分を示す。
るヒートシンク用リードフレームの斜視図、第２図は半
導体集積回路チップを搭載したリードフレームを示す斜
視図、第３図は樹脂封止成形用の下型を示す斜視図、第
４図は金型によるクランプ状態を示す断面図、第５図は
上記実施例による半導体装置の斜視図、第６図は第５図
Ｖ−Ｖ線断面図、第７図は本発明の他の実施例を示す半
導体装置の断面図、第８図は他の実施例の半導体装置を
示す断面図、第９図は従来の半導体装置のリードフレー
ム状態を示す斜視図、第10図は従来の半導体装置の斜視
図、第11図は第10図のＸ−Ｘ線断面図である。 図において、１はリードフレーム、２は半導体集積回路
チップ、３はダイパッド、４はリードフレーム枠、５は
外部リード、６は内部リード、７はタイバー、8,19は位
置決めピン用穴、９は金属細線、10は位置決めピン、11
はランナー、12はゲート、13はキャビティ、14はモール
ド金型の下型、16はヒートシンク用リードフレーム、1
7,20,21は放熱フィン、18は枠部、50,60は吊りリード。 なお、図中同一符号は同一又は相当部分を示す。
Claims (1)
- 【請求項１】半導体集積回路チップを搭載する幅広（W
1）の搭載部、電気的導通を図るリード部、前記搭載部
を幅狭（ω１）の吊りリードを介して複数個連結したリ
ードフレーム枠からなるリードフレームと、 前記搭載部と対向する幅広（W2）の放熱フィン、前記リ
ードフレームの吊りリードと対向する幅狭（ω２）の放
熱吊りリードを介して前記放熱フィンを複数個連結した
ヒートシンク用フレーム枠からなるヒートシンク用フレ
ームとを用い、 前記リードフレーム枠と前記ヒートシンク用フレーム枠
とを重ね合わせて樹脂成形を行なう半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63318962A JP2585771B2 (ja) | 1988-12-16 | 1988-12-16 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63318962A JP2585771B2 (ja) | 1988-12-16 | 1988-12-16 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02163953A JPH02163953A (ja) | 1990-06-25 |
| JP2585771B2 true JP2585771B2 (ja) | 1997-02-26 |
Family
ID=18104938
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63318962A Expired - Fee Related JP2585771B2 (ja) | 1988-12-16 | 1988-12-16 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2585771B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE69131784T2 (de) * | 1990-07-21 | 2000-05-18 | Mitsui Chemicals, Inc. | Halbleiteranordnung mit einer Packung |
| JP2539111B2 (ja) * | 1991-02-21 | 1996-10-02 | 三井石油化学工業株式会社 | 耐湿性の改良された半導体装置およびその製造方法 |
| JPH05304226A (ja) * | 1991-08-16 | 1993-11-16 | Mitsubishi Electric Corp | 半導体装置の製造方法および製造装置 |
| JP2017134022A (ja) * | 2016-01-29 | 2017-08-03 | 旭化成エレクトロニクス株式会社 | 電流センサ及び製造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4878763U (ja) * | 1971-12-27 | 1973-09-27 | ||
| JPS5040549U (ja) * | 1973-08-07 | 1975-04-24 |
-
1988
- 1988-12-16 JP JP63318962A patent/JP2585771B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02163953A (ja) | 1990-06-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100396130B1 (ko) | 반도체 장치 | |
| JP3170182B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| US6626656B2 (en) | Apparatus for encasing array packages | |
| JP2585771B2 (ja) | 半導体装置の製造方法 | |
| JPH04306865A (ja) | 半導体装置及びその製造方法 | |
| US4910581A (en) | Internally molded isolated package | |
| JPH0732216B2 (ja) | 半導体装置 | |
| JP3813680B2 (ja) | 半導体装置の製造方法 | |
| JPH10209194A (ja) | 半導体装置、その製造方法およびそれに用いる樹脂モールド工程装置 | |
| JPH0870087A (ja) | リードフレーム | |
| JPH098209A (ja) | 半導体装置およびモールド金型 | |
| JP2001352008A (ja) | 半導体装置およびその製造方法 | |
| JPH10144821A (ja) | 樹脂パッケージ型半導体装置およびその製造方法 | |
| JPH02170451A (ja) | モールド・フラッシュを排除する半導体ヒートシンク | |
| JPH11330116A (ja) | 半導体装置の製造方法、それに使用されるリードフレーム及び成型用金型 | |
| KR200167587Y1 (ko) | 반도체 패캐이지 | |
| JPH07114213B2 (ja) | 半導体装置用リードフレーム | |
| JPH08156009A (ja) | 樹脂モールド装置 | |
| JPH0774197A (ja) | 半導体装置およびその製造方法並びにそれに使用されるリードフレーム | |
| JPH0837270A (ja) | 半導体装置およびその製造方法 | |
| JPS601855A (ja) | 樹脂封止形半導体装置の製造方法 | |
| JPH08204099A (ja) | 半導体装置の構造及び形成方法 | |
| JPH04246849A (ja) | 半導体装置 | |
| JPS62183130A (ja) | 樹脂封止による半導体装置の製造方法 | |
| JPH0274057A (ja) | 半導体装置の構造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071205 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081205 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |