JP2584054B2 - パラメータ信号生成装置 - Google Patents

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、パラメータ信号を生成するパラメータ信号
生成装置に関する。

［発明の概要］ 本発明は、パラメータ信号生成に必要なパラメータ生
成情報を記憶するパラメータ生成情報記憶手段を、パラ
メータ信号を実際に生成するパラメータ信号生成手段と
は別のところに設け、上記パラメータ生成情報記憶手段
によりパラメータ生成情報を順次読み出して、パラメー
タ信号生成手段にプリセットすることにより、パラメー
タ生成情報記憶手段をパラメータ信号生成手段とは別の
ところに設け、パラメータ生成情報記憶手段として汎用
メモリを用いて、パラメータ信号生成装置をより安価に
したものである。

［従来技術］ 従来、パラメータ信号生成装置としては、楽音波形読
出アドレスデータ及びエンベロープ波形生成情報を例に
とると、第15図及び第16図に示されているものがある。

＜エンベロープ波形発生装置の例＞ 第16図はエンベロープ波形発生装置を示し、このエン
ベロープ波形発生装置は、本発明では第４図のエンベロ
ープ波形発生装置29の部分に相当し、この第４図の回路
は、第３図のトーンジェネレータ15、16…に相当するも
のである。

第16図において、エンベロープ波形の各フェーズごと
レベルデータLVLi、スピードデータSPDiは、制御装置
（図示せず）によって、ROM（図示せず）より読み出さ
れ、エンベロープ形成データメモリ239にすべて書き込
まれる。このレベルデータLVLi、スピードデータSPDi
は、第６図に示すように、エンベロープ波形の各フェー
ズにおける、レベル（到達目標）とレート（到達速度）
の大きさを示すデータである。

スタート振幅値保持メモリ230にはキーオンタイミン
グに（又はこれに先だったタイミングで）、上記制御装
置によって、エンベロープ波形のスタート地点のスター
ト振幅値が、ROMより読み出されてセットされる。この
スタート振幅値LVL0は、楽音放音開始時には、選択器23
2を介して、加算器234に与えられる。

一方、上記エンベロープ形成データメモリ239より、
読出アドレス発生器240からのアドレスデータに基づい
て読み出されたレベルデータLVLiは、補数器233で
「２」の補数値すなわちマイナス値に反転され、上記加
算器234で、上記スタート振幅値LVL0に加算される。こ
れにより、スタート振幅値LVLOから到達目標レベルデー
タLVLiが減算される。

上記選択器232には、後述する振幅保持回路238からの
エンベロープデータENVも与えられており、楽音放音開
始以降は、上記加算器234に与えられて、エンベロープ
データENVから到達目標のレベルデータLVLiが減算させ
る。このエンベロープデータENVは、そのタイミングご
との現在のエンベロープ波形のレベルを示している。

次いで、このエンベロープデータENVの現在値から、
到達目標のレベルデータLVLiが差し引かれた減算データ
（エンベロープデータENV−レベルデータLVLi）に対
し、乗算器235で、エンベロープ形成データメモリ239か
らのスピードデータSPDiが乗算される。このスピードデ
ータSPDiは、読出アドレス発生器240からのアドレスデ
ータに基づき、エンベロープ形成データメモリ239より
読み出される。乗算器235からのこの乗算データ（エン
ベロープデータENV−レベルデータLVLi）×スピードデ
ータSPDiは、加算器236で、到達目標のレベルデータLVL
iに加算されて、上記振幅保持回路238に記憶されるとと
もに、エンベロープデータENVとして、乗算器（図示せ
ず）へ出力される。。

これにより、第６図に示すようなエンベロープデータ
ENVが、スピードデータSPDiに応じたレートで変化する
とともに、変化のステップが減算データ（エンベロープ
データENV−レベルデータLVLi）に応じてさらに変化す
る。これは、到達目標のレベルデータLVLiに近づくに従
って、エンベロープデータENVの変化のステップが小さ
くなることを意味する。

また、キーボード（図示せず）のキーが押鍵中の間、
ハイレベルとなるキーオン信号は、キーオンイベント検
出器231に入力されて、キーオン信号のアップエッジタ
イミングでハイレベルとなるとともに、楽音放音開始以
降はロウレベルとなるキーオンイベント信号が出力され
る。このキーオンレベル信号は、上記選択器232に与え
られて、スタート振幅値保持メモリ230のスタート振幅
値LVL0への選択切換が行われるとともに、上記読出アド
レス発生器240にも与えられて、読出アドレス発生器240
がリセットされる。上記キーオン信号も読出アドレス発
生器240に与えられており、このキーオン信号によっ
て、読出アドレス発生器240のアドレスカウントの制御
が行われる。

上記乗算器235からの乗算データ（エンベロープデー
タENV−レベルデータLVLi）×スピードデータSPDiは、
比較器237にも与えられて、「０」になったか否かのジ
ャッジが行われ、「０」になれば、その一致信号がフェ
ーズ終了信号として上記読出アドレス発生器240に与え
られ、読出アドレス発生器240の読出アドレスデータが
＋１される。これにより、エンベロープ形成データメモ
リ239より、次のフェーズについてのレベルデータLVL
i、スピードデータSPDiが読み出されて、次のフェーズ
のエンベロープデータENV生成にシフトする。

＜波形読出アドレス発性装置の例＞ 第15図は、波形読出アドレス発生装置を示し、この波
形読出アドレス発生装置は、本発明では第４図の波形読
出アドレス発生装置28の部分に相当し、この第４図の回
路は、第３図のトーンジェネレータ15、16…に相当する
ものである。

第15図において、楽音波形のループトップデータLT
i、ループエンドデータLEi、ループ回数データLCiは、
制御装置（図示せず）によって、ROM（図示せず）より
読み出され、波形読出アドレスコントロールデータメモ
リ284にすべて書き込まれる。このループトップデータL
Ti、ループエンドデータLEi、ループ回数データLCiは、
第８図に示すように、楽音波形データWDの繰り返し読み
出しを行うループセクションの先頭アドレスデータ、最
終アドレスデータ、繰り返し読み出しの回数データを示
している。

スタートアドレス保持メモリ270には、読出スタート
アドレスデータSTが、キーオンタイミングに（又はこれ
に先だったタイミングで）、上記制御装置によって、RO
Mより読み出されてセットされ、位相角ステップデータ
メモリ271には、位相角ステップデータPDが、同じくキ
ーオンタイミング（又はこれに先だったタイミング
で）、上記制御装置によって、ROMより読み出されてセ
ットされる。

上記読出スタートアドレスデータSTは、第８図に示す
ように、楽音波形データWDの読み出しのスタート地点の
読出アドレスデータRADを示している。位相角ステップ
データPDは、楽音波形データWDの読出アドレスデータRA
Dのインクリメントステップ値を示しており、位相角ス
テップデータPDを順次加算して新たな読出アドレスデー
タRADが生成され、この値が大きいほど、楽音波形デー
タWDの読出速度が速くなって、音高も高くなる。上記楽
音波形データWDに対し、読出スタートアドレスデータS
T、ループトップデータLTi、ループエンドデータLEi、
ループ回数データLCiをいろいろ変えることによって、
種々の音色を実現できる。

上記スタートアドレス保持メモリ270の読出スタート
アドレスデータSTは、楽音放音開始時に、選択器272を
介して、加算器273に与えられ、位相角ステップデータ
メモリ271からの位相角ステップデータPDと加算され
る。この加算データは、選択器278を介して、波形読出
アドレス保持回路279に記憶され、波形データメモリ
（図示せず）に読出アドレスデータRADとして送出され
るとともに、楽音放音開始以降は、上記選択器272を介
して、上記加算器273へ送出され、位相角ステップデー
タPDが再び加算される。加算器273と波形読出アドレス
保持回路279との加算ループ回路で、読出アドレスデー
タRADに対する位相角ステップデータPDの累算が行われ
ていく。

また、加算器273からの読出アドレスデータRADは、補
数器274で「２」の補数値すなわちマイナス値に反転さ
れ、加算器275で、波形読出アドレスコントロールデー
タメモリ284からのループエンドデータLEiに加算され
る。これにより、ループエンドデータLEiから読出アド
レスデータRADが減算されることになる。

この減算で、楽音波形データWDの読み出しが繰り返し
読み出しのループセクションの最後まで到達して、読出
アドレスデータRADがループエンドデータLEiに到達し、
さらにループエンドデータLEiを越えると、加算器275よ
りキャリ信号が出力される。このキャリ信号は、差分保
持回路276にラッチ信号として与えられ、読出アドレス
データRADがループエンドデータLEiを越えた分の端数デ
ータがラッチされる。

この端数データは、加算器277で、ループトップデー
タLTiに加算されて、端数補正が行われ、これが選択器2
78を介して、新たな読出アドレスデータRADとして出力
される。これにより、楽音波形データWDの読出アドレス
データRADが、ループエンドデータLEiからループトップ
データLTiにジャンプするとともに、このジャンプ時
に、読出アドレスデータRADがループエンドデータLEiを
越えた分の端数データの補正も行われる。上記加算器27
5からのキャリ信号は、ループエンド到達信号として、
上記選択器278に与えられて、加算器277側への選択切換
が行われるほか、ループカウンタ281にも与えられて、
インクリメントが行われる。

このループカウンタ281のループカウント値は、比較
器283に与えられて、ループ回数データLCiに一致したか
否かのジャッジが行われ、一致すれば、この一致信号が
ループ終了信号として読出アドレス発生器285に与えら
れ、読出アドレス発生器285の読出アドレスデータが＋
１される。これにより、波形読出アドレスコントロール
データメモリ284より、次のループについてのループト
ップデータLTi、ループエンドデータLEi、ループ回数デ
ータLCiが読み出されて、次のループ再生にシフトす
る。上記比較器283からの一致信号は、ノアゲート282を
介して、上記ループカウンタ281にクリア信号として与
えられる。

また、キーボード（図示せず）のキーが押鍵中の間、
ハイレベルとなるキーオン信号は、キーオンイベント検
出器280に入力されて、キーオン信号のアップエッジタ
イテミングでハイレベルとなるとともに、楽音開始以降
はロウレベルとなるキーオンイベント信号が出力され
る。このキーオンイベント信号は、上記ノアゲート282
を介して、上記ループカウンタ281にクリア信号として
与えられるほか、上記読出アドレス発生器285にも与え
られて、読出アドレス発生器285がリセットされる。

［発明が解決しようとする課題］ しかしながら、上述のものでは、エンベロープ形成デ
ータメモリ239、波形読出アドレスコントロールデータ
メモリ284に記憶するデータは、エンベロープのフェー
ズの数、楽音波形データWDのループ再生のセクションの
数に応じて多くなる。従って、エンベロープの、楽音波
形が複雑に変化する、自然音に近い楽音を実現するに
は、エンベロープ形成データメモリ239、波形読出アド
レスコントロールデータメモリ284にセットするデータ
数も多くなる。

そうすると、エンベロープ波形発生装置や波形読出ア
ドレス発生装置に内蔵される、エンベロープ形成データ
メモリ239、波形読出アドレスコントロールデータメモ
リ284のメモリ容量が大きくなり、それだけエンベロー
プ波形発生装置や波形読出アドレス発生装置が高価にな
ってしまうという問題があった。

これに対し、汎用メモリを用いて、ここにレベルデー
タLVLi、スピードデータSPDi、ループトップデータLT
i、ループエンドデータLEi、ループ回数データLCiを記
憶し、CPU等により、これらのデータを、その都度読み
出して、エンベロープ波形発生装置や波形読出アドレス
発生装置に送り込むことが考えられる。この方が、エン
ベロープ波形発生装置や波形読出アドレス発生装置がよ
り安価となり、エンベロープ波形発生装置や波形読出ア
ドレス発生装置を含むトーンジェネレータ15、16…のLS
I化も容易となる。さらにデータを記憶しておくメモリ
も汎用のもので済み、安価となる。

ところが、このような汎用メモリを使用することは、
CPUが、その都度、必要なデータをエンベロープ波形発
生装置や波形読出アドレス発生装置に送り込まなければ
ならず、CPU等の制御装置の負担が大きくなって処理の
遅れをきたし、スムーズな楽音の生成放音が難しくなる
ことになる。しかしながら、近年、高速処理の可能なCP
Uも製造されてきており、エンベロープ波形発生装置や
波形読出アドレス発生装置にとって必要なデータを、エ
ンベロープ波形発生装置や波形読出アドレス発生装置以
外のところに記憶させても、楽音の生成放音がスムーズ
にできるようになっている。

本発明は、上述した課題を解決するためになされたも
のであり、楽音の生成放音処理に遅れをきたさずに、よ
り安価なパラメータ信号生成装置を提供することを目的
としている。

［課題を解決するための手段］ 上記目的を達成するために、本発明においては、パラ
メータ信号生成に必要なパラメータ生成情報を記憶する
パラメータ生成情報記憶手段を、パラメータ信号を実際
に生成するパラメータ信号生成手段とは別のところに設
け、上記パラメータ生成情報記憶手段よりパラメータ生
成情報を順次読み出して、パラメータ信号生成手段にプ
リセットするようにしたものである。

［作用］ これにより、パラメータ生成情報記憶手段をパラメー
タ信号生成手段とは別のところに設けることができるの
で、パラメータ生成情報記憶手段として汎用メモリを用
いることができ、パラメータ信号生成装置をより安価に
できる。

この場合、パラメータ生成情報記憶手段をパラメータ
信号生成手段とは別体としても、楽音の生成放音処理は
CPU等の制御装置等の高速化で、十分対応できる。な
お、パラメータ信号には、楽音波形、エンベロープ波
形、楽音波形にエンベロープ波形が合成された波形等の
時間的に逐次レベルの変化する信号のほか、楽音波形の
読出アドレスデータ、楽音波形にエンベロープ波形が合
成された波形の読出アドレスデータ等の時間的に値の変
化する時間関数情報を含み、楽音波形には、矩形波、三
角波、正弦波のほか、自然音の波形等、あらゆる波形が
含まれる。

［実施例］ ＜全体回路＞ 第３図は、パラメータ信号生成装置の全体回路を示す
もので、ROM13には、制御装置10が各種処理を行うため
のプログラムのほか、楽音波形データWDの繰り返し読み
出しするためのループトップデータLTi、ループエンド
データLEi、ループ時間データLTMi、エンベロープ波形
形成のためのスピードデータSPDi、レベルデータLVLi、
後述する位相角ステップデータPD、読出スタートアドレ
スデータST、スタート振幅値LVL0をはじめとする楽音信
号生成に必要な各種データが記憶されている。RAM14に
は、制御装置10の各種中間処理データやキーボード11や
音色／パラメータスイッチ部12の操作状態を検出するた
めのデータ、あるいは操作状態に応じて割り当てられた
データ等の内容が記憶される。このRAM14、次述するト
ーンジェネレータ15、16…各々へ割り当てた楽音に関す
る情報を記憶させてもよい。

キーボード11や音色／パラメータスイッチ部12の各キ
ー及び各スイッチの操作は、制御装置10によってサンプ
リング検出され、各キーで指定された音高、キータッチ
及び各スイッチで指定された音色／パラメータ等に応じ
た楽音の生成放音処理が実行される。トーンジェネレー
タ15、16…では、上記指定された音高、キータッチ及び
音色／パラメータの楽音信号が生成され、サウンドシス
テム17よりミキシング出力される。トーンジェネレータ
15、16…は、１チッLSIで構成されている。

このトーンジェネレータ15、16…では、楽音波形デー
タWDの各ループごとの再生やエンベロープ波形の各フェ
ーズごとの生成が行われており、各ループ終了ごと又は
各フェーズ終了ごとに書込要求信号が出力される。この
書込要求信号は、制御装置10にいったん与えられた後、
アドレスコントローラ40、85…に書込信号として与えら
れて、ROM13に対する読出アドレスデータが、次のルー
プトップデータLTi、ループエンドデータLEi、ループ時
間データLTMi、スピードデータSPDi、レベルデータLVLi
についてのものにインクリメントされ、これらのデータ
が読み出され、トーンジェネレータ15、16…へ送られ
る。このアドレスコントローラ40、85…は、トーンジェ
ネレータ15、16…夫々に対応して複数個設けられてい
る。アドレスコントローラ40、85…からなるROM13への
アクセスは、実際には第12図に示すような選択器122を
通じて、時分割的に行われ、制御装置10からのアドレス
データと交互に切り換えられる。

＜トーンジェネレータ15、16…＞ 第４図は、トーンジェネレータ15、16…の１つを示す
もので、キー情報メモリ20には、上記キーボード11の同
時操作のキーのうち、当該トーンジェネレータ15、16…
にチャンネル割り当てが行われたキーのキー情報が記憶
され、このキー情報は、波形読出アドレス発生装置28及
びエンベロープ波形発生装置29に送られ、キー情報に応
じた楽音が生成される。このキー情報には、主に後述す
る位相角ステップデータPD、読出スタートアドレスデー
タ、スタート振幅値LVL0等が記憶される。このキー情報
メモリ20は、完全に省略して、これらのデータを、直接
ROM13から制御装置10によって読み出すようにしたり、R
OM13からRAM14にいったんセットして制御装置10によっ
て読み出すようにしてもよい。

これら波形読出アドレス発生装置28及びエンベロープ
波形発生装置29には、上記ROM13より読み出された、ル
ープトップデータLTi、ループエンドデータLEi、ループ
時間データLTMi、スピードデータSPDi、レベルデータLV
Liも与えられ、ループ再生に必要な読出アドレスデータ
RADや、各フェーズごとにエンベロープデータENVが生成
される。このうち波形読出アドレス発生装置28で生成さ
れた、ループ再生のための読出アドレスデータRADは、
波形データメモリ25に与えられ、楽音波形データWDが読
み出され、乗算切26で、上記エンベロープ波形発生装置
29からのエンベロープデータENVが乗算され、D/A変換器
27を介して、アナログ信号として出力される。

＜エンベロープ波形発生装置29＞ 第２図は、エンベロープ波形発生装置29の回路構成を
示すもので、エンベロープ波形の各フェーズごとのレベ
ルデータLVLi、スピードデータSPDiは、制御装置10及び
アドレスコントローラ40によって、ROM13より読み出さ
れ、データラッチ61、62のいずれかにラッチされる。

データがラッチされない方のデータラッチには、現在
生成中のエンベロープのフェーズに関するレベルデータ
LVLi及びスピードデータSPDiがラッチされていて、書き
込みが行われるデータラッチと、読み出しが行われるデ
ータラッチとが、交互に切り換えられる。データラッチ
61又はデータラッチ62からのレベルデータLVLi及びスピ
ードデータSPDiのうち、レベルデータLVLiについては、
選択器60を介し、補数器33及び加算器36に与えられ、ス
ピードデータSPDiについては、同じく選択器60を介し、
乗算器35に与えられる。

これらレベルデータLVLi、スピードデータSPDiは、第
６図に示すように、エンベロープ波形の各フェーズにお
ける、レベル（到達目標）とレート（到達速度）の大き
さを示すデータである。

スタート振幅値保持メモリ30には、キーオンタイミン
グに（又はこれに先だったタイミングで）、エンベロー
プ波形のスタート地点のスタート振幅値LVL0が、キー情
報メモリ20より読み出されてセットされる。この場合、
スタート振幅値LVL0を、直接、制御装置10及びアドレス
コントローラ40によって、ROM13又はRAM14より読み出し
てもよい。このスタート振幅値LVL0は、楽音放音開始時
には、選択器32を介して、加算器34に与えられる。

一方、上記データラッチ61又はデータラッチ62からの
レベルデータLVLiは、補数器33で「２」の補数値、すな
わちマイナス値に反転され、加算器34で、上記スタート
振幅値LVL0に加算される。これにより、スタート振幅値
LVL0から到達目標のレベルデータLVLiが減算される。上
記補数器33は、例えばインバータ群で構成することがで
き、次の加算器34のCin端子にハイレベル信号が入力さ
れて、プラスマイナス反転される。

上記選択器32には、後述する振幅保持回路38からのエ
ンベロープデータENVも与えられており、楽音放音開始
以降は、上記加算器34に与えられて、エンベロープデー
タENVから到達目標のレベルデータLVLiが減算される。
このエンベロープデータENVは、そのタイミングごとの
現在のエンベロープ波形のレベルを示している。

次いで、このエンベロープデータENVの現在値から、
到達目標のレベルデータLVLiが差し引かれた減算データ
（エンベロープデータENV−レベルデータLVLi）に対
し、乗算器35で、上記データラッチ61又はデータラッチ
62からのスピードデータSPDiが乗算される。この乗算デ
ータ（エンベロープデータENV−レベルデータLVLi）×
スピードデータSPDiは、加算器36で、到達目標のレベル
データLVLiに加算されて、上記振幅保持回路38に記憶さ
れるとともに、エンベロープデータENVとして、乗算器2
6へ出力される。

これにより、第６図に示すようなエンベロープデータ
ENVが、スピードデータSPDiに応じたレートで変化する
とともに、変化のステップが減算データ（エンベロープ
データENV−レベルデータLVLi）に応じてさらに変化す
る。これは、到達目標のレベルデータLVLiに近づくに従
って、エンベロープデータENVの変化のステップが小さ
くなることを意味する。

上記乗算器35からの乗算データ（エンベロープデータ
ENV−レベルデータLVLi）×スピードデータSPDiは、比
較器37にも与えられて、「０」になったか否かのジャッ
ジが行われ、「０」になれば、その一致信号がフェーズ
終了信号として出力される。このフェーズ終了信号は、
Ｄ型のフリップフロップ67のCK端子に入力され、このフ
リップフロップ67のＤ端子には、常にハイレベル信号が
与えられており、CK端子にフェーズ終了信号が与えられ
ると、そのＱ出力がハイレベルとなる。

このハイレベルとなるＱ出力は、エッジ検出器66を介
して、上記アドレスコントローラ40に対する、次のフェ
ーズのスピードデータSPDi、レベルデータLVLiの書込要
求信号として出力される。このエッジ検出器66は、入力
信号のアップエッジを検出するもので、例えばオペアン
プを使った波形整形回路で構成することができる。

上記書込要求信号により、上述したように、スピード
データSPDi、レベルデータLVLiが、データラッチ61、62
のいずれかにラッチされる。この場合のラッチ信号は、
制御装置10よりの上記書込要求信号に応答したローレベ
ルの書込信号であり、この信号はオアゲート63又はオア
ゲート64を介して、データラッチ61又はデータラッチ62
に与えられる。この書込信号は、上記フリップフロップ
67にリセットクリア信号としても与えられる。

上記比較器37からのフェーズ終了信号は、アンドゲー
ト69Aを介して、フリップフロップ69に入力されて、フ
リップフロップ69のＱ出力の状態を反転させる。このフ
リップフロップ69は、セット（Ｓ）、リセット（Ｒ）入
力付のＤ型フリップフロップの反転Ｑ出力をＤ入力に接
続した、トグル動作をするＴ型のフリップフロップであ
り、リセットクリア信号の入力により、Ｑ出力はローレ
ベルとなる。このフリップフロップ69のＱ出力は、上記
選択器160に選択切換信号として与えられ、１つのフェ
ーズ終了ごとに、選択器60の選択内容がデータラッチ61
とデータラッチ62との間で切り換えられ、次のフェーズ
のエンベロープデータENV生成の実行にシフトする。

また、フリップフロップ69のＱ出力は、そのまま上記
オアゲート64に入力されるとともに、インバータ65で反
転されて、オアゲート63に入力され、ラッチ可能なデー
タラッチが、データラッチ61とデータラッチ62とで切り
換えられる。上記フリップフロップ67の反転Ｑ出力は、
アンドゲート69Aに開成信号として与えられ、この開成
は、次のスピードデータSPDi、レベルデータLVLiの書き
込みまで、維持される。

また、キーボード11のキーが押鍵中の間、ハイレベル
となるキーオン信号は、キーオンイベント検出器31に入
力されて、キーオン信号のアップエッジタイミングでハ
イレベルとなるとともに、楽音放音開始以降はロウレベ
ルとなるキーオンイベント信号が出力される。このキー
オンイベント検出器31は、入力信号のアップエッジを検
出するもので、例えばオペアンプを使った波形整形回路
等で構成することができる。上記キーオンイベント信号
は、上記選択器32に与えられて、楽音放音開始時に、ス
タート振幅値保持メモリ30のスタート振幅値LVL0への選
択切換が行われる。さらに上記キーオンイベント信号は
インバータ68で反転されて、フリップフロップ69をクリ
アして、キーオン時にデータラッチ61の方を使用するよ
うにしている。

＜アドレスコントローラ40＞ 第５図は、アドレスコントローラ40とアドレスコント
ローラ40によって読み出しが行われるROM13の一部とを
示す回路図であり、カウンタ43は、上記トーンジェネレ
ータ15、16…からのキーオンイベント信号によってクリ
アされる。この場合のキーオンイベント信号は、実際に
はインバータ41によって反転されたものが使用される。

またカウンタ43は、制御装置10からの書込信号によっ
て、インクリメントされ、ROM13の各番地のレベルデー
タLVLi、スピードデータSPDiに対するアドレス指定が順
次切り換えられていく。このアドレスコントローラ40か
ら、ROM13には、レベルデータLVLi、スピードデータSPD
iの記憶エリアの上位アドレスデータが付加されて出力
される。この上位のアドレスデータは、ラッチ43Aを用
い、このラッチ43Aに制御装置10からプリセットされる
が、音色および音高（音域）等に応じて記憶エリアを切
換選択するようにしてもよいし、予め複数のローレベル
ビット（アースレベル）のうちの特定ビットをインバー
タで反転させて、上位アドレスデータとしてもよい。

上記アンドゲート42は、第６図のキーオン中の一定レ
ベルを維持する間CL1と、キーオフ後のやはり一定レベ
ル（「０」レベル）を維持する間CL2は閉成される。す
なわち、キーオン最終検出器44は、キーオン中の一定レ
ベル期間CL1のすぐ前の、レベルデータLVL6、スピード
データSPD6が読み出されたとき、カウンタ43の出力デー
タ内容から、そのことを検出し、検出信号をアンドゲー
ト47を介し、ノアゲート46で反転させて、アンドゲート
42に与えて、アンドゲート42を閉成させて、カウンタ43
のインクリメントを一時的にストップさせる。

また、キーオフ最終検出器45は、キーオフ後の一定レ
ベル期間CL2のすぐ前の、レベルデータLVLm、スピード
データSPDmが読み出されたとき、カウンタ43の出力デー
タ内容から、そのことを検出し、検出信号をアンドゲー
ト48を介し、ノアゲート46で反転させて、アンドゲート
42に与えて、アンドゲート42を閉成させて、カウンタ43
のインクリメントをストップさせる。このとき、キーオ
ン信号はローレベルであり、インバータ49を介して、ア
ンドゲート48の方が開成されている。

こうして、レベルデータLVLi、スピードデータSPDiを
記憶しておく場所を、トーンジェネレータ15、16…の中
ではなく、ROM13にしておくことができ、このROM13は汎
用メモリを用いることができるので、エンベロープ波形
発生装置29をより安価なものにすることができるし、エ
ンベロープ波形発生装置29を含んだトーンジェネレータ
15、16…のLSI化も容易となる。

＜波形読出アドレス発生装置28＞ 第１図は、波形読出アドレス発生装置28の回路構成を
示すもので、楽音波形データWDのループ再生のためのル
ープトップデータLTi、ループエンドデータLEi、ループ
時間データLTMiは、制御装置10及びアドレスコントロー
ラ85によって、ROM13より読み出され、データラッチ10
7、108のいずれかにラッチされる。データがラッチされ
ない方のデータラッチには、現在再生中の楽音波形デー
タWDの繰り返し読み出しを行うループセクションに関す
るループトップデータLTi、ループエンドデータLEi、ル
ープ時間データLTMiがラッチされていて、書き込みが行
われるデータラッチと、読み出しが行われるデータラッ
チとが交互に切り換えられる。

データラッチ107又はデータラッチ108のループトップ
データLTi、ループエンドデータLEi、ループ時間データ
LTMiのうち、ループトップデータLTiについては、選択
器103を介し、加算器77に与えられ、ループエンドデー
タLEiについては、同じく選択器103を介し、加算器75に
与えられ、ループ時間データLTMiについては、やはり選
択器103を介し、ループ時間判別部81に与えられる。

上記ループトップデータLTi、ループエンドデータLE
i、ループ時間データLTMiは、楽音波形データWDの繰り
返し読み出しを行うループセクションの先頭アドレスデ
ータ、最終アドレスデータ、繰り返し読み出しの時間デ
ータを示している。

スタートアドレス保持メモリ70には、読出スタートア
ドレスデータSTが、キーオンタイミングに（又はこれに
先だったタイミングで）、キー情報メモリ20より読み出
されてセットされ、位相角ステップデータメモリ71に
は、位相角ステップデータPDが、同じくキーオンタイミ
ングに（又はこれに先だったタイミングで）、キー情報
メモリ20より読み出されてセットされる。この場合、こ
れら読出スタートアドレスデータST、位相角ステップデ
ータPDを、直接、制御装置10及びアドレスコントローラ
40によって、ROM13又はRAM14より読み出してもよい。

上記読出スタートアドレスデータSTは、第８図に示す
ように、楽音波形データWDの読み出しのスタート地点の
読出アドレスデータRADを示している。位相角ステップ
データPDは、楽音波形データWDの読出アドレスデータRA
Dのインクリメントステップ値を示しており、位相角ス
テップデータPDを累算して読出アドレスデータRADが生
成され、この値が大きいほど、楽音波形データWDの読出
装置が速くなって、音高も高くなる。上記楽音波形デー
タWDに対し、読出スタートアドレスデータST、ループト
ップデータLTi、ループエンドデータLEi、ループ時間デ
ータLTMiをいろいろ変えることによって、種々の音色を
実現できる。

上記スタートアドレス保持メモリ70の読出スタートア
ドレスデータSTは、楽音放音開始時に、選択器72を介し
て、加算器73で、上記位相角ステップデータメモリ71か
らの位相角ステップデータPDが加算される。この加算デ
ータは、選択器78を介して、波形読出アドレス保持回路
79に記憶され、波形データメモリ25に読出アドレスデー
タRADとして送出されるとともに、楽音放音開始以降
は、上記選択器72を介して、上記加算器73へ送出され、
位相角ステップデータPDが再び加算される。加算器73と
波形読出アドレス保持回路79との加算ループ回路で、読
出アドレスデータRADに対する位相角ステップデータPD
の累算が行われていく。

また、加算器73からの読出アドレスデータRADは、補
数器74で、「２」の補数値すなわちマイナス値に反転さ
れ、加算器75で、上記データラッチ107又はデータラッ
チ108からのループエンドデータLEiに加算される。これ
により、ループエンドデータLEiから読出アドレスデー
タRADが減算されることになる。上記補数器74は、例え
ばインバータ群で構成することができ、次の加算器75の
Cin端子にハイレベル信号が入力されて、プラスマイナ
ス反転される。

この減算で、楽音波形データWDの読み出しが繰り返し
読み出しのループセクションの最後まで達して、読出ア
ドレスデータRADがループエンドデータLEiに到達し、さ
らにループエンドデータLEiを越えると、加算器75より
キャリ信号が出力される。このキャリ信号は、差分保持
回路76にラッチ信号として与えられ、読出アドレスデー
タRADがループエンドデータLEiを越えた分の端数データ
がラッチされる。

この端数データは、加算器77で、ループトップデータ
LTiに加算されて、端数補正が行われ、これが選択器78
を介して、新たな読出アドレスデータRADとして出力さ
れる。これにより、楽音波形データWDの読出アドレスデ
ータRADが、ループエンドデータLEiからループトップデ
ータLTiにジャンプするとともに、このジャンプ時に、
読出アドレスデータRADがループエンドデータLEiを越え
た分の端数データの補正も行われる。上記加算器75から
のキャリ信号は、ループエンド到達信号として、上記選
択器78に与えられて、加算器77側への選択切換が行われ
るほか、ループ時間判別部81にも与えられる。

＜ループ時間判別部81＞ 第10図は、ループ時間判別部81の回路構成を示すもの
で、基準時間変更器140は、例えばデコーダ等で構成す
ることができ、キー情報メモリ20から与えれる、又は制
御装置10によってROM13若しくはRAM14から与えられる、
音色データ、音域データ、その他各種パラメータデータ
（動的因子又は静的因子）をデコードして、基準時間発
生器141に与える。音色データとパラメータデータは、
上記音色／パラメータスイッチ部12で選択指定されたも
のであり、音域データは上記キーボード11からのキーコ
ードに基づいたもので、例えばキーコードのオクターブ
データが用いられる。パラメータデータは、エフェク
ト、リズム等の選択内容や、モジュレーションホイー
ル、ピッチベンダー等のコントローラの指定内容等を指
す。

基準時間発生器141は、例えばプログラマブル進数カ
ウンタやプログラマブル分周カウンタ等で構成すること
ができ、上記基準時間変更器140からのデコードデータ
に応じた周期のパルス信号をループカウンタ142に与え
る。これにより、楽音波形データWDを繰り返し読み出し
するループセクションのループ時間データLTMを、音
色、音域、各種パラメータに応じて、変えていくことが
できる。

ループカウンタ142は、与えられるパルス信号をタイ
ムカウントして、比較器146に与える。比較器146は、上
記データラッチ107又はデータラッチ108より与えられる
ループ時間データLTMiと、ループカウンタ142からのタ
イムカウントデータとを比較し、一致したら、その一致
信号をループ時間到達信号として出力する。このループ
時間到達信号は、SR型のフリップフロップ145のＳ端子
に入力されて、フリップフロップ145がセットされ、そ
のＱ出力によりアンドゲート144が開成される。

そして、この直後のループエンド到達信号が、上記開
成済のアンドゲート144を介して、ループ終了信号とし
て出力される。このループ終了信号は、上記フリップフ
ロップ145のＲ端子に入力されて、フリップフロップ145
がリセットされるし、ノアゲート143を介して、上記ル
ープカウンタ142にクリア信号として入力される。ルー
プカウンタ142には、キーオンイベント信号もノアゲー
ト143を介して、クリア信号として与えられる。このキ
ーオンイベント信号は、楽音放音開始時にハイレベルと
なる信号である。

また、第１図において、上記ループ終了信号は、Ｄ型
のフリップフロップ102のCK端子に入力され、このフリ
ップフロップ102のＤ端子には、常にハイレベル信号が
与えられており、CK端子にループ終了信号が与えられる
と、そのＱ出力がハイレベルとなる。このハイレベルと
なるＱ出力は、エッジ検出器101を介して、上記制御装
置10、アドレスコントローラ85に対する、次のループト
ップデータLTi、ループエンドデータLEi、ループ時間デ
ータLTMiの書込要求信号として出力される。このエッジ
検出器101は、入力信号のアップエッジを検出するもの
で、例えばオペアンプを使った波形整形回路で構成する
ことができる。

上記書込要求信号により、上述したように、ループト
ップデータLTi、ループエンドデータLEi、ループ時間デ
ータLTMiが、データラッチ107、108のいずれかにラッチ
される。この場合のラッチ信号は、制御装置10よりの上
記書込要求信号に応答したローレベルの書込信号であ
り、この信号はオアゲート109又はオアゲート110を介し
て、データラッチ107又はデータラッチ108に与えられ
る。この書込信号は、上記フリップフロップ102にリセ
ットクリア信号としても与えられる。

上記ループ時間判別部81からのループ終了信号は、ア
ンドゲート106を介して、フリップフロップ105に入力さ
れて、フリップフロップ105のＱ出力の状態を反転させ
る。このフリップフロップ105は、セット（Ｓ）、リセ
ット（Ｒ）入力付のＤ型フリップフロップの反転Ｑ出力
をＤ入力に接続した、トグル動作をするＴ型のフリップ
フロップであり、リセットクリア信号の入力により、Ｑ
出力はローレベルとなる。このフリップフロップ105の
Ｑ出力は、上記選択器103に選択切換信号として与えら
れ、１つのループセクション終了ごとに、選択器103の
選択内容がデータラッチ107とデータラッチ108との間で
切り換えられ、次のループセクションの読出アドレスデ
ータ生成の実行にシフトする。

また、フリップフロップ105のＱ出力は、そのまま上
記オアゲート110に入力されるとともに、インバータ111
で反転されて、オアゲート109に入力され、ラッチ可能
なデータラッチが、データラッチ107とデータラッチ108
とで切り換えられる。上記フリップフロップ102の反転
Ｑ出力は、アンドゲート106に開成信号として与えら
れ、この開成は、次のループトップデータLTi、ループ
エンドデータLEi、ループ時間データLTMiの書き込みま
で、維持される。

また、キーボード11のキーが押鍵中の間、ハイレベル
となるキーオン信号は、キーオンイベント検出器80に入
力されて、キーオン信号のアップエッジタイミングでハ
イレベルとなるとともに、楽音放音開始以降はロウレベ
ルとなるキーオンイベント信号が出力される。このキー
オンイベント検出器80は、入力信号のアップエッジを検
出するもので、例えばオペアンプを使った波形整形回路
等で構成することができる。上記キーオンイベント信号
は、上記選択器72に与えられて、楽音放音開始時に、ス
タートアドレス保持メモリ70からの読出スタートアドレ
スデータSTへの選択切換が行われる。さらに上記キーオ
ンイベント信号はインバータ104で反転されてフリップ
フロップ105をクリアして、キーオン時にデータラッチ1
07の方を使用するようにしている。

＜アドレコントローラ85＞ 第７図は、アドレコントローラ85と、このアドレコン
トローラ85によって読み出しが行われるROM13の一部と
を示す回路図であり、カウンタ86は、上記トーンジェネ
レータ15、16…からのキーオンイベント信号によってク
リアされる。この場合のキーオンイベント信号は、実際
にはインバータ88によって反転されたものが使用され
る。

また、カウンタ86は、制御装置10からの書込信号によ
って、インクリメントされ、ROM13の各番地のループト
ップデータLTi、ループエンドデータLEi、ループ時間デ
ータLTMiに対するアドレス指定が、順次切り換えられて
いく。このアドレスコントローラ85から、ROM13には、
ループトップデータLTi、ループエンドデータLEi、ルー
プ時間データLTMiの記憶エリアの上位アドレスデータが
付加されて出力される。この上位アドレスデータは、ラ
ッチ86Aを用い、このラッチ86Aに制御装置10からプリセ
ットされるが、音色および音高（音域）等に応じて記憶
エリアを切換選択するようにしてもよいし、予め複数の
ローレベルビット（アースレベル）のうちの特定のビッ
トをインバータで反転させて、上位アドレスデータとし
てもよい。

上記カウンタ86からの読出アドレスデータは、最終検
出器89に与えられ、この読出アドレスデータが、ループ
トップデータLTi、ループエンドデータLEi、ループ時間
データLTMiの記憶エリアの最終アドレスに達したとき、
最終検出器89の出力はローレベルとなって、上記アンド
ゲート87が閉成される。これにより、ROM13より、最終
のループセクションのループトップデータLTi、ループ
エンドデータLEi、ループ時間データLTMiが読み出され
た後は、楽音波形データWDの最終のループセクションの
繰り返し読み出しが続行される。

こうして、ループトップデータLTi、ループエンドデ
ータLEi、ループ時間データLTMiを記憶しておく場所
を、トーンジェネレータ15、16…の中ではなく、ROM13
にしておくことができ、このROM13は汎用メモリを用い
ることができるので、波形読出アドレス発生装置28をよ
り安価なものにすることができし、波形読出アドレス発
生装置28を含んだトーンジェネレータ15、16…のLSI化
も容易となる。

上述したような、波形読出アドレス発生装置28によ
り、波形データメモリ25の楽音波形データWDの繰り返し
読み出しを行うと、第10図の比較器146では、ループ再
生の回数ではなく、ループ再生の時間の比較判別が行わ
れる。従って、第９図（１）のように、音高が低く、楽
音波形データWDの読み出し速度が遅くても、また第９図
（３）のように音高が高く、楽音波形データWDの読み出
し速度が速くても、１つのループセクションのループ再
生の時間は常に一定である。第９図（２）に示すよう
に、音高が高く、楽音波形データWDの読み出し速度が速
くなって、ループ再生の時間が短くなってしまうことが
ない。

これにより、音高が高くても低くても、各ループセク
ションのループ再生の時間を一定となり、１つの楽音放
音の間のループセクションのバランスがとられ、音高の
変化によって、余分な楽音内容の変化因子がはいってし
まうことがなくなる。

＜ポリフォニックシステム例＞ 第11A図、第11B図、第12図は、時分割処理により、ポ
リフォニックな楽音生成を行うことのできる実施例を示
すものである。

第11A図は、波形読出アドレス発生装置28及びエンベ
ロープ波形発生装置29の、データラッチ61、62、107、1
08の部分を、８チャンネル分の楽音生成システムに対応
させたものである。RAM112は、16個の記憶番地をもち、
８個２組で、各組に対し最高８個のレベルデータLVLi、
スピードデータSPDi又はループトップデータLTi、ルー
プエンドデータLEi、ループ時間データLTMiが、制御装
置10及びアドレスコントローラ40、85によってセットさ
れる。２つの組の各々の記録番地は、現在データを読み
出して楽音を生成中のものと、次に実行されるデータを
書き込むものとが、交互に切り換えられる。

RAM112の記憶番地の８個の記憶番地の指定アドレスで
あるチャンネル信号A0〜A2は、データセレクタ113a、11
3b、113cを介して与えられる。このチャンネル信号A0〜
A2は、読出用と書込用とが、データセレクタ113a、113
b、113cでセレクトされる。読出チャンネル信号A0〜A2
は、電子楽器全体の同期をとるシステムクロック信号に
よってカウントされるデータが用いられ、チャンネルタ
イミング信号と同じもので、第11B図（１）に示すとお
りである。書込チャンネル信号A0〜A2は、制御装置10よ
り与えられる。この書込チャンネル信号A0〜A2は、書込
タイミングが、第11B図（１）のチャンネルタイミング
と周期がとられるものであれば、読出チャンネル信号A0
〜A2をそのまま用いてもよい。

RAM112の２つの組は、エリア切換信号によって切換選
択され、この信号は、データセレクタ113dに、そのまま
及びインバータ115で反転されて与えられる。このエリ
ア切換信号は、上記読出及び書込のチャンネル信号A0〜
A2の上記アドレスデータA3となるものであり、シフトレ
ジスタ118からの出力が使われる。このシフトレジスタ1
18は、その出力がイクスクルシブオアゲート116、アン
ドゲート117を介して帰還入力されるタイプのものであ
る。イクスクルシブオアゲート116には、上記比較器37
からのフェーズ終了信号又はループ時間判別部81からの
ループ終了信号が与えられて、フェーズ終了時又はルー
プ終了時に、エリア切換信号が反転される。アンドゲー
ト117には、上記インバータ68又はインバータ104からの
ローレベルのキーオンイベント信号が与えられ、エリア
切換信号のクリアが行われる。

RAM112の読出信号はハイレベル、書込信号はローレベ
ルであり、第11B図（３）に示すとおりとなっている。
書込信号は制御装置10より与えられ、読出信号は常にハ
イレベルとなっている信号が使われ、夫々データセレク
タ113eを介して、RAM112に与えられる。

上記したデータセレクタ113a〜113eのセレクト切換を
行うのは、リード／ライトタイミング信号であり、この
信号は、第11B図（２）（４）に示すように、１つのチ
ャンネルタイミング内で、読み出しと書き込みを切り換
える。この信号は、そのままデータセレクト113a〜113e
の書き込み側のアンドゲートに、開成信号として与えら
れるとともに、インバータ114で反転されて、データセ
レクタ113a〜113eの読み出し側のアンドゲートに、開成
信号として与えられる。なお、第11B図（４）における
書き込みのチャンネルタイミングは、第11B図（１）の
チャンネルタイミングとは無関係に、制御装置10からの
書込チャンネル信号によって決定される。

第12図は、同じく複数チャンネル分の楽音生成システ
ムに対応した、エンベロープ波形発生装置29A、波形読
出アドレス発生装置28A、制御装置10A、アドレスコント
ローラ40A、85A等を示すものである。エンベロープ波形
発生装置29A、波形読出アドレス発生装置28Aからの書込
要求信号キーオンイベント信号は、そのままのタイミン
グで、上記アドレスコントローラ40A、85Aへ送られるほ
か、書込要求信号は、要求信号弁別器123を介して、制
御装置10Aに送られる。また、エンベロープ波形発生装
置29A、波形読出アドレス発生装置28Aの中の、第11A図
で述べた読出チャンネル信号も、要求チャンネル弁別器
124を介して、制御装置10Aに送られる。

要求信号弁別器123と要求チャンネル弁別器124は、例
えば、インタフェースで構成することができ、信号及び
データの弁別、処理タイミングの同期等が行われる。制
御装置10Aは、書込要求信号のあったチャンネルについ
ては、アドレスコントローラ40A、85Aに書込信号を与え
て、ROM13に対するアドレスデータを＋１し、次のフェ
ーズのレベルデータLVLi、スピードデータSPDi、又は次
のループのループトップデータLTi、ループエンドデー
タLEi、ループ時間データLTMiをROM13より読み出して、
エンベロープ波形発生装置29A、波形読出アドレス発生
装置28Aの上述したRAM112に上記書込信号とともに送
る。

ROM13に対するアドレスデータは、アドレスコントロ
ーラ40A、85A、制御装置10Aからのものが、選択器122に
よって、時分割的に切き換えられる。選択器122のセレ
クト信号は、チャンネルタイミング信号の４倍の周波数
のクロックパルス信号が用いられ、各入力が切換セレク
トされていく。上記書込チャンネル信号は、上記要求チ
ャンネル弁別器124からの読出チャンネル信号が、その
まま制御装置10Aによって転用される。むろん、要求チ
ャンネル弁別器124を使わず、エンベロープ波形発生装
置29A、波形読出アドレス発生装置28Aからの読出チャン
ネル信号を、書込要求信号によって開成されるアンドゲ
ート群を介して、書込チャンネル信号として出力するよ
うにしてもよい。

また、エンベロープ波形発生装置29A、波形読出アド
レス発生装置28Aには、楽音放音開始時に、制御装置10A
より、位相角ステップデータPD、読出スタートアドレス
データST、スタート振幅値LVL0等のキー情報が、ROM13
より読み出されて送られる。なお、読出スタートアドレ
スデータST、スタート振幅値LVL0は、RAM14又はキー情
報メモリ（図示せず）に記憶しておいてもよい。

このような複数チャンネル分の楽音生成システムを構
成するには、他に、次のようなことが必要である。すな
わち、位相角ステップデータメモリ71をチャンネル数と
同じ段数をもつ、帰還入力型のシフトレジスタとした
り、読み書き可能なメモリ（RAM）としたり、アドレス
コントローラ40A、85Aのカウンタ43、86をチャンネル数
と同じ数分用意して、デマルチプレクサ又は選択器を介
して、書込要求信号又はキーオンイベント信号により、
各カウントデータをカウント又はクリアしたり、ループ
時間判別部81の基準時間変更器140、基準時間発生器14
1、ループカウンタ142をチャンネル数と同じ数分用意し
て、マルチプレクサ又はデータセレクタを介して、ルー
プカウンタ142…からの各タイムカウントデータを比較
器146に与えたりすることになる。

＜エンベロープ波形のリピート再生＞ 第13A図は、エンベロープ波形発生装置29別の実施例
を示すもので、この実施例は、第13B図に示すように、
エンベロープ波形の各フェーズにつき、レベルデータLV
Li、スピードデータSPDiのフェーズとレベルデータLVL
j、スピードデータSPDjのフェーズとを交互にリピート
するようにしたものである。そして、このリピート回数
を示すのがリピート回数データRPiである。

これら、レベルデータLVLi、LVLj、スピードデータSP
Di、LVLj、リピート回数データRPiは、制御装置10及び
アドレスコントローラ85によって、ROM13より読み出さ
れ、データラッチ61、62のいずれかにラッチされる。デ
ータラッチ61又はデータラッチ62からのレベルデータLV
Li、LVLj、スピードデータSPDi、LVLj、リピート回数デ
ータRPiのうち、レベルデータLVLi、LVLjは、選択器60
を介し、さらに選択器170を介して、レベルデータLVL
i、レベルデータLVLjのいずれかがセレクトされ、加算
器36に与えられる。またスピードデータSPDi、LVLjは、
選択器60を介し、さらに選択器171を介して、スピード
データSPDi、スピードデータSPDjのいずれかがセレクト
され、乗算器35に与えられる。さらに、リピート回数デ
ータRPiは、選択器60を介し、比較器172に与えられる。

そして、エンベロープデータENVがフェーズの最終地
点まで到達して、比較器37より一致信号が出力される
と、この一致信号はフリップフロップ175に入力され
て、フリップフロップ175のＱ出力の状態を反転させ
る。このフリップフロップ175は上述したフリップフロ
ップ69、105と全く同じものであり、キーオンイベント
信号によりクリアされる。このフリップフロップ175の
Ｑ出力は、上記選択器170、171に選択切換信号として与
えられ、１つのフェーズ終了ごとに、選択器170、171の
選択内容がレベルデータLVLi、スピードデータSPDiとレ
ベルデータLVLj、スピードデータSPDjとの間で切り換え
られる。

このフリップフロップ175のＱ出力は、リピートカウ
ンタ173に入力されて、フェーズのリピート回数がカウ
ントされ、このカウントデータは、上記比較器172に与
えられる。比較器172には、上記リピート回数データRPi
も与えられており、両データが一致すると、一致信号が
ノアゲート174を介して、リピートカウンタ173にクリア
信号として入力されるとともに、アンドゲート69Aを介
して、フリップフロップ69に入力されて、フリップフロ
ップ69のＱ出力の状態を反転させる。これにより、選択
器60の選択内容がデータラッチ61とデータラッチ62との
間で切り換えられ、次のリピートセクションのエンベロ
ープデータ生成の実行に移行する。上記リピートカウン
タ173は、キーオンイベント信号によってもクリアされ
る。他の内容は、上記第２図のエンベロープ波形発生装
置29と同じである。

このように、エンベロープ波形のフェーズをリピート
するパラメータ信号生成装置についても、レベルデータ
LVLi、LVLj、スピードデータSPDi、SPDj、リピート回数
データRPiを記憶しておく場所を、トーンジェネレータ1
5、16…の中ではなく、ROM13にしておくことができ、こ
のROM13は汎用メモリを用いることができるので、エン
ベロープ波形発生装置29をより安価なものにすることが
できるし、エンベロープ波形発生装置29を含んだトーン
ジェネレータ15、16…のLSI化も容易となる。

なお、リピート回数データRPiをリピート時間データR
PTiとして、第１図及び第10図のように変更することは
容易であり、さらにループセクションのループ時間デー
タRPTiを音色、音域、各種パラメータに応じて変えてい
くようにすることも可能である。

この場合、第13A図のエンベロープ波形発生装置29に
おいては、比較器172、リピートカウント173をはじめと
る鎮線枠の部分を第10図と同じものと置き換えればよ
い。そして、フェーズ終了信号をループエンド到達信号
の代わりに、アンドゲート114に入力させ、キーオンイ
ベント信号は、そのままキーオンイベント検出器31から
のものを使用し、ループ終了信号は、リピート終了信号
として出力させ、リピート回数データRPをリピート時間
データに置き換え、フリップフロップ175のＱ出力は、
選択器170、171だけに与えられるようにすればよい。

このように、エンベロープ波形のリピート生成におい
ても、リピート生成を一定時間にすることができる。

＜ループ再生の他の例＞ 第14A図乃至第14C図は、波形読出アドレス発生装置28
のループ再生の他の実施例を示すものである。

第14A図は、ループセクションを片方向ではなく、両
方向にわたって、往復繰り返し読み出しを行うものであ
る。この場合には、加算器75からのループエンド到達信
号が出力されるごとに、加算器75と加算器77に与えるデ
ータを、２つの選択器を使って入れ換ればよい。すなわ
ち、上記ループ到達信号をフリップフロップ105と同じ
フリップフロップに入力し、そのＱ出力を上記２つの選
択器のセレクト信号として用いる。そして、２つの選択
器に、ループトップデータLTi、ループエンドデータLEi
をともに与え、一方には、上記セレクト信号をそのまま
与え、他方には、セレクト信号をインバータで反転して
与え、各選択器からのセレクトデータを、加算器75、77
に与える。また、上記位相角ステップデータメモリ71か
らの位相角ステップデータPDを、イクスクルシブオアゲ
ート群を介して、加算器73に与え、このイクスクルシブ
オアゲート群の各ゲートに、上記セレクト信号を与え、
さらに加算器73のCin端子に上記セレクト信号を入力さ
せる。

第14B図は、各ループセクションを反対方向から片方
向のみ、繰り返し読み出しを行うものである。この場合
は、ループトップデータLTiをループエンドデータLEiよ
り小さくし、さらに読出スタートアドレスデータSTをル
ープトップデータLT1より小さくして、位相角ステップ
データメモリ71からの位相角ステップデータPDを、イン
バータ群で反転させるとももに、加算器73のCin端子に
ハイレベル信号を入力させることになる。

第14C図は、各ループセクションを反対方向から両方
向にわたって、往復繰り返し読み出しを行うものであ
る。この場合は、上述した第14A図の場合と全く同じ構
成となり、さらにループトップデータLTiをループエン
ドデータLEiより小さくし、さらに読出スタートアドレ
スデータSTをループトップデータLT1より小さくするこ
とになる。

このようなループ再生についても、音高が高くても低
くても、各ループセクションのループ再生の時間が一定
となり、１つの楽音放音の間のループセクションのバラ
ンスがとられ、音高の変化によって、余分な楽音内容の
変化因子がはいってしまうことがなくなる。

本発明は上記実施例に限定されず、本発明の趣旨を逸
脱しない範囲で種々変更可能である。例えば、本発明で
はレベルデータLVLi、スピードデータSPDi、リピート回
数データRPiあるいはループトップデータLTi、ループエ
ンドデータLEi、ループ時間データLTMi（ループ回数デ
ータLCi）等を１つのワードのデータとして述べてきた
が、これには限定されず、システムのビット数に合わせ
て、複数に分割し、複数ワードよりなるデータとしても
よい。また、レベルデータLVLi、スピードデータSPDi、
リピート回数データRPi、ループトップデータLTi、ルー
プエンドデータLEi、ループ時間データLTMi等を記憶す
る場所は、ROM13の他、RAM14、キー情報メモリ20、アサ
イメントメモリ121、制御装置10、10A内のメモリやパラ
メータ信号生成装置に外部から接続されるメモリ等、汎
用メモリを用いることができれば、どのようなところに
記憶させてもよい。

［発明の効果］ 以上詳述したように、本発明によれば、パラメータ信
号生成に必要なパラメータ生成情報を記憶するパラメー
タ生成情報記憶手段を、パラメータ信号を実際に生成す
るパラメータ信号生成手段とは別のところに設け、上記
パラメータ情報生成記憶手段によりパラメータ生成情報
を順次読み出して、パラメータ信号生成手段にプリセッ
トするようにしたから、パラメータ生成情報記憶手段を
パラメータ信号生成手段とは別のところに設けることが
できて、パラメータ生成情報記憶手段として汎用メモリ
を用いることができ、パラメータ信号生成装置をより安
価にできる等の効果を奏する。

【図面の簡単な説明】

第１図乃至第14図は本発明の実施例を示すもので、第１
図は波形読出アドレス発生装置28の回路図であり、第２
図はエンベロープ波形発生装置29の回路図であり、第３
図はパラメータ信号生成装置の全体回路図であり、第４
図はトーンジェネレータ15、16…の回路図であり、第５
図はエンベロープ波形についてのアドレスコントローラ
40とROM13を示す回路図であり、第６図はエンベロープ
波形の各フェーズを示す図であり、第７図は楽音波形に
ついてのアドレスコントローラ85とROM13を示す回路図
であり、第８図は楽音波形データWDと楽音波形データWD
の各ループセクションを示す図であり、第９図はループ
再生の音高に応じた変化を示す図であり、第10図はルー
プ時間判別部81の回路図であり、第11図乃至第12図は本
発明の複数チャンネルの楽音生成システムについての実
施例を示す図であり、第13図はエンベロープ波形の各フ
ェーズをリピート再生する実施例の回路図であり、第14
図は楽音波形データWDのループ再生の他の実施例を示す
回路図であり、第15図乃至第16図は従来例を示す図であ
る。 10、10A……制御装置、13……ROM、15、16……トーンジ
ェネレータ、28、28A……波形読出アドレス発生装置、2
9、29A……エンベロープ波形発生装置、40、85……アド
レスコントローラ、61、62、107、108……データラッ
チ、81……ループ時間判別部、112……RAM、140……基
準時間変更器、141……基準時間発生器。

Claims (4)

(57)【特許請求の範囲】
1. 【請求項１】楽音パラメータ信号を記憶するパラメータ
   信号記憶手段と、 このパラメータ記憶手段に記憶された楽音パラメータ信
   号を読み出すパラメータ信号読出手段と、 このパラメータ信号記憶手段及びパラメータ信号読出手
   段以外のところに設けられ、しかも当該パラメータ信号
   記憶手段及びパラメータ信号読出手段とアドレスバス及
   びデータバスを介して接続され、上記楽音パラメータ信
   号の繰り返し読み出しに必要なパラメータ繰り返し情報
   を、当該繰り返し読出によって生成される楽音パラメー
   タ信号全体にわたる全ステップ分記憶するパラメータ繰
   り返し情報記憶手段と、 このパラメータ繰り返し情報記憶手段より上記アドレス
   バスを使ってパラメータ繰り返し情報を順次読み出すパ
   ラメータ繰り返し情報読み出し手段と、 このパラメータ繰り返し情報読み出し手段によって読み
   出されたパラメータ繰り返し情報を、上記データバスを
   介して上記パラメータ信号読出手段内の記憶部にプリセ
   ットするプリセット手段であって、この記憶部は上記パ
   ラメータ繰り返し情報記憶手段の記憶容量より小さく、 このプリセット手段によって、上記記憶部へのプリセッ
   トよりさらに前に、この記憶部にプリセットされたパラ
   メータ繰り返し情報に基づいて、上記楽音パラメータ信
   号の読み出しを１ステップ分繰り返させるパラメータ信
   号繰り返し制御手段と、 このパラメータ信号繰り返し制御手段の制御下で、上記
   パラメータ信号読出生成手段によって読み出される１ス
   テップ分の楽音パラメータ信号の読み出しの量を計測す
   る読出量計測手段と、 この読出量計測手段の計測量が、上記パラメータ繰り返
   し情報記憶手段から読み出されたパラメータ繰り返し情
   報の中の１ステップ分の生成量データに達したか否かを
   判別する判別手段と、 この判別手段の判別結果に応じて、上記パラメータ信号
   繰り返し制御手段に対して、上記プリセット手段によっ
   て上記記憶部にプリセットされたパラメータ繰り返し情
   報に基づいて、上記パラメータ信号読出手段で楽音パラ
   メータ信号を繰り返し読み出させるようにし、さらに上
   記パラメータ繰り返し情報読み出し手段に対して、この
   後のステップの楽音パラメータ信号の繰り返し読み出し
   を行わせるために必要なパラメータ繰り返し情報を読み
   出させ、この読み出されたパラメータ繰り返し情報を、
   上記プリセット手段に対して、上記パラメータ信号読み
   出し手段内の記憶部にプリセットさせる出力指示手段と
   を備えたことを特徴とするパラメータ信号生成装置。
2. 【請求項２】楽音パラメータ信号を演算生成するパラメ
   ータ信号生成手段と、 このパラメータ信号生成手段以外のところに設けられ、
   しかも当該パラメータ信号生成手段とアドレスバス及び
   データバスを介して接続され、上記楽音パラメータ信号
   生成に必要なパラメータ生成情報を、当該生成される楽
   音パラメータ信号全体にわたる全ステップ分記憶するパ
   ラメータ生成情報記憶手段と、 このパラメータ生成情報記憶手段より上記アドレスバス
   を使ってパラメータ生成情報を順次読み出すパラメータ
   生成情報読み出し手段と、 このパラメータ生成情報読み出し手段によって読み出さ
   れたパラメータ生成情報を、上記データバスを介して上
   記パラメータ信号生成手段内の記憶部にプリセットする
   プリセット手段であって、この記憶部は上記パラメータ
   生成情報記憶手段の記憶容量より小さく、 このプリセット手段によって、上記記憶部へのプリセッ
   トよりさらに前に、この記憶部にプリセットされたパラ
   メータ生成情報に基づいて、楽音パラメータ信号の１ス
   テップを生成させるパラメータ信号生成制御手段と、 このパラメータ信号生成制御手段の制御下で、上記パラ
   メータ信号生成手段によって生成される１ステップ分の
   楽音パラメータ信号の生成の量を計測する生成量計測手
   段と、 この生成量計測手段の１ステップ分の計測量が、上記パ
   ラメータ生成情報記憶手段から読み出されたパラメータ
   生成情報の中の１ステップ分の生成量データに達したか
   否かを判別する判別手段と、 この判別手段の判別結果に応じて、上記パラメータ信号
   生成制御手段に対して、上記プリセット手段によって上
   記記憶部にプリセットされたパラメータ生成情報に基づ
   いて、上記パラメータ信号生成手段で楽音パラメータ信
   号を生成させるようにし、さらに上記パラメータ生成情
   報読み出し手段に対して、この後のステップの楽音パラ
   メータ信号の生成を行わせるために必要なパラメータ生
   成情報を読み出させ、この読み出されたパラメータ生成
   情報を、上記プリセット手段に対して、上記パラメータ
   信号生成手段内の記憶部にプリセットさせる出力指示手
   段とを備えたことを特徴とするパラメータ信号生成装
   置。
3. 【請求項３】上記パラメータ信号記憶手段は、楽音波形
   信号を記憶する手段であり、上記パラメータ繰り返し情
   報記憶手段は、楽音波形信号の一部の繰り返し読み出し
   の範囲と繰り返し読み出しの時間についての情報を記憶
   する手段であり、上記記憶部は少なくとも２つの記憶部
   よりなり、一方にパラメータ繰り返し情報のプリセット
   が行われ、他方からパラメータ繰り返し情報の読み出し
   が行われ、このプリセットと読み出しとが交互に切り換
   えられることを特徴とする請求項１記載のパラメータ信
   号生成装置。
4. 【請求項４】上記パラメータ信号生成手段は、エンベロ
   ープ波形信号を演算生成する手段であり、上記パラメー
   タ生成情報記憶手段は、エンベロープ波形信号の各フェ
   ーズの演算レベルと演算スピードと繰り返し回数につい
   ての情報を記憶する手段であり、上記記憶部は少なくと
   も２つの記憶部よりなり、一方にパラメータ生成情報の
   プリセットが行われ、他方からパラメータ生成情報の読
   み出しが行われ、このプリセットと読み出しとが交互に
   切り換えられることを特徴とする請求項２記載のパラメ
   ータ信号生成装置。