JP2578044Y2 - Discharge lamp power supply - Google Patents
Discharge lamp power supplyInfo
- Publication number
- JP2578044Y2 JP2578044Y2 JP1991102278U JP10227891U JP2578044Y2 JP 2578044 Y2 JP2578044 Y2 JP 2578044Y2 JP 1991102278 U JP1991102278 U JP 1991102278U JP 10227891 U JP10227891 U JP 10227891U JP 2578044 Y2 JP2578044 Y2 JP 2578044Y2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- transformer
- current
- signal
- charging
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Generation Of Surge Voltage And Current (AREA)
- Circuit Arrangements For Discharge Lamps (AREA)
- Discharge-Lamp Control Circuits And Pulse- Feed Circuits (AREA)
Description
【０００１】[0001]
【産業上の利用分野】本考案は、乾式複写機のキセノン
放電ランプ等の種々の放電灯に点灯電源を供給するイン
バータ構成の放電灯電源装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a discharge lamp power supply having an inverter configuration for supplying lighting power to various discharge lamps such as a xenon discharge lamp of a dry copying machine.
【０００２】[0002]
【従来の技術】従来、この種インバータ構成の放電灯電
源装置はほぼ図５に示すように構成され、商用交流電源
等の交流の入力電源１がダイオードＤ１〜Ｄ４のブリッ
ジ整流回路２の全波整流及び平滑コンデンサＣ１の平滑
により直流電源に変換され、この直流電源がインバータ
回路部３に給電される。このインバータ回路部３はスイ
ッチング回路４とインバータ出力用の変圧器５とにより
形成され、スイッチング回路４は半導体スイッチ素子と
しての高周波スイッチング用の電界効果トランジスタ
（以下ＦＥＴという）Ｑ１〜Ｑ４のフルブリッジ回路に
より形成される。2. Description of the Related Art Conventionally, a discharge lamp power supply device having an inverter configuration of this kind is generally configured as shown in FIG. 5, and an AC input power supply 1 such as a commercial AC power supply is a full-wave type of a bridge rectifier circuit 2 of diodes D1 to D4. The DC power is converted to DC power by the rectification and smoothing of the smoothing capacitor C 1, and the DC power is supplied to the inverter circuit unit 3. The inverter circuit section 3 is formed by a switching circuit 4 and a transformer 5 for inverter output. The switching circuit 4 is a full-bridge circuit of high-frequency switching field effect transistors (hereinafter referred to as FETs) Q1 to Q4 as semiconductor switching elements. Formed by
【０００３】そして、制御回路６の駆動制御によりＦＥ
ＴＱ１〜Ｑ４はＦＥＴＱ１，Ｑ４とＦＥＴＱ２，Ｑ３と
が相互に逆に高周波スイッチングし、変圧器５の１次側
を高周波通電する。この高周波通電により変圧器５の２
次側に昇圧した高周波出力が発生し、この高周波出力が
回路電流制限用のリアクトルＬを介してコンデンサＣ
２，ダイオードＤ５，Ｄ６で倍電圧整流され、この倍電
圧整流出力により放電コンデンサＣ３が充電される。Then, the FE is controlled by the drive control of the control circuit 6.
In the TQ1 to Q4, the FETs Q1 and Q4 and the FETs Q2 and Q3 perform high-frequency switching in opposite directions to each other, and energize the primary side of the transformer 5 with high frequency. By this high-frequency current, the transformer 5
A boosted high-frequency output is generated on the secondary side, and the high-frequency output is supplied to a capacitor C via a circuit current limiting reactor L.
2. Voltage rectification is performed by the diodes D5 and D6, and the discharge capacitor C3 is charged by the voltage rectified output.
【０００４】すなわち、変圧器５の１次側，２次側の巻
線の●印は巻始めの端部を示し、２次側に発生した電圧
により巻始めの端部が正のときはダイオードＤ５，コン
デンサＣ２，リアクトルＬのループでコンデンサＣ２が
充電され、巻始めの端部が負のときはリアクトルＬ，コ
ンデンサＣ２，ダイオードＤ６，コンデンサＣ３のルー
プで放電コンデンサＣ３が充電される。このとき、リア
クトルＬは充電電流のピーク値を制限する。[0004] That is, the black circles on the primary and secondary windings of the transformer 5 indicate the end of the winding start, and when the end of the winding is positive due to the voltage generated on the secondary side, a diode is used. The capacitor C2 is charged by the loop of D5, the capacitor C2, and the reactor L. When the end of the winding start is negative, the discharge capacitor C3 is charged by the loop of the reactor L, the capacitor C2, the diode D6, and the capacitor C3. At this time, the reactor L limits the peak value of the charging current.
【０００５】ところで、放電コンデンサＣ３の充電を制
御するため、両端ｐ，ｎの電圧（端子間電圧）Ｖｉは制
御回路６により検出される。この制御回路６は放電コン
デンサＣ３を定電圧充電するために図６に示すように構
成され、端子間電圧Ｖｉと充電の規定電圧に相当する基
準電源７の電圧基準信号の電圧Ｖｒとを演算増幅器８に
より誤差増幅する。By the way, in order to control the charging of the discharge capacitor C 3, a voltage (inter-terminal voltage) Vi at both ends p and n is detected by a control circuit 6. The control circuit 6 is configured as shown in FIG. 6 to charge the discharge capacitor C3 at a constant voltage. The control circuit 6 calculates an inter-terminal voltage Vi and a voltage Vr of a voltage reference signal of a reference power supply 7 corresponding to a specified voltage for charging by an operational amplifier. 8 to amplify the error.
【０００６】この誤差増幅により演算増幅器８の出力信
号Ｓ１は、Ｖｉ＜Ｖｒになる放電コンデンサＣ３の充電
期間に図７の（ａ）に示すように所定のローレベルＬｏ
ｗに保持され、充電が進行してＶｉ≧Ｖｒになると、差
（Ｖｉ−Ｖｒ）に応じてローレベルＬｏｗから上昇変化
する。Due to this error amplification, the output signal S1 of the operational amplifier 8 becomes a predetermined low level Lo as shown in FIG. 7A during the charging period of the discharge capacitor C3 where Vi <Vr.
w, and when charging progresses and becomes Vi ≧ Vr, the voltage rises from a low level Low according to the difference (Vi−Vr).
【０００７】そして、出力信号Ｓ１と鋸波発生回路９の
図７の（ａ）に示す参照波用の鋸波信号Ｓ２とが比較器
１０に供給され、この比較器１０により鋸波信号Ｓ２の
周期かつＳ１≧Ｓ２のパルス幅の同図の（ｂ）に示す信
号Ｓ３が形成される。さらに、比較器１０の出力信号Ｓ
３がフリップフロップ１１のトリガ端子ｔ及びアンドゲ
ート１２，１３に供給され、フリップフロップ１１は出
力信号Ｓ３の立上り毎にトリガされる。Then, the output signal S1 and the sawtooth signal S2 for the reference wave shown in FIG. 7A of the sawtooth wave generating circuit 9 are supplied to a comparator 10, and the comparator 10 generates the sawtooth signal S2. A signal S3 shown in FIG. 3B having a period and a pulse width of S1 ≧ S2 is formed. Further, the output signal S of the comparator 10
3 is supplied to the trigger terminal t of the flip-flop 11 and the AND gates 12, 13, and the flip-flop 11 is triggered every time the output signal S3 rises.
【０００８】このトリガによりフリップフロップ１１の
非反転出力端子ｑの出力信号Ｓ４は図７の（ｃ）に示す
ように２値変化し、反転出力端子ｑ* の出力信号は出力
信号Ｓ４の逆に２値変化する。そして、フリップフロッ
プ１１の出力端子ｑ，ｑ* の出力信号がアンドゲート１
２，１３に供給され、両ゲート１２，１３により図７の
（ｄ），（ｅ）に示すように出力信号Ｓ３を分割した２
相のスイッチング制御信号Ｓ５，Ｓ６が形成される。With this trigger, the output signal S4 of the non-inverted output terminal q of the flip-flop 11 changes to a binary value as shown in FIG. 7C, and the output signal of the inverted output terminal q * is inverted to the output signal S4. It changes by two values. Then, the output signals of the output terminals q and q * of the flip-flop 11 are
2 and 13, and the output signal S3 is divided by the two gates 12 and 13 as shown in FIGS.
Phase switching control signals S5, S6 are formed.
【０００９】この両制御信号Ｓ５，Ｓ６により駆動補助
トランジスタＱ５，Ｑ６がスイッチングし、このスイッ
チングに基づきパルストランス構成の変圧器１４，１５
を介してゲート駆動回路１６，１７に電源端子＋Ｂの直
流電源がパルス給電され、このパルス給電により制御信
号Ｓ５の波形のＦＥＴＱ１，Ｑ４のゲート信号，制御信
号Ｓ６の波形のＦＥＴＱ２，Ｑ３のゲート信号が形成さ
れる。The driving auxiliary transistors Q5 and Q6 are switched by the two control signals S5 and S6, and the transformers 14 and 15 having a pulse transformer configuration are based on the switching.
Pulse power is supplied to the gate drive circuits 16 and 17 via the power supply terminal + B, and the pulse power supply supplies the gate signals of the FETs Q1 and Q4 having the waveform of the control signal S5 and the gate signals of the FETs Q2 and Q3 having the waveform of the control signal S6. Is formed.
【００１０】そして、Ｖｉ＜Ｖｒの放電コンデンサＣ３
の充電期間には制御信号Ｓ５，Ｓ６のパルス幅が最大に
固定されて変圧器５の１次側の通電期間が最長に保持さ
れ、充電が完了してＶｉ≧Ｖｒになるときは制御信号Ｓ
ｅ，Ｓｆのパルス幅が差（Ｖｉ−Ｖｒ）に追従して減少
変化し、前記通電期間が端子間電圧Ｖｉを規定電圧（定
格電圧）に維持するように自動制御される。なお、図６
のＲ１，Ｒ２は演算増幅器８の入力用，帰還用の抵抗で
ある。Then, a discharge capacitor C3 of Vi <Vr
In the charging period, the pulse widths of the control signals S5 and S6 are fixed to the maximum, the energizing period on the primary side of the transformer 5 is kept longest, and when the charging is completed and Vi ≧ Vr, the control signal S
The pulse widths of e and Sf decrease and follow the difference (Vi-Vr), and the current application period is automatically controlled so that the inter-terminal voltage Vi is maintained at a specified voltage (rated voltage). FIG.
R1 and R2 are input and feedback resistors of the operational amplifier 8.
【００１１】そして、制御回路６の駆動制御により放電
コンデンサＣ３が規定電圧に充電されると、その後、例
えばキセノン放電ランプからなる放電灯１８の電極とこ
の放電灯１８に巻回されたトリガ用変圧器１９の無接続
端部との間のギャップ放電をトリガとして放電灯１８が
点灯し、このとき、放電コンデンサＣ３に蓄積された放
電エネルギが放出される。なお、エネルギ放出後の放電
コンデンサＣ３は、変圧器５の２次側出力を倍電圧整流
した電流により前記と同様にして再び充電される。When the discharge capacitor C3 is charged to a specified voltage by the driving control of the control circuit 6, the electrode of the discharge lamp 18 composed of, for example, a xenon discharge lamp and the transformer for trigger wound around the discharge lamp 18 The discharge lamp 18 is turned on by a gap discharge between the discharge lamp 18 and the non-connection end of the vessel 19, and at this time, the discharge energy stored in the discharge capacitor C3 is released. After discharging the energy, the discharge capacitor C3 is charged again by the current obtained by rectifying the output of the secondary side of the transformer 5 by double voltage in the same manner as described above.
【００１２】[0012]
【考案が解決しようとする課題】前記従来の放電灯電源
装置の場合、放電コンデンサＣ３の充電期間はスイッチ
ング回路４のＦＥＴＱ１〜Ｑ４が最大パルス幅のゲート
信号で駆動され、変圧器５の１次側の通電電流は最大に
保持されるが、変圧器５の２次側にリアクトルＬが設け
られ、このリアクトルＬの電流制限により放電コンデン
サＣ３に注入される充電電流が図８の（ａ）に示すよう
に充電の進行に伴って減少するため、Ｖｉ＝Ｖｒの充電
完了に迅速に到達しない問題点がある。In the conventional discharge lamp power supply device, during the charging period of the discharge capacitor C3, the FETs Q1 to Q4 of the switching circuit 4 are driven by the gate signal having the maximum pulse width, and the primary voltage of the transformer 5 is reduced. 8 is maintained at the maximum, but a reactor L is provided on the secondary side of the transformer 5, and the charging current injected into the discharge capacitor C3 due to the current limitation of the reactor L becomes as shown in FIG. As shown in the figure, the charge decreases with the progress of the charge, and thus there is a problem that the charge completion of Vi = Vr is not quickly reached.
【００１３】なお、放電コンデンサＣ３の端子間電圧Ｖ
ｉは図８の（ｂ）に示すように変化して１点鎖線の規定
電圧に達する。The voltage V between terminals of the discharge capacitor C3 is
i changes as shown in FIG. 8B and reaches the specified voltage indicated by the one-dot chain line.
【００１４】また、充電を迅速に行うため、リアクトル
Ｌの容量を小さくして充電電流を増大することが考えら
れるが、単にリアクトルＬの容量を小さくするのみで
は、とくに充電初期の充電電流が極めて大きくなり、Ｆ
ＥＴＱ１〜Ｑ４等の各半導体素子の電流責務が大きくな
る問題点が生じる。本考案は、装置内の各半導体素子の
電流責務を大きくすることなく放電コンデンサを迅速に
充電するようにした放電灯電源装置を提供することを目
的とする。Further, in order to perform charging quickly, it is conceivable to increase the charging current by reducing the capacity of the reactor L. However, simply reducing the capacity of the reactor L causes an extremely large charging current especially at the initial stage of charging. Become larger, F
There is a problem that the current duty of each semiconductor element such as ETQ1 to Q4 increases. SUMMARY OF THE INVENTION It is an object of the present invention to provide a discharge lamp power supply device capable of quickly charging a discharge capacitor without increasing the current duty of each semiconductor element in the device.
【００１５】[0015]
【課題を解決するための手段】前記の目的を達成するた
めに、本考案の放電灯電源装置においては、制御回路の
駆動制御により直流電源を高周波スイッチングしてイン
バータ出力用の変圧器の１次側にパルス給電する半導体
スイッチ構成のスイッチング回路と、前記変圧器の２次
側出力の整流電流により規定電圧に充電され放電灯の点
灯エネルギを蓄積する放電コンデンサと、前記変圧器の
１次側の通電電流を検出する変流器とを備え、In order to achieve the above object, in a discharge lamp power supply device according to the present invention, a DC power supply is switched at a high frequency by drive control of a control circuit, and a primary voltage of a transformer for inverter output is increased. A switching circuit having a semiconductor switch configuration for supplying pulse power to a side, a discharge capacitor charged to a specified voltage by a rectified current of a secondary side output of the transformer and storing lighting energy of a discharge lamp, and a primary side of the transformer. And a current transformer for detecting a current flow,
【００１６】前記制御回路に、放電コンデンサの端子間
電圧の検出信号と規定電圧に相当する電圧基準信号とを
誤差増幅し，端子間電圧が規定電圧に達するまでの充電
期間に一定レベルに固定され端子間電圧が前記規定電圧
以上になるときに電圧差に応じて前記一定レベルから減
少変化する充電制限信号を形成する出力電圧検出部と、
クロック信号により周期的にオン指令状態にセットされ
てスイッチング回路のスイッチング指令信号を形成する
ラッチ回路構成の駆動指令部と、前記変流器の検出信号
と充電制限信号とを比較し，オン指令状態のセットによ
り通電電流が増加して前記変流器の検出信号が充電制限
信号に達する毎に駆動指令部をオフ指令状態にリセット
する比較部とを設け、前記通電電流の制限により充電期
間に放電コンデンサを定電流充電する。The control circuit amplifies the error of the detection signal of the voltage between the terminals of the discharge capacitor and the voltage reference signal corresponding to the prescribed voltage, and fixes the voltage to a constant level during the charging period until the voltage between the terminals reaches the prescribed voltage. An output voltage detection unit that forms a charge limit signal that decreases and changes from the constant level in accordance with a voltage difference when the inter-terminal voltage becomes equal to or higher than the specified voltage;
A drive command section having a latch circuit configuration, which is periodically set to an ON command state by a clock signal to form a switching command signal of a switching circuit, and a detection signal of the current transformer and a charge limit signal are compared. And a comparator for resetting the drive command section to the off command state each time the current detection signal of the current transformer reaches the charge limit signal due to the setting of the current supply. Charge the capacitor with constant current.
【００１７】[0017]
【作用】前記のように構成された本考案の放電灯電源装
置の場合、放電コンデンサは従来装置のようにリアクト
ルで電流制限されることなく、インバータ出力用の変圧
器の２次側出力の整流電流により充電される。また、ス
イッチング回路の高周波スイッチングに基づく変圧器の
１次側の通電電流が変流器により検出される。In the case of the discharge lamp power supply of the present invention configured as described above, the discharge capacitor is not limited in current by the reactor as in the conventional device, and the secondary output of the inverter output transformer is rectified. It is charged by current. Further, the current flowing through the primary side of the transformer based on the high-frequency switching of the switching circuit is detected by the current transformer.
【００１８】さらに、制御回路に設けられた駆動指令部
のスイッチング指令信号はクロック信号のセットにより
周期的にオン指令の信号になり、この信号によりスイッ
チング回路がオン駆動されてインバータ出力用の変圧器
の１次側に電流が流れ始める。そして、インバータ出力
用の変圧器の１次側の通電電流に比例して変流器の検出
信号が大きくなり、この検出信号が出力電圧検出部の充
電制限信号に等しくなると、比較部により駆動指令部が
オフ指令状態にリセットされ、前記１次側の通電電流が
オフする。Further, the switching command signal of the drive command section provided in the control circuit is periodically turned on by the setting of the clock signal, and the switching circuit is driven on by this signal, and the inverter output transformer is turned on. Current starts to flow on the primary side of. Then, the detection signal of the current transformer increases in proportion to the current flowing through the primary side of the inverter output transformer, and when this detection signal becomes equal to the charging limit signal of the output voltage detection unit, the drive command is issued by the comparison unit. The section is reset to the off command state, and the primary-side conducting current is turned off.
【００１９】以降、クロック信号によるセットと比較部
によるリセットとが交互にくり返えされ、インバータ出
力用の変圧器の１次側の通電電流が充電制限信号で規定
される電流値に制御される。そして、放電用コンデンサ
の充電期間は、このコンデンサの端子間電圧の検出に基
づき出力電圧検出部の充電制限信号が一定レベルに固定
されるため、インバータ出力用の変圧器の１次側の通電
電流が充電制限信号で決まる定電流値に保持され、この
変圧器の２次側出力を整流した放電コンデンサの充電電
流が定電流制御される。Thereafter, the setting by the clock signal and the reset by the comparing section are alternately repeated, and the current flowing through the primary side of the inverter output transformer is controlled to the current value specified by the charge limit signal. . During the charging period of the discharging capacitor, the charging limit signal of the output voltage detecting section is fixed at a constant level based on the detection of the voltage between the terminals of the capacitor, so that the current flowing through the primary side of the inverter output transformer is maintained. Is maintained at a constant current value determined by the charge limit signal, and the charge current of the discharge capacitor obtained by rectifying the secondary output of the transformer is controlled by the constant current.
【００２０】このとき、充電の進行に伴って放電コンデ
ンサの端子間電圧が上昇しても充電電流が減少せず、十
分な充電電流で効率よく迅速に充電が完了する。しか
も、充電制限信号により充電電流の上限が規制されるた
め、充電初期にスイッチング回路の半導体素子等の電流
責務が大きくなることもない。At this time, the charging current does not decrease even if the voltage between the terminals of the discharge capacitor increases with the progress of charging, and the charging is completed quickly and efficiently with a sufficient charging current. In addition, since the upper limit of the charging current is regulated by the charging limit signal, the current duty of the semiconductor element or the like of the switching circuit does not increase at the beginning of charging.
【００２１】[0021]
【実施例】１実施例について、図１ないし図４を参照し
て説明する。図１はインバータ出力用の変圧器をフライ
バックトランス構成にして部品数を大幅に削減した場合
を示し、同図において図５と同一符号は同一のものを示
し、図５の従来装置と異なる点はつぎの（ア）〜（エ）
の点である。 （ア）図５のインバータ回路部３の代わりにスイッチン
グ回路２０とフライバックトランス構成のインバータ出
力用の変圧器２１とにより形成されるインバータ回路部
２２を備える。 （イ）変圧器２１の１次側に通電電流を検出する変流器
２３を設ける。 （ウ）変圧器２１の２次側に図５の従来の限流用のリア
クトルＬ及びコンデンサＣ２，ダイオードＤ５，Ｄ６の
倍電圧整流回路の代わりに半波整流用のダイオードＤｘ
のみを設ける。 （エ）スイッチング回路２０の駆動を制御するため、図
６の制御回路６の代わりに図２の制御回路２４を備え
る。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment will be described with reference to FIGS. FIG. 1 shows a case in which the transformer for inverter output has a flyback transformer configuration to greatly reduce the number of components. In FIG. 1, the same reference numerals as those in FIG. 5 denote the same components, and are different from the conventional device in FIG. The following (A)-(E)
Is the point. (A) Instead of the inverter circuit section 3 of FIG. 5, an inverter circuit section 22 formed by a switching circuit 20 and a transformer 21 for inverter output in a flyback transformer configuration is provided. (A) A current transformer 23 for detecting a current flow is provided on the primary side of the transformer 21. (C) A diode Dx for half-wave rectification is provided on the secondary side of the transformer 21 in place of the conventional current limiting reactor L and capacitor C2, diodes D5 and D6 of the voltage doubler rectifier circuit of FIG.
Only. (D) In order to control the driving of the switching circuit 20, a control circuit 24 of FIG. 2 is provided instead of the control circuit 6 of FIG.
【００２２】そして、スイッチング回路２０は半導体ス
イッチ素子としての２個のＦＥＴＱａ，Ｑｂと２個のフ
ライホイールダイオードＤａ，Ｄｂとの混合ブリッジ回
路により形成される。また、変圧器２１は１次側の通電
がオフしたときに大きなエネルギを放出するように、コ
アーにギャップを有するリアクタンス分の大きな絶縁形
フライバックトランスにより形成される。The switching circuit 20 is formed by a mixed bridge circuit of two FETs Qa and Qb as semiconductor switching elements and two flywheel diodes Da and Db. The transformer 21 is formed by an insulated flyback transformer having a reactance having a gap in the core and having a large reactance so that a large amount of energy is released when the power supply to the primary side is turned off.
【００２３】さらに、制御回路２４は基準電源７，演算
増幅器２４及び入力用，帰還用の抵抗Ｒａ，Ｒｂが形成
する出力電圧検出部２５と、ダイオードＤｃ及び抵抗Ｒ
ｃ，Ｒｄが形成する電流／電圧変換部２６と、比較部２
７と、クロック発生器２８，ラッチ回路２９が形成する
駆動指令部３０と、１組の駆動補助トランジスタＱｃ，
パルストランス構成の変圧器３１，ゲート駆動回路３２
とを有する。なお、変圧器２１の●印は巻始めの端部を
示す。Further, the control circuit 24 includes an output voltage detecting section 25 formed by the reference power supply 7, the operational amplifier 24 and the input and feedback resistors Ra and Rb, a diode Dc and a resistor R.
c / Rd, a current / voltage converter 26 and a comparator 2
7, a driving command unit 30 formed by a clock generator 28 and a latch circuit 29, and a set of driving auxiliary transistors Qc,
Transformer 31 of pulse transformer configuration, gate drive circuit 32
And The mark ● of the transformer 21 indicates the end of the winding start.
【００２４】そして、交流の入力電源１はブリッジ整流
回路２，平滑コンデンサＣ１により直流電源に変換さ
れ、この直流電源がスイッチング回路２０に供給され、
制御回路２４によるＦＥＴＱａ，Ｑｂの同相の高周波ス
イッチングにより、変圧器２１の１次側の通電が制御さ
れて前記直流電源が高周波スイッチングされる。The AC input power source 1 is converted into a DC power source by a bridge rectifier circuit 2 and a smoothing capacitor C1, and this DC power source is supplied to a switching circuit 20,
The high-frequency switching of the FETs Qa and Qb in the same phase by the control circuit 24 controls the energization of the primary side of the transformer 21 to perform high-frequency switching of the DC power supply.
【００２５】このとき、フライバックトランス構成の変
圧器２１はＦＥＴＱａ，Ｑｂのオン時の１次側の通電に
基づく磁気エネルギを蓄積し、オフ時に蓄積エネルギを
２次側回路部に放出する。また、変圧器２１の漏れイン
ダクタンスに蓄えられたエネルギはＦＥＴＱａ，Ｑｂの
オフ時にダイオードＤａ，Ｄｂにより回生される。At this time, the transformer 21 having the flyback transformer structure stores magnetic energy based on the current supplied to the primary side when the FETs Qa and Qb are turned on, and discharges the stored energy to the secondary side circuit when the FETs Qa and Qb are turned off. The energy stored in the leakage inductance of the transformer 21 is regenerated by the diodes Da and Db when the FETs Qa and Qb are turned off.
【００２６】そして、変圧器２１の２次側に十分な高圧
の高周波出力が発生するため、この高周波出力は従来装
置のように倍電圧整流することなく、ダイオードＤｘに
より半波整流されて放電コンデンサＣ３に供給され、こ
の供給により放電コンデンサＣ３が従来と同様の規定電
圧に充電される。ところで、変圧器２１の２次側に図５
のリアクトルＬのような電流制限用のリアクトルが設け
られず、制御回路２４の後述の駆動制御により充電期間
の放電コンデンサＣ３の充電電流が定電流制御される。Since a sufficiently high-frequency high-frequency output is generated on the secondary side of the transformer 21, this high-frequency output is not half-wave rectified by the diode Dx but is subjected to half-wave rectification by a diode Dx, unlike a conventional device. The discharge capacitor C3 is charged to the specified voltage as in the related art. By the way, on the secondary side of the transformer 21, FIG.
No current limiting reactor such as the reactor L is provided, and the charging current of the discharge capacitor C3 during the charging period is controlled by the drive control of the control circuit 24, which will be described later.
【００２７】そして、充電が進行して端子間電圧が上昇
しても充電電流が減少しないため、放電コンデンサＣ３
は従来より迅速に規定電圧に充電される。また、放電コ
ンデンサＣ３が規定電圧に充電されると、従来装置の場
合と同様、その後放電灯１８の電極とトリガ用変圧器１
９の無接続端部との間のギャップ放電をトリガとして放
電灯１８が点灯し、放電コンデンサＣ３の蓄積エネルギ
が放出される。Since the charging current does not decrease even if the charging proceeds and the inter-terminal voltage increases, the discharging capacitor C3
Is charged to the specified voltage more quickly than before. Further, when the discharge capacitor C3 is charged to the specified voltage, the electrodes of the discharge lamp 18 and the trigger transformer 1 are then charged, as in the case of the conventional device.
The discharge lamp 18 is turned on by triggering the gap discharge with the non-connection end of No. 9 to discharge the energy stored in the discharge capacitor C3.
【００２８】つぎに、制御回路２４の駆動制御について
説明する。まず、放電コンデンサＣ３の端子間電圧Ｖｉ
と基準電源７の電圧基準信号の電圧Ｖｒとが出力電圧検
出部２５の演算増幅器２４により誤差増幅される。Next, the drive control of the control circuit 24 will be described. First, the voltage Vi between the terminals of the discharge capacitor C3
The error of the voltage Vr of the voltage reference signal of the reference power supply 7 is amplified by the operational amplifier 24 of the output voltage detection unit 25.
【００２９】このとき、演算増幅器２４は図６の演算増
幅器８と異なり差（Ｖｒ−Ｖｉ）を演算し、その出力の
充電制限信号ＳａはＶｒ＞Ｖｉになる放電コンデンサＣ
３の充電期間に図３の（ａ）に示す所定のハイレベルＨ
ｉｇｈに飽和して保持され、充電が進行してＶｒ≦Ｖｉ
になると、差（Ｖｒ−Ｖｉ）に応じてハイレベルＨｉｇ
ｈから減少変化する。また、変圧器２１の１次側の通電
電流が変流器２３により検出され、この変流器２３の電
流信号は変換部２６により電圧信号に変換される。At this time, the operational amplifier 24 computes the difference (Vr−Vi), unlike the operational amplifier 8 of FIG. 6, and the output of the charge limiting signal Sa is the discharge capacitor C that satisfies Vr> Vi.
3 during a predetermined high level H shown in FIG.
is held saturated at high, charging proceeds and Vr ≦ Vi
Becomes high level Hig according to the difference (Vr-Vi).
h. Further, a current flowing through the primary side of the transformer 21 is detected by the current transformer 23, and a current signal of the current transformer 23 is converted into a voltage signal by the converter 26.
【００３０】そして、スイッチング回路２０の高周波ス
イッチングにより変圧器２１の１次側の通電電流がパル
ス変化するため、変換部２６の出力信号Ｓｂは図３の
（ａ）に示すようにパルス変化するとともにそのピーク
値が通電時間に比例して右上りに増大する。さらに、検
出部２５の充電制限信号Ｓａと変換部２６の出力信号Ｓ
ｂとが比較部２７に供給され、Ｓｂ≧Ｓａときにのみラ
ッチ回路２９のリセット端子ｒに供給される比較部２７
の出力信号Ｓｃがリセット指令のハイレベルになる。Then, the high-frequency switching of the switching circuit 20 causes a pulse change in the current flowing through the primary side of the transformer 21, so that the output signal Sb of the converter 26 changes in pulse as shown in FIG. The peak value increases to the upper right in proportion to the energization time. Further, the charge limit signal Sa of the detection unit 25 and the output signal S of the conversion unit 26
b is supplied to the comparison unit 27, and the comparison unit 27 is supplied to the reset terminal r of the latch circuit 29 only when Sb ≧ Sa.
Becomes the high level of the reset command.
【００３１】一方、スイッチング回路２０の動作周波数
を決定するクロック発生器２８は図３の（ｂ）に示す一
定周期のクロックパルス信号Ｓｄをラッチ回路２９のセ
ット端子ｓに供給する。そして、ラッチ回路２９はクロ
ックパルス信号Ｓｄの立上り毎にオン指令状態にセット
されて出力信号Ｓｃの立上りでオフ指令状態にリセット
され、このセット，リセットのくり返しにより非反転入
力端子ｑから図３の（ｃ）に示すスイッチング指令信号
Ｓｅを出力する。On the other hand, the clock generator 28 that determines the operating frequency of the switching circuit 20 supplies a clock pulse signal Sd having a constant period shown in FIG. Then, the latch circuit 29 is set to the ON command state each time the clock pulse signal Sd rises, and is reset to the OFF command state by the rise of the output signal Sc. By repeating this setting and resetting, the non-inverting input terminal q of FIG. The switching command signal Se shown in (c) is output.
【００３２】この指令信号Ｓｅにより駆動補助トランジ
スタＱｃがスイッチングし、変圧器３１を介してゲート
駆動回路３２に電源端子＋Ｂの直流電源がパルス給電さ
れ、このパルス給電により指令信号Ｓｅの波形のＦＥＴ
Ｑａ，Ｑｂのゲート信号が形成され、このゲート信号に
よりＦＥＴＱａ，Ｑｂがスイッチングする。The driving auxiliary transistor Qc is switched by the command signal Se, and a DC power supply of the power supply terminal + B is pulse-fed to the gate drive circuit 32 via the transformer 31. The pulsed power supply causes the FET having the waveform of the command signal Se to be fed.
Gate signals of Qa and Qb are formed, and the gate signals switch the FETs Qa and Qb.
【００３３】そして、ラッチ回路２９がオン指令状態に
セットされると、ＦＥＴＱａ，Ｑｂがオンして変圧器２
１の１次側に電流が流れ始め、この電流が増加してＳｂ
＝Ｓａに達すると、比較部２７の出力信号Ｓｃによりラ
ッチ回路２９がオフ指令状態にリセットされ、このと
き、直前の１次側の通電電流に相当する充電電流が放電
コンデンサＣ３に供給される。When the latch circuit 29 is set to the ON command state, the FETs Qa and Qb are turned on and the transformer 2 is turned on.
1, a current starts to flow to the primary side of Sb1 and this current increases to Sb
= Sa, the latch circuit 29 is reset to the OFF command state by the output signal Sc of the comparison unit 27, and at this time, a charging current corresponding to the immediately preceding primary-side current is supplied to the discharge capacitor C3.
【００３４】さらに、Ｓｂ＝Ｓａに達するときの前記１
次側の通電電流は、放電コンデンサＣ３の充電期間には
充電制限信号ＳａがハイレベルＨｉｇｈに固定されるた
め、放電コンデンサＣ３の充電が進行しても変わらず、
充電後は端子間電圧Ｖｉの逆に充電制限信号Ｓａが変化
するため、端子間電圧Ｖｉを規定電圧に引込むように変
わる。Further, when 1 is reached when Sb = Sa,
Since the charge limiting signal Sa is fixed at the high level during the charging period of the discharge capacitor C3, the current flowing on the next side does not change even if the charging of the discharge capacitor C3 proceeds.
After the charging, the charge limiting signal Sa changes in reverse to the inter-terminal voltage Vi, so that the inter-terminal voltage Vi changes to be pulled to the specified voltage.
【００３５】したがって、放電コンデンサＣ３の充電期
間には、放電コンデンサＣ３の充電電流が図４の（ａ）
に示すように定電流制御され、充電が進行しても従来装
置のように減少せず、効率よく迅速に充電が完了する。Therefore, during the charging period of the discharging capacitor C3, the charging current of the discharging capacitor C3 is changed as shown in FIG.
The constant current control is performed as shown in (1), and the charging does not decrease even if the charging proceeds as in the conventional device, and the charging is completed quickly and efficiently.
【００３６】しかも、充電制限信号Ｓａの規制により、
充電開始直後の初期電流が過大にならず、ＦＥＴＱａ，
Ｑｂ等の電流責務が大きくなることもない。In addition, due to the regulation of the charge limit signal Sa,
The initial current immediately after the start of charging does not become excessive, and the FET Qa,
The duty of current such as Qb does not increase.
【００３７】また、充電が完了すると、以降は充電制限
信号Ｓａを基準にしたＰＷＭ制御により、従来装置と同
様にして放電コンデンサＣ３の端子間電圧Ｖｉが規定電
圧に保たれる。なお、端子間電圧Ｖｉは充電期間に図４
の（ｂ）に示すように線形上昇して１点鎖線の規定電圧
に達する。When the charging is completed, the voltage Vi between the terminals of the discharge capacitor C3 is maintained at the specified voltage thereafter by the PWM control based on the charge limiting signal Sa in the same manner as in the conventional device. It should be noted that the terminal-to-terminal voltage Vi changes during the charging period as shown in FIG.
(B), the voltage rises linearly and reaches the specified voltage indicated by the one-dot chain line.
【００３８】そして、前記実施例では部品数を少なくし
て構成を簡素化するため、混合ブリッジ構成のスイッチ
ング回路２０を設けて制御回路２４の駆動補助トランジ
スタ，ゲート駆動回路を１組とし、かつ、インバータ出
力用の変圧器をフライバックトランス構成の変圧器とし
て倍電圧整流回路を省いたが、従来装置のスイッチング
回路４，インバータ出力用の変圧器５を用いた場合等に
も適用できる。In the above embodiment, in order to reduce the number of components and simplify the configuration, a switching circuit 20 having a mixed bridge configuration is provided, and the driving auxiliary transistor and the gate driving circuit of the control circuit 24 are combined into one set. Although the voltage transformer for the inverter output is omitted as a transformer having a flyback transformer configuration, the voltage doubler rectifier circuit is omitted. However, the present invention can also be applied to a case where a switching circuit 4 of a conventional device and a transformer 5 for inverter output are used.
【００３９】[0039]
【考案の効果】本考案は、以上説明したように構成され
ているため、以下に記載する効果を奏する。スイッチン
グ回路２０の駆動を制御する制御回路２４に、出力電圧
検出部２５，比較部２７及び駆動指令部３０を設け、放
電コンデンサＣ３の充電期間に、駆動指令部３０を周期
的にオン指令状態にセットしてインバータ出力用の変圧
器２１の１次側を通電し、放電コンデンサＣ３の端子間
電圧Ｖｉの検出に基づき、検出部２５により一定レベル
の充電制限信号Ｓａを形成するとともに、変圧器２１の
１次側の通電電流を検出する変流器２３の信号Ｓｂが充
電制限信号Ｓａに達する毎に駆動指令部３０をオフ指令
状態にリセットして変圧器２１の１次側の通電を停止し
たため、放電コンデンサＣ３を定電流制御で充電するこ
とができ、このとき、充電が進行しても充電電流が減少
不足しないため、従来より効率よく迅速に充電を完了す
ることができる。The present invention is configured as described above and has the following effects. An output voltage detection unit 25, a comparison unit 27, and a drive command unit 30 are provided in a control circuit 24 that controls the drive of the switching circuit 20, and the drive command unit 30 is periodically turned on during the charging period of the discharge capacitor C3. The voltage is set and the primary side of the inverter output transformer 21 is energized, and based on the detection of the voltage Vi between the terminals of the discharge capacitor C3, the detection unit 25 forms the charge limiting signal Sa of a certain level, and the transformer 21 Since the drive command unit 30 is reset to the off command state each time the signal Sb of the current transformer 23 that detects the primary-side conducting current reaches the charging limit signal Sa, the primary-side conduction of the transformer 21 is stopped. The discharge capacitor C3 can be charged by the constant current control. At this time, even if the charging progresses, the charging current does not decrease and is insufficient. It can be.
【００４０】しかも、充電制限信号Ｓａにより充電電流
が規制され、充電初期にも充電電流が過大にならず、ス
イッチング回路２０の半導体素子等の電流責務が増大せ
ず、前記半導体素子等に電流値の大きな高価なものを用
いることなく装置を形成できる。そのため、安価な構成
で効率よく迅速に放電コンデンサＣ３を充電する放電灯
電源装置を提供できる。In addition, the charging current is regulated by the charging limit signal Sa, the charging current does not become excessive even at the initial stage of charging, the current duty of the semiconductor element and the like of the switching circuit 20 does not increase, and the current value is not supplied to the semiconductor element and the like. The device can be formed without using a large expensive device. Therefore, it is possible to provide a discharge lamp power supply device that efficiently and quickly charges the discharge capacitor C3 with an inexpensive configuration.
【図１】本考案の放電灯電源装置の１実施例の結線図で
ある。FIG. 1 is a connection diagram of one embodiment of a discharge lamp power supply device of the present invention.
【図２】図１の一部の詳細な結線図である。FIG. 2 is a detailed connection diagram of a part of FIG. 1;
【図３】（ａ），（ｂ），（ｃ）は図２の動作説明用の
タイミングチャートである。FIGS. 3A, 3B, and 3C are timing charts for explaining the operation of FIG. 2;
【図４】（ａ），（ｂ）は図１の放電コンデンサの充電
電流，端子間電圧の特性図である。FIGS. 4A and 4B are characteristic diagrams of a charging current and a terminal voltage of the discharge capacitor of FIG. 1;
【図５】従来装置の結線図である。FIG. 5 is a connection diagram of a conventional device.
【図６】図５の一部の詳細な結線図である。FIG. 6 is a detailed connection diagram of a part of FIG. 5;
【図７】（ａ）〜（ｅ）は図５の動作説明用のタイミン
グチャートである。FIGS. 7A to 7E are timing charts for explaining the operation of FIG. 5;
【図８】（ａ），（ｂ）は図５の放電コンデンサの充電
電流，端子間電圧の特性図である。8 (a) and 8 (b) are characteristic diagrams of charging current and inter-terminal voltage of the discharge capacitor of FIG.
１８ 放電灯 ２０ スイッチング回路 ２１ インバータ出力用の変圧器 ２３ 変流器 ２４ 制御回路 ２５ 出力電圧検出部 ２７ 比較部 ３０ 駆動指令部 Ｃ３ 放電コンデンサ DESCRIPTION OF SYMBOLS 18 Discharge lamp 20 Switching circuit 21 Inverter output transformer 23 Current transformer 24 Control circuit 25 Output voltage detection unit 27 Comparison unit 30 Drive command unit C3 Discharge capacitor
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平４−123797（ＪＰ，Ａ) 特開 昭64−56429（ＪＰ，Ａ) 特開 昭63−187598（ＪＰ，Ａ) 特開 昭56−134493（ＪＰ，Ａ) 実開 昭63−128698（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.6，ＤＢ名) H05B 41/30 - 41/34 H02M 9/06 H05B 41/29──────────────────────────────────────────────────続 き Continuation of front page (56) References JP-A-4-123797 (JP, A) JP-A-64-56429 (JP, A) JP-A-63-187598 (JP, A) JP-A-56-187 134493 (JP, A) Japanese Utility Model 63-128,986 (JP, U) (58) Fields investigated (Int. Cl. 6 , DB name) H05B 41/30-41/34 H02M 9/06 H05B 41/29
Claims (1)
周波スイッチングしてインバータ出力用の変圧器の１次
側にパルス給電する半導体スイッチ構成のスイッチング
回路と、 前記変圧器の２次側出力の整流電流により規定電圧に充
電され放電灯の点灯エネルギを蓄積する放電コンデンサ
と、 前記変圧器の１次側の通電電流を検出する変流器とを備
え、 前記制御回路に、 前記放電コンデンサの端子間電圧の検出信号と前記規定
電圧に相当する電圧基準信号とを誤差増幅し，前記端子
間電圧が前記規定電圧に達するまでの充電期間に一定レ
ベルに固定され前記端子間電圧が前記規定電圧以上にな
るときに電圧差に応じて前記一定レベルから減少変化す
る充電制限信号を形成する出力電圧検出部と、 クロック信号により周期的にオン指令状態にセットされ
て前記スイッチング回路のスイッチング指令信号を形成
するラッチ回路構成の駆動指令部と、 前記変流器の検出信号と前記充電制限信号とを比較し，
前記オン指令状態のセットにより前記通電電流が増加し
て前記変流器の検出信号が前記充電制限信号に達する毎
に前記駆動指令部をオフ指令状態にリセットする比較部
とを設け、 前記通電電流の制限により前記充電期間に前記放電コン
デンサを定電流充電するようにした放電灯電源装置。1. A switching circuit having a semiconductor switch configuration for performing high-frequency switching of a DC power supply under driving control of a control circuit to supply a pulse to a primary side of a transformer for inverter output, and rectification of a secondary side output of the transformer. A discharge capacitor that is charged to a specified voltage by a current and stores lighting energy of the discharge lamp; and a current transformer that detects an energizing current on a primary side of the transformer, wherein the control circuit includes: A voltage detection signal and a voltage reference signal corresponding to the specified voltage are error-amplified and fixed at a constant level during a charging period until the inter-terminal voltage reaches the specified voltage, and the inter-terminal voltage is higher than the specified voltage. An output voltage detector that forms a charge limit signal that decreases and decreases from the constant level in accordance with the voltage difference, and periodically enters an ON command state by a clock signal. Comparing the driving command of the latch circuit configuration Tsu is bets to form a switching control signal of the switching circuit, the detection signal of the current transformer and the said charging restriction signal,
A comparison unit that resets the drive command unit to an off command state each time the conduction current increases due to the setting of the on command state and the detection signal of the current transformer reaches the charging limit signal; A discharge lamp power supply device configured to charge the discharge capacitor at a constant current during the charging period due to the limitation of the above.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1991102278U JP2578044Y2 (en) | 1991-11-15 | 1991-11-15 | Discharge lamp power supply |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1991102278U JP2578044Y2 (en) | 1991-11-15 | 1991-11-15 | Discharge lamp power supply |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0545996U JPH0545996U (en) | 1993-06-18 |
| JP2578044Y2 true JP2578044Y2 (en) | 1998-08-06 |
Family
ID=14323140
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1991102278U Expired - Fee Related JP2578044Y2 (en) | 1991-11-15 | 1991-11-15 | Discharge lamp power supply |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2578044Y2 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4570752B2 (en) * | 2000-08-31 | 2010-10-27 | ニチコン株式会社 | Power supply |
| JP4612234B2 (en) * | 2001-06-25 | 2011-01-12 | ニチコン株式会社 | Pulse power supply |
| CN110993478A (en) * | 2019-12-18 | 2020-04-10 | 北京北方华创微电子装备有限公司 | Pulse power supply control circuit and semiconductor processing equipment |
-
1991
- 1991-11-15 JP JP1991102278U patent/JP2578044Y2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0545996U (en) | 1993-06-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3475887B2 (en) | Switching power supply | |
| US6738266B2 (en) | Switching power supply unit | |
| JPH0523040B2 (en) | ||
| JPH03235660A (en) | Switching regulator | |
| JP2500580B2 (en) | Power supply circuit | |
| JP3517849B2 (en) | DC power supply | |
| JP2578044Y2 (en) | Discharge lamp power supply | |
| JP3872172B2 (en) | Power converter | |
| JPH05176533A (en) | Transformer system dc-dc converter | |
| JPS6219104Y2 (en) | ||
| JP2851266B2 (en) | Power supply unit for discharge lamp | |
| JPS58159979A (en) | Power source for arc welding | |
| JP2799749B2 (en) | Control method of buck-boost converter circuit | |
| JP3456833B2 (en) | Switching power supply | |
| JPH0357708B2 (en) | ||
| JPS644312Y2 (en) | ||
| JP3273572B2 (en) | DC power supply | |
| JP3129037B2 (en) | Switching power supply | |
| KR100202024B1 (en) | Circuit for protecting power loss in a smps | |
| JP2604263B2 (en) | Magnetron drive | |
| JPS634424B2 (en) | ||
| JP2927902B2 (en) | Switching power supply | |
| JPH11332251A (en) | Current-controlled inverter circuit and its control method, capacitor charged, and laser device therewith | |
| JPS6213432Y2 (en) | ||
| JPH05344715A (en) | Switching power supply |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |