JP2577342B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP2577342B2 JP2577342B2 JP60067813A JP6781385A JP2577342B2 JP 2577342 B2 JP2577342 B2 JP 2577342B2 JP 60067813 A JP60067813 A JP 60067813A JP 6781385 A JP6781385 A JP 6781385A JP 2577342 B2 JP2577342 B2 JP 2577342B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- oxide film
- silicon layer
- refractory metal
- polycrystalline silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 31
- 238000004519 manufacturing process Methods 0.000 title description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 29
- 239000003870 refractory metal Substances 0.000 claims description 24
- 229910021332 silicide Inorganic materials 0.000 claims description 24
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 24
- 239000012535 impurity Substances 0.000 claims description 19
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 18
- 229910052710 silicon Inorganic materials 0.000 claims description 17
- 239000010703 silicon Substances 0.000 claims description 17
- 239000000758 substrate Substances 0.000 claims description 16
- 238000009792 diffusion process Methods 0.000 claims description 12
- 150000004767 nitrides Chemical class 0.000 claims description 11
- 238000000034 method Methods 0.000 claims description 8
- 230000003647 oxidation Effects 0.000 claims description 4
- 238000007254 oxidation reaction Methods 0.000 claims description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 3
- 238000010438 heat treatment Methods 0.000 claims description 3
- 150000002500 ions Chemical class 0.000 claims description 3
- 238000010030 laminating Methods 0.000 claims description 3
- 239000001301 oxygen Substances 0.000 claims description 3
- 229910052760 oxygen Inorganic materials 0.000 claims description 3
- 230000015556 catabolic process Effects 0.000 claims description 2
- 238000000059 patterning Methods 0.000 claims description 2
- 238000000992 sputter etching Methods 0.000 claims description 2
- 229910052751 metal Inorganic materials 0.000 description 33
- 239000002184 metal Substances 0.000 description 33
- 230000008018 melting Effects 0.000 description 10
- 238000002844 melting Methods 0.000 description 10
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 8
- 229910052782 aluminium Inorganic materials 0.000 description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 7
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 6
- 229910052719 titanium Inorganic materials 0.000 description 6
- 239000010936 titanium Substances 0.000 description 6
- 229910021341 titanium silicide Inorganic materials 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- YXTPWUNVHCYOSP-UHFFFAOYSA-N bis($l^{2}-silanylidene)molybdenum Chemical compound [Si]=[Mo]=[Si] YXTPWUNVHCYOSP-UHFFFAOYSA-N 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- -1 molybdenum silicide Chemical compound 0.000 description 1
- 229910021344 molybdenum silicide Inorganic materials 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/015—Capping layer
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/017—Clean surfaces
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/147—Silicides
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/914—Doping
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/976—Temporary protective layer
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】 〔発明の技術分野〕 本発明は半導体装置およびその製造方法に関するもの
である。
である。
MOS型半導体装置においてはゲート電極あるいは配線
層として不純物をドープしたポリシリコン層が用いられ
るが、この多結晶シリコン層を低抵抗化するためその上
に金属または金属珪化物を堆積させたいわゆるポリサイ
ド構造が採用されることがある。
層として不純物をドープしたポリシリコン層が用いられ
るが、この多結晶シリコン層を低抵抗化するためその上
に金属または金属珪化物を堆積させたいわゆるポリサイ
ド構造が採用されることがある。
第3図はこのようなポリサイド構造のMOS型半導体装
置の断面構造を示す断面図であって、半導体基板1上に
形成された素子分離のための厚いフイールド酸化膜2で
囲まれた素子領域の中心部にゲート酸化膜3を介して不
純物をドープした多結晶シリコン層4および金属珪化物
5を積層したゲート電極7が形成されており、その周囲
の半導体基板中には高濃度不純物拡散領域であるソー
ス、ドレイン領域が形成されている。
置の断面構造を示す断面図であって、半導体基板1上に
形成された素子分離のための厚いフイールド酸化膜2で
囲まれた素子領域の中心部にゲート酸化膜3を介して不
純物をドープした多結晶シリコン層4および金属珪化物
5を積層したゲート電極7が形成されており、その周囲
の半導体基板中には高濃度不純物拡散領域であるソー
ス、ドレイン領域が形成されている。
ゲート電極7中の金属珪化物5は例えば珪化チタン、
珪化モリブデン等の高融点金属珪化物であり、不純物を
ドープした多結晶シリコン層4とともに比抵抗値を下
げ、導電率の向上に寄与している。
珪化モリブデン等の高融点金属珪化物であり、不純物を
ドープした多結晶シリコン層4とともに比抵抗値を下
げ、導電率の向上に寄与している。
しかしながら、このようなゲート電極上に形成された
金属または金属珪化物は直接外部に露出する構造となっ
ているため、半導体製造工程中で酸化されて酸化膜6を
形成し、あるいはエッチングされて低抵抗化が妨げられ
ることがある。
金属または金属珪化物は直接外部に露出する構造となっ
ているため、半導体製造工程中で酸化されて酸化膜6を
形成し、あるいはエッチングされて低抵抗化が妨げられ
ることがある。
すなわち、金属または金属珪化物は製造工程を経る間
に雰囲気中の酸素を吸収して酸化され、表面に酸化膜が
形成される。第5図は多結晶シリコン層4および金属珪
化物5を積層して成る配線層上に酸化膜6が形成された
上に絶縁膜9が堆積され、コンタクト孔開孔部にアルミ
ニウム配線10が設けられた様子を示す断面図である。こ
の場合、アルミニウム配線10と金属珪化物5との接触部
Bには絶縁性の酸化膜6が介在するためオーミック接触
が妨げられる。
に雰囲気中の酸素を吸収して酸化され、表面に酸化膜が
形成される。第5図は多結晶シリコン層4および金属珪
化物5を積層して成る配線層上に酸化膜6が形成された
上に絶縁膜9が堆積され、コンタクト孔開孔部にアルミ
ニウム配線10が設けられた様子を示す断面図である。こ
の場合、アルミニウム配線10と金属珪化物5との接触部
Bには絶縁性の酸化膜6が介在するためオーミック接触
が妨げられる。
このため、コンタクト孔を開孔する反応性イオンエッ
チング(RIE)工程完了後にフッ酸による化成処理を行
なって酸化膜を除去するようにしている。
チング(RIE)工程完了後にフッ酸による化成処理を行
なって酸化膜を除去するようにしている。
しかしながら、金属酸化膜および金属珪化物はフッ酸
によってエッチングされやすく、エッチング制御が適切
に行われないときは第4図のA部に示すように金属酸化
膜6のみでなく金属珪化物5もエッチングされてしまい
低抵抗化が達成できない。
によってエッチングされやすく、エッチング制御が適切
に行われないときは第4図のA部に示すように金属酸化
膜6のみでなく金属珪化物5もエッチングされてしまい
低抵抗化が達成できない。
本発明はこのような問題点を解決するためなされたも
ので、低抵抗化を確実に図ることができ、かつ金属配線
層と良好なオーミック接触を得ることができる半導体装
置およびその製造方法を提供することを目的とする。
ので、低抵抗化を確実に図ることができ、かつ金属配線
層と良好なオーミック接触を得ることができる半導体装
置およびその製造方法を提供することを目的とする。
本発明にかかる半導体装置においては、シリコン基板
または堆積されたシリコン層の上に選択的に形成され
た、高融点金属珪化物層およびこの高融点金属珪化物層
の酸化を防止するための高融点金属窒化物層の積層体
と、この積層体の周囲のシリコン基板または堆積された
シリコン層の上に形成された後酸化膜を備えたことを特
徴とする。
または堆積されたシリコン層の上に選択的に形成され
た、高融点金属珪化物層およびこの高融点金属珪化物層
の酸化を防止するための高融点金属窒化物層の積層体
と、この積層体の周囲のシリコン基板または堆積された
シリコン層の上に形成された後酸化膜を備えたことを特
徴とする。
このような構成によれば、高融点金属珪化物層の酸化
が有効に防止されるため、シリコン層等の抵抗増加を防
止するとともに、金属層との低抵抗オーミック接触が可
能となる。また、高融点金属珪化物層と高融点金属窒化
物層の積層体の周囲に形成された後酸化膜は素子耐圧を
向上させる。
が有効に防止されるため、シリコン層等の抵抗増加を防
止するとともに、金属層との低抵抗オーミック接触が可
能となる。また、高融点金属珪化物層と高融点金属窒化
物層の積層体の周囲に形成された後酸化膜は素子耐圧を
向上させる。
また、本発明にかかる半導体装置の製造方法によれ
ば、 シリコン基板上に薄い酸化膜を形成する工程と、 この薄い酸化膜上に多結晶シリコン層を形成する工程
と、 この多結晶シリコン層に不純物イオンを注入、拡散す
る工程と、 不純物拡散後の前記多結晶シリコン層表面に形成され
た自然酸化膜を除去する工程と、 前記自然酸化膜の除去された前記多結晶シリコン層上
に高融点金属層およびこの高融点金属の窒化物層を順次
積層して形成する工程と、 前記多結晶シリコン層、高融点金属層、高融点金属窒
化物層をゲート電極および配線の所望形状にパターニン
グする工程と、 パターニングされたゲート電極の周囲の半導体基板内
に不純物拡散領域を形成する工程と、 酸化雰囲気中で加熱処理を行い、前記高融点金属層を
珪化させるとともに、前記不純物拡散領域上の後酸化膜
を形成する工程と、 全面に絶縁膜を形成する工程と、 を備えたことを特徴とする。
ば、 シリコン基板上に薄い酸化膜を形成する工程と、 この薄い酸化膜上に多結晶シリコン層を形成する工程
と、 この多結晶シリコン層に不純物イオンを注入、拡散す
る工程と、 不純物拡散後の前記多結晶シリコン層表面に形成され
た自然酸化膜を除去する工程と、 前記自然酸化膜の除去された前記多結晶シリコン層上
に高融点金属層およびこの高融点金属の窒化物層を順次
積層して形成する工程と、 前記多結晶シリコン層、高融点金属層、高融点金属窒
化物層をゲート電極および配線の所望形状にパターニン
グする工程と、 パターニングされたゲート電極の周囲の半導体基板内
に不純物拡散領域を形成する工程と、 酸化雰囲気中で加熱処理を行い、前記高融点金属層を
珪化させるとともに、前記不純物拡散領域上の後酸化膜
を形成する工程と、 全面に絶縁膜を形成する工程と、 を備えたことを特徴とする。
この方法によれば、高融点金属の珪化の際に不純物拡
散領域上に後酸化膜を形成するようにしているので、耐
圧の向上した半導体装置を容易に得ることができる。
散領域上に後酸化膜を形成するようにしているので、耐
圧の向上した半導体装置を容易に得ることができる。
以下、図面を参照しながら本発明の一実施例を詳細に
説明する。
説明する。
第1図(f)は本発明にかかる半導体装置の構成を示
した断面図である。
した断面図である。
これによれば、この半導体装置はフィールド酸化膜12
で囲まれたトランジスタ領域内の中心部にゲート酸化膜
13、不純物をドーピングした多結晶シリコン層14、珪化
チタン層21、窒化チタン層16′が積層状態となったゲー
ト電極とその両側の半導体基板11中に形成された高濃度
不純物拡散領域を有している。窒化チタンは化学的に安
定であるため酸化が発生しにくく、この上にアルミニウ
ム等の配線金属層との接触特性が良好である。第2図は
このような接続を行なった本発明の半導体装置を示す断
面図であって多結晶シリコン層14の配線層の一部にコン
タクト孔が設けられた様子を示している。これによれば
配線用の不純物ドーピングが行なわれた多結晶シリコン
層14上に第1図(f)と同様に珪化チタン層21および窒
化チタン層16′が形成され、珪化チタン層21は配線層の
低抗抗化に寄与している。これらの上には酸化シリコン
の絶縁膜22が形成され、その一部に開孔が設けられてア
ルミニウムの配線層23がその開孔部に形成されている。
窒化チタン層21の上面には酸化膜が形成されないためア
ルミニウム配線層と良好なオ−ミック接触が得られてい
る。
で囲まれたトランジスタ領域内の中心部にゲート酸化膜
13、不純物をドーピングした多結晶シリコン層14、珪化
チタン層21、窒化チタン層16′が積層状態となったゲー
ト電極とその両側の半導体基板11中に形成された高濃度
不純物拡散領域を有している。窒化チタンは化学的に安
定であるため酸化が発生しにくく、この上にアルミニウ
ム等の配線金属層との接触特性が良好である。第2図は
このような接続を行なった本発明の半導体装置を示す断
面図であって多結晶シリコン層14の配線層の一部にコン
タクト孔が設けられた様子を示している。これによれば
配線用の不純物ドーピングが行なわれた多結晶シリコン
層14上に第1図(f)と同様に珪化チタン層21および窒
化チタン層16′が形成され、珪化チタン層21は配線層の
低抗抗化に寄与している。これらの上には酸化シリコン
の絶縁膜22が形成され、その一部に開孔が設けられてア
ルミニウムの配線層23がその開孔部に形成されている。
窒化チタン層21の上面には酸化膜が形成されないためア
ルミニウム配線層と良好なオ−ミック接触が得られてい
る。
次に、このような半導体装置の製造工程を第1図を参
照しながら説明する。
照しながら説明する。
製造する半導体装置をnチャンネルMOS型半導体装置
とすれば、まずp型で比抵抗0.1〜10Ω・cmの半導体基
板11上に選択酸化法等で素子分離のための厚い酸化膜で
あるフイールド酸化膜12を形成し、能動素子形成領域に
はゲート酸化膜13を100〜200Åの厚さで形成する(第1
図(a))。
とすれば、まずp型で比抵抗0.1〜10Ω・cmの半導体基
板11上に選択酸化法等で素子分離のための厚い酸化膜で
あるフイールド酸化膜12を形成し、能動素子形成領域に
はゲート酸化膜13を100〜200Åの厚さで形成する(第1
図(a))。
次に能動素子形成領域にチャネル形成用のイオン注入
を施した後、全面に多結晶シリコン層12を減圧CVD法で1
000〜3000Åの厚さに堆積させ、この多結晶シリコン層
を導体化するためにヒ素15を加速電圧40KeV、ドーズ量
5×1014〜5×1015cm-2でイオン注入し、加熱して活性
化させる(第1図(b))。なお、この場合の多結晶シ
リコン層の膜厚は従来の場合に比べて薄くできる。これ
は次の工程で形成される高融点金属層がソース、ドレイ
ン形成のためのイオン注入の際、マスクとして十分機能
し、ゲート部下にイオンが侵入することが少ないことに
よる。
を施した後、全面に多結晶シリコン層12を減圧CVD法で1
000〜3000Åの厚さに堆積させ、この多結晶シリコン層
を導体化するためにヒ素15を加速電圧40KeV、ドーズ量
5×1014〜5×1015cm-2でイオン注入し、加熱して活性
化させる(第1図(b))。なお、この場合の多結晶シ
リコン層の膜厚は従来の場合に比べて薄くできる。これ
は次の工程で形成される高融点金属層がソース、ドレイ
ン形成のためのイオン注入の際、マスクとして十分機能
し、ゲート部下にイオンが侵入することが少ないことに
よる。
次に多結晶シリコン層14表面に形成された自然酸化膜
を真空中でアルゴンスパッタエッチングにより除去し、
同一雰囲気中で高融点金属の一つであるチタン層16をス
パッタで、窒化チタン(TiN)層16′を化成スパッタ法
によりそれぞれ100〜1000Åの厚さで連続して形成する
(第1図(c))。
を真空中でアルゴンスパッタエッチングにより除去し、
同一雰囲気中で高融点金属の一つであるチタン層16をス
パッタで、窒化チタン(TiN)層16′を化成スパッタ法
によりそれぞれ100〜1000Åの厚さで連続して形成する
(第1図(c))。
次に、多結晶シリコン層14、チタン層16、窒化チタン
層16′を写真食刻法でパターニングし、ゲート電極17を
形成する(第1図(d))。
層16′を写真食刻法でパターニングし、ゲート電極17を
形成する(第1図(d))。
続いてソース、ドレイン領域となる高濃度不純物拡散
領域を形成するためにヒ素18を加速電圧40KeV、ドーズ
量1×1014〜5×1015cm-2でイオン注入し、拡散させる
とソース、ドレイン領域19が形成される(第1図
(e))。
領域を形成するためにヒ素18を加速電圧40KeV、ドーズ
量1×1014〜5×1015cm-2でイオン注入し、拡散させる
とソース、ドレイン領域19が形成される(第1図
(e))。
さらに、850〜950℃に加熱した酸素雰囲気中で熱処理
を行なうと、ソース、ドレイン領域19上の基板表面の酸
化膜は厚い後酸化膜20となってゲートの耐圧を向上させ
るとともとに、チタン層16には多結晶シリコン層14中の
シリコン原子が侵入して反応し、珪化チタン層21に変わ
る。
を行なうと、ソース、ドレイン領域19上の基板表面の酸
化膜は厚い後酸化膜20となってゲートの耐圧を向上させ
るとともとに、チタン層16には多結晶シリコン層14中の
シリコン原子が侵入して反応し、珪化チタン層21に変わ
る。
この後、第2図を参照して前述したように絶縁膜22の
形成、アルミニウム電極23の形成等が行なわれて半導体
装置が完成する。
形成、アルミニウム電極23の形成等が行なわれて半導体
装置が完成する。
以上の実施例においてはnチャネルMOS型半導体装置
について述べているがpチャネルMOSやCMOSについても
同様に本発明を適用できる。
について述べているがpチャネルMOSやCMOSについても
同様に本発明を適用できる。
また、実施例では金属チタンおよび窒化チタンについ
て述べているが、高融点金属例えばチタンの他モリブデ
ン、タンタル、タングステン、コバルト、ニッケル、パ
ラジウムのいずれか一つを使用することができる。
て述べているが、高融点金属例えばチタンの他モリブデ
ン、タンタル、タングステン、コバルト、ニッケル、パ
ラジウムのいずれか一つを使用することができる。
さらに実施例はゲート電極部について述べているが高
融点金属層を形成することができるのはシリコン基板そ
のものや第2層配線をなす多結晶シリコン層上であって
もよい。
融点金属層を形成することができるのはシリコン基板そ
のものや第2層配線をなす多結晶シリコン層上であって
もよい。
また、製造方法においても通常行なわれるような各種
の変形が可能である。すなわち、多結晶シリコン層中へ
のイオン注入は高融点金属層の堆積後でもよく、多結晶
シリコン中にドープされる不純物はトランジスタの導電
型にかかわらずいずれの導電型でも使用することがで
き、高融点金属層を堆積する代りに高融点金属珪化物層
を最初から堆積することもできる。
の変形が可能である。すなわち、多結晶シリコン層中へ
のイオン注入は高融点金属層の堆積後でもよく、多結晶
シリコン中にドープされる不純物はトランジスタの導電
型にかかわらずいずれの導電型でも使用することがで
き、高融点金属層を堆積する代りに高融点金属珪化物層
を最初から堆積することもできる。
なお、実施例に示した方法で作られた半導体装置にお
ける配線層の抵抗値は、従来の窒化膜がない場合には10
Ω/mm2であったのに対し、本発明によるものでは1Ω
/mm2であった。また、この配線層上に多結晶シリコン
による配線層とのコンタクトを設けた場合には一辺2μ
mの正方形コンタクト孔で従来は1KΩであったのが本発
明によるものでは10Ωに低下した。
ける配線層の抵抗値は、従来の窒化膜がない場合には10
Ω/mm2であったのに対し、本発明によるものでは1Ω
/mm2であった。また、この配線層上に多結晶シリコン
による配線層とのコンタクトを設けた場合には一辺2μ
mの正方形コンタクト孔で従来は1KΩであったのが本発
明によるものでは10Ωに低下した。
以上のように本発明にかかる半導体装置よれば、シリ
コン層上に高融点金属の珪化物層と酸化しにくい高融点
金属の窒化物層を形成するようにしているため表面に酸
化物が形成されず、良好なオーミック接触を実現できる
他、コンタクトホール形成後の化成処理にも侵されず、
安定したオーミック接触が得られる。また、高融点金属
珪化物層と高融点金属窒化物層の積層体の周囲に後酸化
膜が形成されているので、素子耐圧を向上させることが
できる。
コン層上に高融点金属の珪化物層と酸化しにくい高融点
金属の窒化物層を形成するようにしているため表面に酸
化物が形成されず、良好なオーミック接触を実現できる
他、コンタクトホール形成後の化成処理にも侵されず、
安定したオーミック接触が得られる。また、高融点金属
珪化物層と高融点金属窒化物層の積層体の周囲に後酸化
膜が形成されているので、素子耐圧を向上させることが
できる。
また、高融点金属の窒化膜は従来の金属珪化物に比べ
て低応力であり断差部で切れが発生しにくいことから信
頼性が向上すると共に配線の抵抗値を下げることができ
る。
て低応力であり断差部で切れが発生しにくいことから信
頼性が向上すると共に配線の抵抗値を下げることができ
る。
本発明にかかる半導体装置の製造方法によれば、高融
点金属の珪化と不純物拡散領域上の後酸化膜の形成を同
時に行うようにしているので、素子の耐圧向上を達成す
ることができる。
点金属の珪化と不純物拡散領域上の後酸化膜の形成を同
時に行うようにしているので、素子の耐圧向上を達成す
ることができる。
第1図は本発明にかかる半導体装置の製造方法の各工程
を示す工程別断面図、第2図は本発明にかかる半導体装
置の作用を示す断面図、第3図は従来の半導体装置の構
成を示す断面図、第4図および第5図は従来の半導体装
置における問題点を示す断面図である。 1,11…シリコン基板、2,12…フィールド酸化膜、3,13…
ゲート酸化膜、4,14…多結晶シリコン層、5…金属珪化
物層、6…シリコン酸化膜、16…チタン層、16′…窒化
チタン層、21…珪化チタン層、22…絶縁膜、23…アルミ
ニウム配線。
を示す工程別断面図、第2図は本発明にかかる半導体装
置の作用を示す断面図、第3図は従来の半導体装置の構
成を示す断面図、第4図および第5図は従来の半導体装
置における問題点を示す断面図である。 1,11…シリコン基板、2,12…フィールド酸化膜、3,13…
ゲート酸化膜、4,14…多結晶シリコン層、5…金属珪化
物層、6…シリコン酸化膜、16…チタン層、16′…窒化
チタン層、21…珪化チタン層、22…絶縁膜、23…アルミ
ニウム配線。
フロントページの続き (56)参考文献 特開 昭58−46631(JP,A) 特開 昭60−32359(JP,A) 米国特許4502209(US,A) Jaurnal of Vacuum Science & Technol ogy Vol.21,No.1(1982) P.14−18
Claims (5)
- 【請求項1】シリコン基板または堆積されたシリコン層
の上に選択的に形成された、高融点金属珪化物層および
この高融点金属珪化物層の酸化を防止するための高融点
金属窒化物層の積層体と、この積層体の周囲のシリコン
基板または堆積されたシリコン層の上に形成された素子
耐圧を向上させるための後酸化膜を備えた半導体装置。 - 【請求項2】堆積されたシリコン層が不純物をドープし
た多結晶シリコン層である特許請求の範囲第1項に記載
の半導体装置。 - 【請求項3】堆積されたシリコン層がゲート電極であ
り、前記積層体の周囲のシリコン基板中に、表面に前記
後酸化膜が形成された高濃度不純物拡散領域が形成され
たことを特徴とする特許請求の範囲第2項に記載の半導
体装置。 - 【請求項4】シリコン基板上に薄い酸化膜を形成する工
程と、 この薄い酸化膜上に多結晶シリコン層を形成する工程
と、 この多結晶シリコン層に不純物イオンを注入、拡散する
工程と、 不純物拡散後の前記多結晶シリコン層表面に形成された
自然酸化膜を除去する工程と、 前記自然酸化膜の除去された前記多結晶シリコン層上に
高融点金属層およびこの高融点金属の窒化物層を順次積
層して形成する工程と、 前記多結晶シリコン層、高融点金属層、高融点金属窒化
物層をゲート電極および配線の所望形状にパターニング
する工程と、 パターニングされたゲート電極の周囲の半導体基板内に
不純物拡散領域を形成する工程と、 酸素雰囲気中で加熱処理を行い、前記高融点金属層を珪
化させるとともに、前記不純物拡散領域上に後酸化膜を
形成する工程と、 全面に絶縁膜を形成する工程と、 を備えた半導体装置の製造方法。 - 【請求項5】前記自然酸化膜の除去がスパッタエッチン
グにより行われる特許請求の範囲第4項に記載の半導体
装置の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60067813A JP2577342B2 (ja) | 1985-03-30 | 1985-03-30 | 半導体装置およびその製造方法 |
US07/181,392 US4900257A (en) | 1985-03-30 | 1988-04-14 | Method of making a polycide gate using a titanium nitride capping layer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60067813A JP2577342B2 (ja) | 1985-03-30 | 1985-03-30 | 半導体装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS61226959A JPS61226959A (ja) | 1986-10-08 |
JP2577342B2 true JP2577342B2 (ja) | 1997-01-29 |
Family
ID=13355758
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60067813A Expired - Lifetime JP2577342B2 (ja) | 1985-03-30 | 1985-03-30 | 半導体装置およびその製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US4900257A (ja) |
JP (1) | JP2577342B2 (ja) |
Families Citing this family (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4811078A (en) * | 1985-05-01 | 1989-03-07 | Texas Instruments Incorporated | Integrated circuit device and process with tin capacitors |
US5130266A (en) * | 1990-08-28 | 1992-07-14 | United Microelectronics Corporation | Polycide gate MOSFET process for integrated circuits |
JPH0582519A (ja) * | 1991-09-19 | 1993-04-02 | Nec Corp | 半導体装置の配線及びその製造方法 |
JP2705513B2 (ja) * | 1993-06-08 | 1998-01-28 | 日本電気株式会社 | 半導体集積回路装置の製造方法 |
US5652181A (en) * | 1993-11-10 | 1997-07-29 | Micron Display Technology, Inc. | Thermal process for forming high value resistors |
US5554566A (en) * | 1994-09-06 | 1996-09-10 | United Microelectronics Corporation | Method to eliminate polycide peeling |
JP3072754B2 (ja) * | 1994-10-18 | 2000-08-07 | シャープ株式会社 | 半導体装置の製造方法 |
JP2858636B2 (ja) * | 1995-03-10 | 1999-02-17 | 日本電気株式会社 | 半導体装置およびその製造方法 |
US5712196A (en) * | 1995-06-07 | 1998-01-27 | Advanced Micro Devices, Inc. | Method for producing a low resistivity polycide |
EP0812009A3 (en) * | 1996-06-03 | 1998-01-07 | Texas Instruments Incorporated | Improvements in or relating to semiconductor processing |
US5923999A (en) * | 1996-10-29 | 1999-07-13 | International Business Machines Corporation | Method of controlling dopant diffusion and metal contamination in thin polycide gate conductor of mosfet device |
US5846871A (en) * | 1997-08-26 | 1998-12-08 | Lucent Technologies Inc. | Integrated circuit fabrication |
US6369423B2 (en) | 1998-03-03 | 2002-04-09 | Kabushiki Kaisha Toshiba | Semiconductor device with a thin gate stack having a plurality of insulating layers |
US5981365A (en) * | 1998-03-10 | 1999-11-09 | Advanced Micro Devices, Inc. | Stacked poly-oxide-poly gate for improved silicide formation |
US6348413B1 (en) | 1998-09-21 | 2002-02-19 | Advanced Micro Devices, Inc. | High pressure N2 RTA process for TiS2 formation |
KR100318459B1 (ko) | 1998-12-22 | 2002-02-19 | 박종섭 | 티타늄폴리사이드게이트전극형성방법 |
KR20000042876A (ko) | 1998-12-28 | 2000-07-15 | 김영환 | 반도체 소자의 게이트 전극 형성방법 |
JP3988342B2 (ja) | 1998-12-29 | 2007-10-10 | 株式会社ハイニックスセミコンダクター | 半導体素子のゲート電極形成方法 |
US7482675B2 (en) * | 2005-06-24 | 2009-01-27 | International Business Machines Corporation | Probing pads in kerf area for wafer testing |
US8686562B2 (en) * | 2009-08-25 | 2014-04-01 | International Rectifier Corporation | Refractory metal nitride capped electrical contact and method for frabricating same |
US8743207B2 (en) * | 2010-07-27 | 2014-06-03 | Flir Systems Inc. | Infrared camera architecture systems and methods |
US9129796B2 (en) * | 2010-08-19 | 2015-09-08 | Texas Instruments Incorporated | Pre-metal deposition clean process |
US8461034B2 (en) * | 2010-10-20 | 2013-06-11 | International Business Machines Corporation | Localized implant into active region for enhanced stress |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4502209A (en) | 1983-08-31 | 1985-03-05 | At&T Bell Laboratories | Forming low-resistance contact to silicon |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4141022A (en) * | 1977-09-12 | 1979-02-20 | Signetics Corporation | Refractory metal contacts for IGFETS |
US4329706A (en) * | 1979-03-01 | 1982-05-11 | International Business Machines Corporation | Doped polysilicon silicide semiconductor integrated circuit interconnections |
WO1982003948A1 (en) * | 1981-05-04 | 1982-11-11 | Inc Motorola | Low resistivity composite metallization for semiconductor devices and method therefor |
US4472237A (en) * | 1981-05-22 | 1984-09-18 | At&T Bell Laboratories | Reactive ion etching of tantalum and silicon |
JPS5846631A (ja) * | 1981-09-16 | 1983-03-18 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置及びその製造方法 |
JPS5898963A (ja) * | 1981-12-09 | 1983-06-13 | Nec Corp | 半導体装置 |
JPS6032359A (ja) * | 1983-08-02 | 1985-02-19 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
US4746219A (en) * | 1986-03-07 | 1988-05-24 | Texas Instruments Incorporated | Local interconnect |
-
1985
- 1985-03-30 JP JP60067813A patent/JP2577342B2/ja not_active Expired - Lifetime
-
1988
- 1988-04-14 US US07/181,392 patent/US4900257A/en not_active Expired - Lifetime
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4502209A (en) | 1983-08-31 | 1985-03-05 | At&T Bell Laboratories | Forming low-resistance contact to silicon |
Non-Patent Citations (1)
Title |
---|
Jaurnal of Vacuum Science & Technology Vol.21,No.1(1982)P.14−18 |
Also Published As
Publication number | Publication date |
---|---|
JPS61226959A (ja) | 1986-10-08 |
US4900257A (en) | 1990-02-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2577342B2 (ja) | 半導体装置およびその製造方法 | |
US4551908A (en) | Process of forming electrodes and interconnections on silicon semiconductor devices | |
JPH0564456B2 (ja) | ||
JP2925416B2 (ja) | 半導体集積回路装置の製造方法 | |
US5521416A (en) | Semiconductor device having gate electrode and impurity diffusion layer different in conductivity type and method of manufacturing the same | |
JPS61224459A (ja) | 半導体装置およびその製造方法 | |
JP3794915B2 (ja) | 半導体装置の製造方法 | |
JP2910839B2 (ja) | 半導体装置とその製造方法 | |
JP2685034B2 (ja) | 半導体装置およびその製造方法 | |
JPS59195870A (ja) | 半導体装置 | |
JP3141825B2 (ja) | 半導体装置の製造方法 | |
JPS61267365A (ja) | 半導体装置 | |
JPH02192161A (ja) | 半導体集積回路装置 | |
JPH11214620A (ja) | 半導体コンデンサおよびこれを備えた半導体装置並びにその製造方法 | |
JP3037100B2 (ja) | 半導体装置の製造方法 | |
JPH10284438A (ja) | 半導体集積回路及びその製造方法 | |
JP3261697B2 (ja) | 半導体装置の製造方法 | |
JPH0714060B2 (ja) | 半導体装置の製造方法 | |
JP2827881B2 (ja) | 半導体装置の製造方法 | |
JP3114307B2 (ja) | 半導体装置およびその製造方法 | |
JPH02203565A (ja) | 半導体装置及びその製造方法 | |
JPH08204009A (ja) | 半導体装置及び該半導体装置の製造方法 | |
JPS62200747A (ja) | 半導体装置の製造方法 | |
JP2000100972A (ja) | 半導体装置 | |
JPH03220772A (ja) | 半導体装置 |