JP2576276B2

JP2576276B2 - 磁気記録再生装置

Info

Publication number: JP2576276B2
Application number: JP2223098A
Authority: JP
Inventors: 信義奥村; 教敬岸田
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1990-08-24
Filing date: 1990-08-24
Publication date: 1997-01-29
Anticipated expiration: 2012-01-29
Also published as: JPH04105246A

Description

【発明の詳細な説明】〔産業上の利用分野〕この発明は磁気記録再生装置（以下、「VTR」とい
う）に関し、特に可変抵抗器の電圧値をA/D変換したデ
ジタル量を用いてヘッド切換信号の遅延時間を設定する
ソフトウエア・サーボ方式のVTRに関するものである。

〔従来の技術〕

第７図は従来のVTRにおけるハードウエアで速度検出
器や位相検出器等が構成されたディジタル・サーボ方式
のブロック回路図である。図において、（１）は可変抵
抗器、（２）はキャパシタ、（３）はPG−MM（PG Monos
table Multivibrator）、（４）はPG入力端子（５）か
ら入力されるPG信号と、FG入力端子（６）から入力され
るFG信号からPG−MM（３）に対するタイミング信号を作
成するタイミング信号作成回路、（７）はPG−MM（３）
の出力信号ｅとPGの両者からヘッド切換信号ｆを作成す
るフリップ・フロップ、（８）はヘッド切換信号ｆの出
力端子、（９）は記録時はVsync信号入力端子（10）か
ら入力されるVsync信号にもとづいて、また再生時は内
部クロックにもとづいて基準位相信号を作成する基準位
相信号作成回路、（11）はヘッド切換信号と基準位相信
号の位相を比較する位相比較回路、（12）は位相比較回
路（11）から出力される位相誤差信号をパルス幅変調
（Pulse Width Moduration;PWM）信号に変換するPWM変
調回路、（13）はPWM誤差信号の出力端子である。

次に第８図に示したタイミングチャートを用いて動作
について説明する。

図示していない回路磁気ヘッドを搭載したドラムが回
転すると、１回転につき１パルスのPG信号（第８図
（ａ））と、例えば16パルスのFG信号（第８図（ｂ））
が発生し、それぞれPG入力端子（５）とFG入力端子
（６）から入力されてタイミング信号作成回路（４）に
供給される。タイミング信号作成回路（４）において
は、PG信号が入力された後の最初のFG信号の立上りエッ
ヂから３パルスの期間と、PG信号が入力された後の９パ
ルス目のFG信号の立上りエッヂから３パルスの期間が
「Ｈ」となり、それ以外の期間は「Ｌ」となるタイミン
グ信号（第８図（ｃ））が作成され、PG−MM（３）に供
給される。PG−MM（３）はタイミング信号が「Ｌ」のと
きは接続されている可変抵抗器（１）およびキャパシタ
（２）との接続点Ａの電位V_A（第８図（ｄ））を「Ｌ」
に固定し、タイミング信号（ｃ）が「Ｈ」になると接続
点Ａの電位の固定を解除して可変抵抗器（１）を通して
キャパシタ（２）を充電させる。PG−MM（３）はこの接
続Ａの電位V_Aを入力とし、スレッショルドレベルを越え
た時点で一定パルス幅のPG−MM出力信号（第８図
（ｅ））を出力する。フリップフロップ（７）はPG信号
でクリアされ、次のPG−MM出力信号で「Ｈ」になり、そ
の次のPG−MM出力信号で「Ｌ」になるヘッド切換信号
（第８図（ｆ））を作成する。このFG信号の立上りエッ
ヂからヘッド切換信号の立上りエッヂ、あるいは立下り
エッヂまでの遅延時間ｔは、可変抵抗器（１）の抵抗値
を調整してキャパシタ（２）の充電電流を変化させ、充
電時間を変化させることによって調整される。

ヘッド切換信号は、ヘッド切換信号出力端子（８）か
ら図示していない映像信号処理系などに供給されるとと
もに、位相比較回路（11）に供給される。位相比較回路
（11）は、基準位相信号作成回路（９）で作成された基
準位相信号とヘッド切換信号の位相を比較して位相誤差
を検出し、この誤差信号がPWM変調回路（12）においてP
WM信号に変換され、出力端子（13）から図示していない
位相制御系に出力される。

ドラム・サーボ系においては、図示しない速度制御系
と前述の位相制御系の働きによりドラムの回転が制御さ
れる。

VTRの組立，調整の段階において、回転磁気ヘッドが
所定の位置に来た時点でヘッド切換信号が立上る、ある
いは立下るように可変抵抗器（１）の抵抗値が調整され
てPG−MM出力信号の遅延時間ｔが調整され、ヘッド切換
タイミング、すなわちスイッチングポイントの調整がな
される。その結果、記録時にはVsync信号とヘッド切換
信号が所定の位相関係になって所定の位置にVsync信号
が記録され、再生時には回転磁気ヘッドが所定の位置に
来た時点で、再生信号が切換えられる。

第９図は、従来のマイクロコンピュータにより速度検
出器、位相検出器等が構成されたソフトウェア・サーボ
方式のブロック回路図である。図において、（22）は可
変抵抗器（１）の電圧値をディジタル量に変換するA/D
コンバータ、（26）はPG,FGおよびVsync信号その他の信
号入力時刻および出力信号の出力時刻を計測するフリー
ランニングカウンタ、（27）は中央処理装置（以下、
「CPU」という）である。

次に第10図に示したタイミングチャートをもとに動作
について説明する。ドラムが回転してPG信号が入力され
るごとに可変抵抗器（１）の電圧値をA/Dコンバータ（2
2）でディジタル量に変換し、これをCPU（27）に伝送す
る。CPU（27）のヘッド切換信号発生タイミング計算手
段（28）は、このディジタル量Ｎに適当な係数Ｋを掛け
て遅延時間ｔを算出する（ｔ＝Ｎ×Ｋ）。

他方、フリーランニングカウンタ（26）は、PG,FGお
よびVsync信号が入力された時刻を計測し、CPU（27）に
伝送する。CPU（27）は、PG信号が入力された後、最初
のFG信号が入力された時刻T₁に遅延時間ｔを加えた時刻
T₂（＝T₁＋ｔ）を計算し、フリーランニングカウンタ
（26）がT₂になった時にヘッド切換信号を立上げ、次に
PG信号が入力された後、９パルス目のFG信号が入力され
たときの時刻T₃に遅延時間ｔを加えた時刻T₄（＝T₃＋
ｔ）を計算し、フリーランニングカウンタ（26）がT₄に
なったときにヘッド切換信号を立下る。このヘッド切換
信号はヘッド切換信号出力端子（８）から映像信号処理
系に出力される。

またCPU（27）の位相誤差計算手段（29）は、FGが入
力されるごとにその入力時刻からFGの周期を求め、速度
誤差を算出する。記録時にはVsync信号の入力時刻から
基準位相を計算し、再生時には独立して基準位相を計算
し、基準位相とヘッド切換信号の位相差を求め位相誤差
を算出し、速度誤差と位相誤差を適当な重み付けして加
算してPWM変調回路（12）でPWM信号に変換して出力端子
（13）から出力する。

このソフトウェア・サーボ方式は、ディジタル・サー
ボ方式と同様に、VTRの組立調整の段階において回転磁
気ヘッドが所定の位置に来た時点でヘッド切換信号が立
上る、あるいは立下るように可変抵抗器（１）の抵抗値
が調整され、遅延時間ｔが調整されスイッチングポイン
トの調整がなされる。その結果、記録時にはVsync信号
とヘッド切換信号が所定の関係になって磁気テープの所
定の位置にVsync信号が記録され、再生時には回転磁気
ヘッドが所定の位置に来た時点で再生信号が切り換えら
れる。

〔発明が解決しようとする課題〕

従来のソフトウェア・サーボ方式のVTRは以上のよう
に構成されているので、A/Dコンバータ（22）の精度が
十分でないと、可変抵抗器（１）の抵抗値が一定であっ
てもこれをディジタル量に変換した値Ｎが変動し、この
変動量をΔＮとすると、遅延時間ｔはΔｔ＝ΔＮ×Ｋだ
け変動し、ヘッド切換信号の発生タイミングがΔｔだけ
変動する。

位相制御系においては、このヘッド切換信号の変動が
位相誤差として検出されるのでドラムの回転むらの原因
となる。

これを解消するためには、例えばCPU（27）がリセッ
トされた時点で一度だけ可変抵抗器（１）の電圧値をA/
D変換して取り込むようにすればよいが、スイッチング
ポイントの調整を行う際に可変抵抗器（１）の抵抗値を
変えるたびにCPU（27）をリセットしなければならなく
なるので、スイッチングポイントの調整に非常に手間が
かかるという問題点が生じる。

この発明は、上記のような問題点を解消するためにな
されたもので、スイッチングポイントの調整が従来どお
り手間がかからず行え、かつ、ヘッド切換信号の変動に
よるドラムの回転むらもないソフトウェア・サーボ方式
のVTRを得ることを目的とする。

〔課題を解決するための手段〕

この発明の請求項１の磁気記録再生装置は、FG（Freq
uency Generator）信号、PG（Pulse Generator）信号お
よび垂直同期信号の入力時刻を計測する入力時刻計測手
段と、ヘッド切換信号のタイミングを制御するための可
変電圧信号を発生する制御電圧可変手段と、この制御電
圧可変手段の出力をA/D変換するA/D変換手段と、A/D変
換手段および入力時刻計測手段の出力信号に基づいてヘ
ッド切換信号の発生時刻を設定し、ヘッド切換のタイミ
ングを調整するヘッド切換タイミング調整手段と、A/D
変換手段および入力時刻計測手段の出力信号に基づいて
ヘッドが搭載された回転ドラムの回転速度と回転位相を
検出し、回転ドラムの回転速度および回転位相を制御す
る回転ドラム制御手段と、A/D変換手段の出力信号をヘ
ッド切換タイミング調整手段あるいは上記回転ドラム制
御手段のいずれかの側へ切換える信号切換手段を備え、ヘッド切換のタイミングを調整する場合には、信号切
換手段によって上記A/D変換手段の出力信号を上記ヘッ
ド切換タイミング調整手段へ入力させ、ヘッド切換のタ
イミングを調整しない場合は、信号切換手段によってA/
D変換手段の出力信号を回転ドラム制御手段の側に切換
える共に、電源投入に伴うCPUリセット後の所定時間後
にA/D変換手段より得らる固定のA/D変換値を常時回転ド
ラム制御手段に入力させるようにしたものである。

また、この発明の請求項２の磁気記録再生装置は、FG
信号、PG信号および垂直同期信号の入力時刻を計測する
入力時刻計測手段と、ヘッド切換信号のタイミングを制
御するための可変電圧信号を発生する制御電圧可変手段
と、この制御電圧可変手段の出力をA/D変換するA/D変換
手段と、A/D変換手段および入力時刻計測手段の出力信
号に基づいてヘッド切換信号の発生時刻を設定し、ヘッ
ド切換のタイミングを調整するヘッド切換タイミング調
整手段と、A/D変換手段および入力時刻計測手段の出力
信号に基づいてヘッドが搭載された回転ドラムの回転速
度と回転位相を検出し、回転ドラムの回転速度および回
転位相を制御する回転ドラム制御手段と、A/D変換手段
の出力信号の所定時間内における変動量に基づいてヘッ
ド切換のタイミングを調整中であるか否かを判定する判
定手段を備え、この判定手段がヘッド切換のタイミングの調整中であ
ると判定した場合には、A/D変換手段からの出力信号を
ヘッド切換タイミング調整手段へ入力させ、判定手段が
ヘッド切換のタイミングの調整中でないと判定した場合
には、A/D変換手段からの出力信号をヘッド切換のタイ
ミング調整の最後に得られるA/D変換値に固定して回転
ドラム制御手段に入力させるようにしたものである。

〔作用〕

請求項１の発明による磁気記録再生装置は、CPUリセ
ット後の所定時間後にA/D変換手段より得らる固定のA/D
変換値を回転ドラムの回転位相制御に用い、それ以外の
逐次出力されるA/D変換手段の出力はヘッド切換信号の
発生時刻を設定するために用いる。

また、請求項２の発明においては、A/D変換手段の出
力の変動量からヘッド切換タイミングの調整中であるか
否かを判定し、ヘッド切換タイミングの調整中と判定し
た場合には逐次出力されるA/D変換値を用いてヘッド切
換信号の発生時刻を設定し、ヘッド切換タイミングの調
整中でないと判定した場合にはヘッド切換タイミング調
整の最後に得られる固定のA/D変換値を用いて回転ドラ
ムの回転位相制御を行う。

〔実施例〕

以下、請求項１の発明の一実施例について説明する。

第１図は、この実施例のブロック回路図である。図に
おいて、（30）は切換スイッチで、A/Dコンバータ（2
2）からCPU（27）に入力されるスイッチングポイント設
定電圧V_Aのディジタルデータを、PG信号入力時にはCPU
（27）内のヘッド切換信号発生タイミング計算手段（2
8）で用いられ、リセット時には位相誤差計算手段（2
9）で用いられるように切換える。

次に第２図に示したフローチャートを用いて動作につ
いて説明する。なお、タイミングチャートは第10図に示
した従来のものと同じである。

ステップ（40）でCPU（27）がリセットされると、ま
ず、ステップ（41）において可変抵抗器（１）の電圧値
V_AをA/Dコンバータ（22）でディジタル値に変換してN_i
とする。次にステップ（42）においてCPU（27）にN_iを
取り込み、遅延時間t₁＝N₁×Ｋを計算する。次にステッ
プ（43）においてFG信号が入力されているかどうかを判
別し、FG信号が入力されていなければステップ（44）へ
移り、PG信号が入力されているかどうか判別し、PG信号
が入力されていなければ、ステップ（43）へ戻る。以
後、FG信号またはPG信号が入力されるまでステップ（4
3），（44）を繰返す。

次に、ステップ（43）においてFG信号入力端子（６）
からFGが入力されるとステップ（45）に移り、FG信号が
入力された時刻をフリーランニングカウンタ（26）で計
測し、CPU（27）でひとつ前のFG入力時刻との時間差が
らFG信号の周期を求めて速度誤差を計算し、位相誤差と
重み付け加算し、その出力をPWM変調回路（12）におい
てPWM信号に変換してPWM信号を出力端子（13）から出力
する。

次に、ステップ（46）においてFG信号のパルス数をカ
ウントするFGカウンタの値を１増加し、次にステップ
（47）においてFGカウンタの値が１かどうか判定する。
１であれば、すなわちその時入力されたFG信号が、PG信
号入力後初めてのFG信号であり、ステップ（48）に移っ
て、FG入力時刻T₁に遅延時間ｔを加算してヘッド切換信
号の立ち上がり時刻T₂（＝T₁＋ｔ）を計算する。次にス
テップ（49）において、FG信号入力時刻T₁にステップ
（42）で算出した遅延時間t_iを加算して、位相比較を行
うためのヘッド切換信号の立ち上がり時刻に相当する時
間T_i（＝T₁＋t_i）を計算する。その後ステップ（50）で
遅延時間T_iと基準位相との時間差から位相誤差を計算し
た後、ステップ（43）に戻る。

また、ステップ（47）において、FGカウンタが１でな
ければステップ（51）に移りFGカウンタの値が９である
かどうか判定する。９であれば、すなわちその時のFG信
号がPG信号入力後の９パルス目のFG信号であり、ステッ
プ（52）に移ってFG信号入力時刻T₃に遅延時間ｔを加算
してヘッド切換信号の立下り時刻T₄（＝T₃＋ｔ）を計算
した後ステップ（43）に戻る。

第２図のフローチャートには図示してないが、フリー
ランニングカウンタ（26）の値がT₂,T₄になると第10図
（ｄ）に示すように、ヘッド切換信号の「Ｈ」，「Ｌ」
レベルが切り換わる。

また、ステップ（44）でPG信号が入力されているとス
テップ（53）に移り、FGカウンタ値を０にしてステップ
（54）に移り、可変抵抗器（１）の電圧値V_AをA/D変換
してＮとし、ステップ（55）において遅延時間ｔ（＝Ｎ
×Ｋ）を計算した後、ステップ（43）に戻る。

この実施例において、スイッチングポイント調整を行
った際、リセット時のA/Dコンバータ（22）の値に比
べ、スイッチングポイント調整のA/Dコンバータの値は
大きくずれる可能性があるが、調整作業には問題となら
ない。また実際の使用時においては、調整後必ず電源の
オンオフによるリセットがかかるので、リセット時のA/
Dコンバータの値と、スイッチングポイント調整後の毎
回出力されるA/Dコンバータの値はほぼ等しくなり問題
とはならない。

従来例では可変抵抗器（１）の値が一定であっても電
源電圧が変動したり、A/Dコンバータの精度が十分でな
いとA/Dコンバータ（22）の値は変動することになる。
この値を用いてドラムの位相誤差を計算すると、ドラム
の回転むらが生じる。しかるに本実施例においては、リ
セット時に出力されるA/Dコンバータ（22）の出力値か
ら求められる遅延時間にもとづいて位相誤差を計算する
構成としているので上記変動による回転むらは生じな
い。

また、ステップ（54）によりPG信号が入力される毎に
A/D変換された値を用いて計算された遅延時間に基づい
てヘッド切換信号の発生時刻が作成されるので、A/D変
換の精度（即ち、A/D変換値の変動）によりヘッド切換
信号の発生タイミングは若干変動する。ヘッド切換信号
の発生タイミングが変動するとヘッドアンプ出力の切換
タイミングも変動することになるが、一般的にVTRにお
いてはVHS規格等により、映像信号はオーバラップ記録
されているので、再生信号のヘッドアンプ出力が途切れ
ることはない。

また、ヘッドアンプ出力の切換え位置では映像信号の
不連続が生じて、画面上にスキューひずみが発生し、そ
の発生位置はヘッド切換信号の発生タイミナグ変動に応
じて変動することになるが、もともとこれは画面下部の
有効画面範囲外に設定されており、視覚上問題となるこ
とは全くない。

従って、A/D変換値の変動によりヘッド切換信号発生
タイミングが若干変動しても、これは問題のないレベル
であり、CPUリセットを介さないでスイッチングポイン
トの調整を簡単に行える。

なお、上記実施例ではドラム１回転につき、１周期の
ヘッド切換信号を作成する場合について示したが、ドラ
ム1.5回転につき１周期のヘッド切換信号を作成する場
合や、その他の割合でヘッド切換信号を作成する場合で
も上記実施例と同様の効果を奏する。

また、上記実施例では、PG信号入力後の所定のFG信号
の入力時刻に遅延時間を加算してヘッド切換信号の発生
時刻を設定するようにしたものを示したが、PG信号の入
力時刻に直接遅延時間を加算してヘッド切換信号の発生
時刻を設定するようにしてもよい。

また、上記実施例では、A/Dコンバータの第一の出力
として、リセット時にA/D変換を行っているが、これ
は、リセットから一定時間後など、他の任意のタイミン
グで定めても良い。

また、上記実施例ではA/Dコンバータの第二の出力と
してPG信号入力後にA/D変換を行っているが、これはFG
信号入力後やタイマ割込など他のタイミングで定めても
良い。

次に、請求項２の発明の一実施例について説明する。

第３図は、この実施例の構成を示すブロック図で、ハ
ードウェアの構成は第９図に示した従来例と同じである
が、可変抵抗器（１）の設定電圧V_Aによって遅延時間の
設定と、スイッチングポイント調整開始を指示するよう
にした点が異なる。

次に第４図および第５図に示したフローチャートを用
いて動作について説明する。なお、タイミングチャート
は第10図に示した従来のものと同じである。

ステップ（40）でCPU（27）がリセットされると、ま
ずステップ（41）において可変抵抗器（１）の電圧値V_A
をA/Dコンバータ（22）でディジタル値に変換してＮと
する。次にステップ（42）において、CPU（27）にＮを
取り込み、遅延時間ｔ＝Ｎ×Ｋを計算する。次にステッ
プ（43）においてFG信号が入力されているかどうかを判
別し、FG信号が入力されていなければステップ（44）へ
移り、PG信号が入力されているかどうか判別し、PG信号
が入力されていなければステップ（43）へ戻る。以後FG
信号またはPG信号が入力されるまでステップ（43），
（44）を繰返す。

次に、ステップ（43）においてFG信号入力端子（６）
からFG信号が入力されるとステップ（45）に移り、FG信
号が入力された時刻をフリーランニングカウンタ（26）
で計測し、CPU（27）でひとつ前のFG入力時刻との時間
差からFG信号の周期を求めて速度誤差を計算し、位相誤
差と重み付け加算し、その出力をPWM変調回路（12）に
おいてPWM信号に変換してPWM信号出力端子（13）から出
力する。

次にステップ（46）においてFG信号のパルス数をカウ
ントするFGカウンタの値を１増加し、ステップ（47）に
おいてFGカウンタの値が１かどうか判定する。１であれ
ばすなわちその時入力されたFG信号がPG信号入力後初め
てのFG信号であり、ステップ（48）に移ってFG入力時刻
T₁に遅延時間ｔを加算してヘッド切換信号の立上り時刻
T₂（＝T₁＋ｔ）を計算する。次にステップ（49）におい
て、ヘッド切換信号の立上り時刻T₂と基準位相の時間差
から位相誤差を計算した後ステップ（43）に戻る。

また、ステップ（47）において、FGカウンタが１でな
ければステップ（50）に移り、FGカウンタの値が９かど
うか判定する。９であれば、すなわちその時のFG信号が
PG信号入力後の９パルス目のFG信号であり、ステップ
（51）に移ってFG信号入力時刻T₃に遅延時間ｔを加算し
てヘッド切換信号の立下り時刻T₄（＝T₃＋ｔ）を計算し
た後ステップ（43）に戻る。なお、ステップ（50）にお
いて、FGカウンタの値が９でなければステップ（43）に
戻る。

第４図および第５図のフローチャートには図示してい
ないが、フリーランニングカウンタ（26）の時刻がT₂,T
₄になるとヘッド切換信号の「Ｈ」，「Ｌ」レベルが切
換る。

また、ステップ（44）においてPG信号が入力されてい
るとステップ（52）に移ってFGカウンタの値を０にす
る。次にステップ（53）に移って、可変抵抗器（１）の
電圧値V_AをA/D変換してN₁とする。

次にステップ（54）に移って調整フラグが１かどうか
判定し、１であれば、すなわちスイッチングポイント調
整中であるのでステップ（58）に移り、１でなければス
テップ（55）に移ってＮとN₁の差（＝|N₁−N|）を計算
してｍとする。

次にステップ（56）において差ｍと、あらかじめ設定
した基準値ｎを比較し、ｍ＞ｎであれば、スイッチング
ポイント調整開始としてステップ（57）に移り、調整フ
ラグを１として、スイッチングポイント調整中とすると
ともに、調整回路をカウントする調整カウンタを０にす
る。ｍ＞ｎ以外ならばステップ（43）に戻る。

次にステップ（58）において調整カウンタの値を１増
加し、ステップ（59）において調整カウンタの値が300
かどうか判定する。300でなければすなわちスイッチン
グポイント調整中なのでステップ（60）に移って遅延時
間ｔ＝N₁×Ｋを計算し、ステップ（43）に戻る。300な
らび、すなわちスイッチングポイント調整終了なのでス
テップ（61）に移って調整フラグを０にしてステップ
（43）に戻る。

以上、一連の動作を第４図および第５図のフローチャ
ートにより説明したが、ステップ（44）からステップ
（61）における処理内容について第６図を用いて説明す
る。

可変抵抗器（１）の値が一定であっても、電源電圧が
変動したり、A/Dコンバータ（22）の精度が十分でない
と、A/Dコンバータ（22）の出力値N₁は、変動すること
とになる。よってその変動量より十分大きな値をあらか
じめ設定しておきこれを基準値ｎとする。

リセット後、あるいは調整終了時にA/Dコンバータ（2
2）から出力された値をＮとし、ステップ（55）で計算
したX₀〜X₄なるタイミングでのN₁とＮの差（＝|N₁−N
|）をｍとする。ステップ（56）でｍ＞ｎ以外と判定し
た時は、すなわちこの時のN₁は上記変動と判定するの
で、リセット後、あるいは調整終了時の値Ｎを保持して
ステップ（43）に戻る。

調整したい時は、調整者が意図的に可変抵抗器（１）
を大きく動かし（第６図中でX₅に相当）A/Dコンバータ
（22）の出力を大きく変化させると、CPU（27）はステ
ップ（55）で差ｍを計算し、ステップ（56）でｍ＞ｎと
判定した時、すなわちスイッチングポイント調整開始と
判定するので調整フラグを１としてスイッチングポイン
ト調整時間を定めるために、調整カウンタをカウントし
始める。調整時間は調整しやすい範囲内であればいくら
でも良い。ここにおいては、調整カウンタはPG信号が入
力されるごとにカウントするので、PG信号の周期の調整
カウンタ値倍が調整時間となる。調整時間を約10秒とす
ると、PG信号の周期は約1/30秒なので調整カウンタ値は
300となる。

よって、調整カウンタが300以内、例えば第６図中のX
₅〜X₈においては、ステップ（60）において遅延時間ｔ
＝N₁×Ｋを計算し、ステップ（43）に戻る。調整カウン
タの値が300になると、スイッチングポイント調整終了
なのでステップ（61）に移り、調整フラグを０にして、
X₉で変換した値N₁をＮとして遅延時間ｔ＝Ｎ×Ｋを計算
し、ステップ（43）に戻る。

以後、例えば第６図中のX₁₀〜X₁₃においては、調整者
が意図的に可変抵抗の値を大きく変化させてなく、Ｎと
N₁の差は電源電圧の変動あるいはA/Dコンバータの精度
が十分でないことによる変動なので、スイッチングポイ
ント調整終了時の値Ｎは固定され続ける。

よって、スイッチングポイントの調整をリセットを介
さないで簡単に行うことができるとともに、スイッチン
グポイント調整以外の時はスイッチングポイントの値
を、前回の値に固定するようにしたので可変抵抗器の電
圧値のA/D変換値の変動による回転むらを防止できる。

なお、上記実施例では、スイッチングポイント調整中
の時間をカウント値300として判定するようにしたもの
について示したが、これはスイッチングポイントの調整
時間を定めるカウント値であり、任意の値に設定でき
る。

また、上記実施例では、PGが入力されるたびに調整カ
ウンタを増加してスイッチングポイント調整時間を定め
ていたが、これはタイマ割込など他のタイミングで定め
ても良い。

〔発明の効果〕

以上説明したように、この発明の請求項１によれば、
CPUリセット後の所定時間後にA/D変換手段より得らる固
定のA/D変換値を回転ドラムの回転位相制御に用い、そ
れ以外の逐次出力されるA/D変換手段の出力はヘッド切
換信号の発生時刻を設定するために用いるようにしたの
で、A/D変換値の変動に起因して発生する回転ドラムの
回転むらが防止され、かつ、ヘッド切換のタイミング調
整をCPUリセットを介さずに簡単に行うことができる磁
気記録再生装置を提供できるという効果がある。

また、この発明の請求項２によれば、A/D変換手段の
出力の変動量からヘッド切換タイミングの調整中である
か否かを判定し、ヘッド切換タイミングの調整中と判定
した場合には逐次出力されるA/D変換値を用いてヘッド
切換信号の発生時刻を設定し、ヘッド切換タイミングの
調整中でないと判定した場合にはヘッド切換タイミング
調整の最後に得られる固定のA/D変換値を用いて回転ド
ラムの回転位相制御を行うようにしたので、単に制御電
圧可変手段を調整するのみでヘッド切換のタイミング調
整をCPUリセットを介さずに簡単に行うことができ、か
つ、A/D変換値の変動に起因して発生する回転ドラムの
回転むらも防止できる磁気記録再生装置を提供できると
いう効果がある。

【図面の簡単な説明】

第１図は請求項１の発明の一実施例による磁気記録再生
装置のソフトウェア・サーボのドラム制御部の概略を示
すブロック回路図、第２図はこの実施例のソフトウェア
のアルゴリズムを示すフローチャート、第３図は請求項
２の発明の一実施例による磁気記録再生装置のソフトウ
ェア・サーボのドラム制御部の概略を示すブロック回路
図、第４図および第５図はこの実施例のソフトウェアの
アルゴリズムを示すフローチャート、第６図は、第５図
のフローチャートの処理内容を説明するための信号波形
図、第７図は従来のディジタル・サーボのドラム制御部
の概略を示すブロック回路図、第８図はこの従来例の動
作を説明するためのタイミングチャート、第９図は従来
のソフトウェア・サーボのドラム制御部の概略を示すブ
ロック回路図、第10図はこの従来例の動作を説明するた
めのタイミングチャートである。（１）……可変抵抗器、（22）……A/Dコンバータ、（2
6）……フリーランニングカウンタ、（27）……マイク
ロコンピュータ、（28）……ヘッド切換信号発生タイミ
ング計算手段、（29）……位相誤差計算手段、（30）…
…切換スイッチ。なお、各図中、同一符号は同一、または相当部分を示
す。

Claims

(57)【特許請求の範囲】

【請求項１】FG（Frequency Generator）信号、PG（Pul
se Generator）信号および垂直同期信号の入力時刻を
計測する入力時刻計測手段と、ヘッド切換信号のタイミングを制御するための可変電圧
信号を発生する制御電圧可変手段と、上記制御電圧可変手段の出力をA/D変換するA/D変換手段
と、上記A/D変換手段および上記入力時刻計測手段の出力信
号に基づいてヘッド切換信号の発生時刻を設定し、ヘッ
ド切換のタイミングを調整するヘッド切換タイミング調
整手段と、上記A/D変換手段および上記入力時刻計測手段の出力信
号に基づいてヘッドが搭載された回転ドラムの回転速度
と回転位相を検出し、上記回転ドラムの回転速度および
回転位相を制御する回転ドラム制御手段と、上記A/D変換手段の出力信号を上記ヘッド切換タイミン
グ調整手段あるいは上記回転ドラム制御手段のいずれか
の側へ切換える信号切換手段を備え、ヘッド切換のタイミングを調整する場合には、上記信号
切換手段によって上記A/D変換手段の出力信号を上記ヘ
ッド切換タイミング調整手段へ入力させ、ヘッド切換のタイミングを調整しない場合は、上記信号
切換手段によって上記A/D変換手段の出力信号を上記回
転ドラム制御手段の側に切換える共に、電源投入に伴う
CPUリセット後の所定時間後に上記A/D変換手段より得ら
る固定のA/D変換値を常時上記回転ドラム制御手段に入
力させるように構成したことを特徴とする磁気記録再生
装置。
【請求項２】FG（Frequency Generator）信号、PG（Pul
se Generator）信号および垂直同期信号の入力時刻を計
測する入力時刻計測手段と、ヘッド切換信号のタイミングを制御するための可変電圧
信号を発生する制御電圧可変手段と、上記制御電圧可変手段の出力をA/D変換するA/D変換手段
と、上記A/D変換手段および上記入力時刻計測手段の出力信
号に基づいてヘッド切換信号の発生時刻を設定し、ヘッ
ド切換のタイミングを調整するヘッド切換タイミング調
整手段と、上記A/D変換手段および上記入力時刻計測手段の出力信
号に基づいてヘッドが搭載された回転ドラムの回転速度
と回転位相を検出し、上記回転ドラムの回転速度および
回転位相を制御する回転ドラム制御手段と、上記A/D変換手段の出力信号の所定時間内における変動
量に基づいてヘッド切換のタイミングを調整中であるか
否かを判定する判定手段を備え、上記判定手段がヘッド切換のタイミングの調整中である
と判定した場合には、上記A/D変換手段からの出力信号
をヘッド切換タイミング調整手段へ入力させ、上記判定手段がヘッド切換のタイミングの調整中でない
と判定した場合には、上記A/D変換手段からの出力信号
をヘッド切換のタイミング調整の最後に得られるA/D変
換値に固定して上記回転ドラム制御手段に入力させるよ
うに構成したことを特徴とする磁気記録再生装置。