JP2575909Y2 - Multilayer ceramic capacitors - Google Patents
Multilayer ceramic capacitorsInfo
- Publication number
- JP2575909Y2 JP2575909Y2 JP1991064644U JP6464491U JP2575909Y2 JP 2575909 Y2 JP2575909 Y2 JP 2575909Y2 JP 1991064644 U JP1991064644 U JP 1991064644U JP 6464491 U JP6464491 U JP 6464491U JP 2575909 Y2 JP2575909 Y2 JP 2575909Y2
- Authority
- JP
- Japan
- Prior art keywords
- capacitance
- multilayer ceramic
- electrodes
- internal electrodes
- ceramic capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【０００１】[0001]
【産業上の利用分野】本考案は、微小な静電容量を有す
る積層セラミックコンデンサにおいて、正確な静電容量
が取得できるよう改良された積層セラミックコンデンサ
に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a monolithic ceramic capacitor having a small capacitance, which is improved so that an accurate capacitance can be obtained.
【０００２】[0002]
【従来の技術】積層セラミックコンデンサは、図４に示
すように、誘電体セラミックを多層に積層してなる誘電
体セラミック素体４１の中に２組の導電性の内部電極４
２、４３を互いに対向して設け、これら各組の内部電極
４２、４３の端部を、各々前記誘電体セラミック素体４
１の両端面に導出し、該端面とそれに連なる誘電体セラ
ミック素体４１の側面に連続して導電性の外部電極４
４、４５を形成してなるものである。2. Description of the Related Art As shown in FIG. 4, a multilayer ceramic capacitor includes two sets of conductive internal electrodes 4 in a dielectric ceramic body 41 formed by laminating dielectric ceramics in multiple layers.
2 and 43 are provided so as to face each other, and the ends of the internal electrodes 42 and 43 of each set are respectively connected to the dielectric ceramic body 4.
1 is connected to both end surfaces of the dielectric ceramic body 41 connected to the end surface and the conductive external electrode 4.
4 and 45 are formed.
【０００３】電子機器の小形化にともなって、前記積層
セラミックコンデンサが益々小形化されると共に、取得
静電容量の精度が厳しく要求されるようになっている。
このような状況の中で、特に取得静電容量が極めて小さ
な微小静電容量を有する積層セラミックコンデンサで
は、図４に示されたように、対向する前記内部電極４
２、４３の対数を少なく、例えば一対として、微小な静
電容量を取得している。With the miniaturization of electronic equipment, the size of the multilayer ceramic capacitor has been further reduced, and the accuracy of the obtained capacitance has been strictly required.
In such a situation, in particular, in a multilayer ceramic capacitor having a very small acquired capacitance, as shown in FIG.
A small capacitance is acquired as a small number of logarithms of 2, 43, for example, as a pair.
【０００４】しかしながら、小形化された積層セラミッ
クコンデンサにおいては、取得静電容量を精度良く取得
することは困難である。これは、内部電極４２、４３の
対向する面積を一定とすることは比較的容易であるが、
外部電極４４、４５の塗布精度を高くすることが困難な
ためである。すなわち、誘電体セラミック素体４１の中
に形成された内部電極４２、４３の端部と、誘電体セラ
ミック素体４１の周面に形成された各々他方側の外部電
極４４、４５との間に浮遊静電容量が取得され、この静
電容量値が前記外部電極４４、４５の塗布面積のばらつ
きによってばらつくためである。積層セラミックコンデ
ンサの総体的な静電容量は、内部電極４２、４３の対向
によって取得される静電容量と、前記外部電極４４、４
５と内部電極４２、４３との間に発生する浮遊静電容量
との和によって取得される。However, it is difficult for a miniaturized multilayer ceramic capacitor to accurately obtain an obtained capacitance. This is because it is relatively easy to make the facing areas of the internal electrodes 42 and 43 constant,
This is because it is difficult to increase the coating accuracy of the external electrodes 44 and 45. That is, between the ends of the internal electrodes 42 and 43 formed in the dielectric ceramic body 41 and the external electrodes 44 and 45 on the other side formed on the peripheral surface of the dielectric ceramic body 41, respectively. This is because the floating capacitance is obtained, and this capacitance value varies due to the variation in the application area of the external electrodes 44 and 45. The overall capacitance of the multilayer ceramic capacitor is determined by the capacitance obtained by facing the internal electrodes 42 and 43 and the external electrodes 44 and 4.
5 and the stray capacitance generated between the internal electrodes 42 and 43.
【０００５】これを具体的な数値で例示すれば、例えば
外径寸法１．６ｍｍ×０．８ｍｍ、の積層セラミックコ
ンデンサ５０個の平均静電容量は、８．５１ｐＦ、最大
値と最小値の差は０．８７ｐＦであった。このように、
従来の積層コンデンサにおいては、外部電極４４、４５
の塗布精度を高めることが困難であることから、誘電体
セラミック素体４１の周面に形成される外部電極４４、
４５の面積がばらつく。この結果、外部電極４４、４５
と内部電極４２、４３との間に発生する静電容量のばら
つきが大きいため、総体的に静電容量値がばらついて、
取得静電容量値の精度が悪いと言う課題があった。If this is shown by specific numerical values, for example, the average capacitance of 50 laminated ceramic capacitors having an outer diameter of 1.6 mm × 0.8 mm is 8.51 pF, and the difference between the maximum value and the minimum value is 50%. Was 0.87 pF. in this way,
In the conventional multilayer capacitor, the external electrodes 44 and 45
It is difficult to increase the coating accuracy of the external electrode 44 formed on the peripheral surface of the dielectric ceramic body 41.
45 areas vary. As a result, the external electrodes 44, 45
And the internal electrodes 42 and 43 have large variations in capacitance generated between them, so that the capacitance values generally vary,
There was a problem that the accuracy of the acquired capacitance value was poor.
【０００６】本考案の目的は、前記従来の積層セラミッ
クコンデンサの課題を解決し、正確な取得静電容量値が
得られる微小静電容量の積層セラミックコンデンサを提
供することにある。An object of the present invention is to solve the above-mentioned problems of the conventional multilayer ceramic capacitor and to provide a multilayer ceramic capacitor having a small capacitance capable of obtaining an accurate capacitance value.
【０００７】[0007]
【課題を解決するための手段】すなわち、課題を解決す
るための本考案による手段の要旨は、誘電体セラミック
素体１１の中で対向する内部電極１２、１３と、誘電体
セラミック素体１１の端面に形成され、前記内部電極１
２、１３と各々導通する外部電極１４、１５とを有する
積層セラミックコンデンサにおいて、誘電体セラミック
素体１１の中で対向する少なくとも一対以上の内部電極
１２、１３が、対向する他方の内部電極１３、１２より
それぞれそれらが導通する外部電極１４、１５に近い側
にあって、それら外部電極１４、１５が互いに向い合う
方向とほぼ同じ方向に対向していることを特徴とする積
層セラミックコンデンサである。That is, the gist of the means for solving the problem according to the present invention is that the internal electrodes 12 and 13 facing each other in the dielectric ceramic body 11 and the dielectric ceramic body 11 The internal electrode 1 formed on an end face
A multilayer ceramic capacitor having external electrodes 14 and 15 each of which conducts with a dielectric ceramic;
At least one pair or more internal electrodes facing each other in the element body 11
12 and 13 are formed from the other opposing internal electrodes 13 and 12
The side close to the external electrodes 14 and 15 where they conduct, respectively.
The external electrodes 14 and 15 face each other
A multilayer ceramic capacitor characterized by being opposed in the same direction as the direction .
【０００８】[0008]
【作用】本考案による積層セラミックコンデンサでは、
誘電体セラミック素体１１の中で対向する少なくとも一
対以上の内部電極１２、１３が、対向する他方の内部電
極１３、１２よりそれぞれそれらが導通する外部電極１
４、１５に近い側にあって、誘電体セラミック素体の両
端でに設けられた外部電極が対向している方向と同じ方
向に内部電極を対向させたため、一方側の内部電極が他
方側の外部電極と近接し、対向することがない。このた
め、内部電極と外部電極との間に浮遊静電容量が取得さ
れず、内部電極の対向によってのみ静電容量が取得され
る。従って、外部電極の塗布精度にばらつきがあって
も、それが静電容量値に殆ど影響を与えない。[Function] In the multilayer ceramic capacitor according to the present invention,
At least one of the opposing dielectric ceramic bodies 11
The pair of internal electrodes 12 and 13 is connected to the other opposing internal electrode.
External electrodes 1 through which they conduct from poles 13 and 12, respectively
On the side close to 4 and 15, the internal electrodes were opposed in the same direction as the external electrodes provided at both ends of the dielectric ceramic body, so that one internal electrode was It is close to the external electrode and does not face it. Therefore, the floating capacitance is not obtained between the internal electrode and the external electrode, and the capacitance is obtained only by facing the internal electrode. Therefore, even if the coating accuracy of the external electrode varies, it hardly affects the capacitance value.
【０００９】[0009]
【実施例】 次に、図面を参照しながら、本考案の実施例
について具体的かつ詳細に説明する。図１に示すよう
に、誘電体セラミックシートを積層し、焼成してなる誘
電体セラミック素体１１の両端に、外部電極１４、１５
が形成されるが、この外部電極１４、１５が設けられた
セラミック素体１１の端面１１が互いに向いあう方向と
ほぼ同じ方向、つまり図１において斜め左右の方向に対
向するよう、一対の内部電極１２、１３が形成されてい
る。この内部電極１２、１３は、各々導体１６、１７を
介して外部電極１４、１５に接続されている。そして、
これらの内部電極１２、１３は、対向する他方の内部電
極１３、１２よりそれぞれそれらが導通する外部電極１
４、１５に近い側にある。 BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a block diagram showing an embodiment of the present invention; As shown in FIG. 1, external electrodes 14 and 15 are provided on both ends of a dielectric ceramic body 11 obtained by laminating and firing dielectric ceramic sheets.
A pair of internal electrodes are formed so that the end faces 11 of the ceramic body 11 provided with the external electrodes 14 and 15 are substantially in the same direction as the direction in which they face each other, that is, obliquely to the left and right in FIG. 12 and 13 are formed. The internal electrodes 12 and 13 are connected to external electrodes 14 and 15 via conductors 16 and 17, respectively. And
These internal electrodes 12 and 13 are connected to the other opposing internal electrodes.
External electrodes 1 through which they conduct from poles 13 and 12, respectively
It is on the side near 4,15.
【００１０】この図面に示すように、一方の内部電極１
２または１３は、他方側の外部電極１５または１４と離
れている。また、各々の内部導体１２、１３と近接する
外部導体１４、１５は、電気的に各々互いに等電位であ
り、そこに静電容量が発生しない。従って、この積層セ
ラミックコンデンサの静電容量は、専ら内部電極１２、
１３の対向によってのみ取得できる。このため、内部電
極１２、１３の対向面積、対向距離及び誘電体セラミッ
ク素体１１の誘電率を正確に設定することで、正確な静
電容量が得られる。As shown in this drawing, one internal electrode 1
2 or 13 is apart from external electrode 15 or 14 on the other side. Further, the outer conductors 14, 15 adjacent to the respective inner conductors 12, 13 are electrically equipotential with each other, and no capacitance is generated there. Therefore, the capacitance of this multilayer ceramic capacitor is limited to the internal electrode 12,
13 can be obtained only by facing. Therefore, an accurate capacitance can be obtained by accurately setting the facing area and facing distance of the internal electrodes 12 and 13 and the permittivity of the dielectric ceramic body 11.
【００１１】図３は、このような積層セラミックコンデ
ンサを製造するときのグリーンシートの積層方法の例を
示している。すなわち、スルーホール３６、３５を穿孔
したグリーンシート３２、３３に各々内部電極用の導体
パターン３４、３７を印刷すると共に、これら導体パタ
ーン３４、３７に各々導通するようにスルーホール３
６、３５に導体を充填する。これらのグリーンシート３
２、３３を、前記内部電極用の導体パターン３４、３７
が互いに向い合うように配置し、これらの間に適当な枚
数のスルーホールや導体パターンの無いグリーンシート
を置いて、これらグリーンシート３１、３２、３３を積
層し、圧着する。積層したグリーンシートを、各内部電
極３４、３７毎に裁断し、焼成した後、前記スルーホー
ル３６、３５に充填された導体が露出する積層体の端面
に導電ペーストを塗布し、これを焼き付けて、外部電極
を形成する。これにより、図１のような積層セラミック
コンデンサが得られる。FIG. 3 shows an example of a method of laminating green sheets when manufacturing such a multilayer ceramic capacitor. That is, the conductor patterns 34 and 37 for the internal electrodes are printed on the green sheets 32 and 33 having the through holes 36 and 35, respectively, and the through holes 3 and 37 are connected to the conductor patterns 34 and 37, respectively.
6, 35 are filled with a conductor. These green sheets 3
2, 33 are used as the conductor patterns 34, 37 for the internal electrodes.
Are arranged so as to face each other, an appropriate number of green sheets without through holes or conductor patterns are placed between them, and these green sheets 31, 32, and 33 are laminated and pressed. After cutting and firing the laminated green sheet for each of the internal electrodes 34 and 37, a conductive paste is applied to the end face of the laminate where the conductor filled in the through holes 36 and 35 is exposed, and the paste is baked. Then, external electrodes are formed. Thus, a multilayer ceramic capacitor as shown in FIG. 1 is obtained.
【００１２】このように、内部電極１２、１３は、グリ
ーンシート３１、３２、３３の積層方向に対向される。
従って、内部電極用の導体パターン３４、３７を有する
グリーンシート３２、３３の間に何枚のグリーンシート
３１を積層するかで、内部電極１２、１３の対向距離が
変わる。なお、前記のようなグリーンシート３１の積層
体を裁断する際に、シートの主面に対して正確に垂直に
切断されず、積層体の端面が斜めになることがある。そ
うすると、積層セラミックコンデンサのセラミック素体
１１は、正確な立方体にならず、外部電極１４、１５を
設ける端面が斜めになることがある。この場合でも、内
部電極１２、１３は、外部電極１４、１５を設けたセラ
ミック素体１１の端面が向い合う方向と実質的に同じ方
向に対向していればよい。As described above, the internal electrodes 12 and 13 face each other in the laminating direction of the green sheets 31, 32 and 33.
Therefore, the facing distance between the internal electrodes 12 and 13 changes depending on how many green sheets 31 are stacked between the green sheets 32 and 33 having the conductor patterns 34 and 37 for the internal electrodes. When cutting the laminate of the green sheets 31 as described above, the end faces of the laminate may not be cut perpendicularly to the main surface of the sheet, but may be inclined. Then, the ceramic body 11 of the multilayer ceramic capacitor may not be an accurate cube, and the end face on which the external electrodes 14 and 15 are provided may be inclined. Even in this case, the internal electrodes 12 and 13 only need to face in substantially the same direction as the direction in which the end faces of the ceramic body 11 provided with the external electrodes 14 and 15 face.
【００１３】次に、図２の実施例では、内部電極１２、
１３と平行に導出導体１８、１９を設け、これら導体１
８、１９と導体１６、１７とを介して内部電極１２、１
３を外部電極１４、１５に接続している。その他の構成
は、図１の実施例と同じである。この実施例のような積
層セラミックコンデンサでは、導出導体１８、１９と外
部電極１４、１５との接続が面接続となるため、内部電
極１２、１３と外部電極１４、１５の接続抵抗が低く、
図１のものに比べて等価直列抵抗（ＥＳＲ）が小さくな
る。また、導出導体１８、１９が互いに対向する内部電
極としての機能を有するため、図１のものに比べて比較
的大きな静電容量が取得出来る。Next, in the embodiment shown in FIG.
13 and lead conductors 18 and 19 are provided in parallel with each other.
8, 19 and the internal electrodes 12, 1 via conductors 16, 17, respectively.
3 is connected to external electrodes 14 and 15. Other configurations are the same as the embodiment of FIG. In the multilayer ceramic capacitor as in this embodiment, the connection between the lead-out conductors 18, 19 and the external electrodes 14, 15 is a surface connection, so that the connection resistance between the internal electrodes 12, 13 and the external electrodes 14, 15 is low,
The equivalent series resistance (ESR) is smaller than that of FIG. In addition, since the lead-out conductors 18 and 19 have a function as internal electrodes facing each other, a relatively large capacitance can be obtained as compared with that of FIG.
【００１４】次に本考案のより具体的な実施例について
説明する。 （実施例１） 誘電体セラミック原料と有機バインダーを混合してスラ
リーを形成し、該スラリーを例えば、ポリエチレンテレ
フタレートのベースフィルムに長尺に塗布し、乾燥し、
グリーンシートを形成した。このグリーンシートをベー
スフィルムから剥離した後、縦横寸法１００ｍｍ角の方
形に切断し、厚さ３０μｍの複数枚のグリーンシートを
用意した。これらのグリーンシートに縦横にスルホール
を複数形成すると共に、これらのスルホールの位置に合
わせて内部電極用の導体パターンをスクリーン印刷する
と共に、スルーホールに導電ペーストを充填した。Next, a more specific embodiment of the present invention will be described. (Example 1) A slurry was formed by mixing a dielectric ceramic raw material and an organic binder, and the slurry was applied to a base film of, for example, polyethylene terephthalate in a long length and dried.
A green sheet was formed. After peeling the green sheet from the base film, the green sheet was cut into a square having a length and width of 100 mm square to prepare a plurality of green sheets having a thickness of 30 μm. A plurality of through holes were formed vertically and horizontally on these green sheets, a conductor pattern for an internal electrode was screen-printed in accordance with the positions of the through holes, and the through holes were filled with a conductive paste.
【００１５】これらのグリーンシートを、前記導体パタ
ーンが互いに向かい合うようにして配置し、その間に何
も印刷されてないグリーンシートを挟んで重ね合わせ、
圧着する。その後、各導体パターン毎に所定の寸法に切
断してチップ素体とし、これを焼成した。さらに、前記
スルーホールに充填された導体が露出する積層体の端面
にＡｇペーストを塗布し、これを焼付けて、外部電極を
形成し、この外部電極上に半田メッキ処理を施して図１
に示すような積層セラミックコンデンサを構成した。These green sheets are arranged so that the conductor patterns face each other, and are overlapped with a green sheet having nothing printed therebetween.
Crimp. Thereafter, each conductor pattern was cut into a predetermined size to obtain a chip body, which was fired. Further, an Ag paste was applied to the end face of the laminate in which the conductor filled in the through hole was exposed, and this was baked to form an external electrode.
A multilayer ceramic capacitor as shown in FIG.
【００１６】こうして製造された積層セラミックコンデ
ンサを無作為に５０個選択し、測定機（ＹＨＰ製 ４２
７４Ａ、測定周波数１ＭＨｚ）を用いて、その静電容量
を測定した。その結果、平均静電容量は、８．４９ｐ
Ｆ、その最大値と最小値の差は０．４５ｐＦであった。The 50 multilayer ceramic capacitors manufactured as described above were randomly selected, and a measuring machine (YHP 42
74A, measurement frequency 1 MHz). As a result, the average capacitance is 8.49p
F, the difference between the maximum and minimum values was 0.45 pF.
【００１７】（実施例２） 内部電極１２、１３を外部電極１４、１５とを接続する
導体１８、１９が内部電極１２、１３と平行に形成され
た図２に示された積層セラミックコンデンサを、前記と
同様にして製造した。これらの積層セラミックコンデン
サについて、前記実施例１と同様にして静電容量を測定
した結果、その平均静電容量は、１２．７０ｐＦ、その
最大値と最小値の差は０．５５ｐＦであった。(Embodiment 2) The multilayer ceramic capacitor shown in FIG. 2 in which the conductors 18 and 19 connecting the internal electrodes 12 and 13 to the external electrodes 14 and 15 are formed in parallel with the internal electrodes 12 and 13, It was manufactured in the same manner as described above. As a result of measuring the capacitance of these multilayer ceramic capacitors in the same manner as in Example 1, the average capacitance was 12.70 pF, and the difference between the maximum value and the minimum value was 0.55 pF.
【００１８】[0018]
【考案の効果】以上説明した通り、本考案によれば、内
部電極と外部電極との間に浮遊容量を発生させないの
で、外部電極の寸法に多少のばらつきがあっても、正確
な静電容量の取得が可能となる。特に微小容量のコンデ
ンサにおいて、取得静電容量のばらつきを少なくし、静
電容量値の精度を向上させる効果が得られる。As described above, according to the present invention, no stray capacitance is generated between the internal electrode and the external electrode, so that even if there is some variation in the dimensions of the external electrode, an accurate capacitance can be obtained. Can be obtained. In particular, in a capacitor having a very small capacitance, the effect of reducing the variation in the acquired capacitance and improving the accuracy of the capacitance value can be obtained.
【図１】本考案の実施例を示す積層セラミックコンデン
サの縦断斜視図である。FIG. 1 is a vertical perspective view of a multilayer ceramic capacitor showing an embodiment of the present invention.
【図２】本考案の他の実施例を示す積層セラミックコン
デンサの縦断斜視図である。FIG. 2 is a vertical perspective view of a multilayer ceramic capacitor showing another embodiment of the present invention.
【図３】本考案による積層セラミックコンデンサの製造
方法を示すグリーンシートの積層概念斜視図である。FIG. 3 is a schematic perspective view illustrating a method of manufacturing a multilayer ceramic capacitor according to the present invention;
【図４】従来例を示す積層セラミックコンデンサの縦断
斜視図である。 １１ 誘電体セラミック素体 １２ 内部電極 １３ 内部電極 １４ 外部電極 １５ 外部電極FIG. 4 is a vertical perspective view of a multilayer ceramic capacitor showing a conventional example. 11 dielectric ceramic body 12 internal electrode 13 internal electrode 14 external electrode 15 external electrode
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭56−124224（ＪＰ，Ａ) 実開 昭55−169839（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01G 4/12 352 H01G 4/30 301──────────────────────────────────────────────────続 き Continuation of the front page (56) References JP-A-56-124224 (JP, A) JP-A-55-169839 (JP, U) (58) Fields investigated (Int. Cl. 6 , DB name) H01G 4/12 352 H01G 4/30 301
Claims (1)
向する内部電極（１２）、（１３）と、誘電体セラミッ
ク素体（１１）の端面に形成され、前記内部電極（１
２）、（１３）と各々導通する外部電極（１４）、（１
５）とを有する積層セラミックコンデンサにおいて、誘
電体セラミック素体（１１）の中で対向する少なくとも
一対以上の内部電極（１２）、（１３）が、対向する他
方の内部電極（１３）、（１２）よりそれぞれそれらが
導通する外部電極（１４）、（１５）に近い側にあっ
て、それら外部電極（１４）、（１５）が互いに向い合
う方向とほぼ同じ方向に対向していることを特徴とする
積層セラミックコンデンサ。An internal electrode is formed on an end face of a dielectric ceramic body, the internal electrodes being opposed to each other in the dielectric ceramic body.
External electrodes (14), (1) electrically connected to (2) and (13), respectively.
5) In the multilayer ceramic capacitor having, induction
At least the opposing ceramic body (11)
At least one pair of internal electrodes (12) and (13)
Of the internal electrodes (13) and (12)
On the side near the conducting external electrodes (14) and (15)
And the external electrodes (14) and (15) face each other.
A multilayer ceramic capacitor characterized in that it faces in substantially the same direction as the direction of movement .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1991064644U JP2575909Y2 (en) | 1991-07-20 | 1991-07-20 | Multilayer ceramic capacitors |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1991064644U JP2575909Y2 (en) | 1991-07-20 | 1991-07-20 | Multilayer ceramic capacitors |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0511426U JPH0511426U (en) | 1993-02-12 |
| JP2575909Y2 true JP2575909Y2 (en) | 1998-07-02 |
Family
ID=13264176
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1991064644U Expired - Lifetime JP2575909Y2 (en) | 1991-07-20 | 1991-07-20 | Multilayer ceramic capacitors |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2575909Y2 (en) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5469843A (en) * | 1977-11-15 | 1979-06-05 | Nippon Kokan Kk <Nkk> | Electrode control system for arc furnace |
| JPS56124224A (en) * | 1980-03-05 | 1981-09-29 | Tdk Electronics Co Ltd | Laminated condenser and condenser assembly |
-
1991
- 1991-07-20 JP JP1991064644U patent/JP2575909Y2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0511426U (en) | 1993-02-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3740624A (en) | Monolithic capacitor having corner internal electrode terminations | |
| JPS6246054B2 (en) | ||
| EP0380639A4 (en) | High dielectric constant flexible sheet material | |
| US4931901A (en) | Method for adjusting capacitor at manufacture and product | |
| JPH0613259A (en) | Multilayered ceramic capacitor and its manufacture | |
| JPS61288498A (en) | Electronic component-built-in multilayer ceramic substrate | |
| JP3264037B2 (en) | Capacitor array | |
| JPS5924535B2 (en) | Laminated composite parts | |
| JPS6235257B2 (en) | ||
| JP2575909Y2 (en) | Multilayer ceramic capacitors | |
| JP2000150289A (en) | Layered ceramic capacitor | |
| JPH07142285A (en) | Multilayered ceramic capacitor and its manufacture | |
| JPH0115159Y2 (en) | ||
| JPH05283284A (en) | Chip-shaped filter for noise counter measures and its manufacture | |
| JPS637016B2 (en) | ||
| JP2001345661A (en) | High frequency circuit board | |
| JPH0440265Y2 (en) | ||
| JPS6031242Y2 (en) | LC composite parts | |
| JPH07240339A (en) | Laminated ceramic capacitor | |
| JPH05175071A (en) | Laminated ceramic capacitor | |
| JPS6028113Y2 (en) | Composite parts that can be trimmed | |
| KR20130030548A (en) | Multilayer ceramic electronic component | |
| JPH0338812A (en) | Laminated capacitor | |
| JP2766085B2 (en) | Manufacturing method of laminate | |
| JPS6017895Y2 (en) | LC composite parts |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980303 |