JP2574798B2 - トランジスタ回路 - Google Patents
トランジスタ回路Info
- Publication number
- JP2574798B2 JP2574798B2 JP62151115A JP15111587A JP2574798B2 JP 2574798 B2 JP2574798 B2 JP 2574798B2 JP 62151115 A JP62151115 A JP 62151115A JP 15111587 A JP15111587 A JP 15111587A JP 2574798 B2 JP2574798 B2 JP 2574798B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- resistor
- circuit
- voltage
- present
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/16—Modifications for eliminating interference voltages or currents
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
- H03K19/0033—Radiation hardening
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/082—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using bipolar transistors
- H03K19/086—Emitter coupled logic
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Power Engineering (AREA)
- Logic Circuits (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、トランジスタ回路に係わり、特に半導体な
どのパツケージ材料中に含まれる微量の放射性物質から
放射されるα線などによつて誤動作が生じないように改
良したトランジスタ回路に関する。
どのパツケージ材料中に含まれる微量の放射性物質から
放射されるα線などによつて誤動作が生じないように改
良したトランジスタ回路に関する。
従来、トランジスタによつて構成される回路には、第
６図に示すような構成がしばしば現われる。つまり、接
地電位と電源電圧VEEの間に、回路15,16,トランジスタ1
3が存在し、トランジスタ13にはバイアスVB1が与えら
れ、ある所望の電圧VOUTを得るような構成である。具体
的な例を示すと、第７図では定電流回路が実現されてい
る。つまり、トランジスタ13,13Aと抵抗21,24が定電流
回路で、エミツタフオロワ22を通して定電圧VOUTが得ら
れる。第６図と対応させると抵抗21が回路15に相当す
る。
６図に示すような構成がしばしば現われる。つまり、接
地電位と電源電圧VEEの間に、回路15,16,トランジスタ1
3が存在し、トランジスタ13にはバイアスVB1が与えら
れ、ある所望の電圧VOUTを得るような構成である。具体
的な例を示すと、第７図では定電流回路が実現されてい
る。つまり、トランジスタ13,13Aと抵抗21,24が定電流
回路で、エミツタフオロワ22を通して定電圧VOUTが得ら
れる。第６図と対応させると抵抗21が回路15に相当す
る。
上記従来技術は、外部からの雑音、特にα線による影
響が考慮されていない。第６図において、α線がトラン
ジスタ13に入射すると、電圧VOUTに重要な影響が生じ
る。特開昭61−169015に記載されているように、α線が
トランジスタ13に入ると、ノイズ電流がそのコレクタか
ら集積回路の基板（図示せず）に流れるため、特に回路
15のインピーダンスが大きいときには、電圧VOUTが設定
値から一時的に大きく引き下げられてしまう。このノイ
ズによつて。電圧VOUTを用いる回路が誤動作を起こす。
第７図では、ノイズ電流が抵抗21とトランジスタ13のコ
レクタから基板に流れる。この結果、トランジスタ22の
ベースの電位が下がり、さらに電圧VOUTが下がる。
響が考慮されていない。第６図において、α線がトラン
ジスタ13に入射すると、電圧VOUTに重要な影響が生じ
る。特開昭61−169015に記載されているように、α線が
トランジスタ13に入ると、ノイズ電流がそのコレクタか
ら集積回路の基板（図示せず）に流れるため、特に回路
15のインピーダンスが大きいときには、電圧VOUTが設定
値から一時的に大きく引き下げられてしまう。このノイ
ズによつて。電圧VOUTを用いる回路が誤動作を起こす。
第７図では、ノイズ電流が抵抗21とトランジスタ13のコ
レクタから基板に流れる。この結果、トランジスタ22の
ベースの電位が下がり、さらに電圧VOUTが下がる。
本発明の目的は、上記のα線による影響を除去し、誤
動作を起こさない回路を提供することにある。
動作を起こさない回路を提供することにある。
上記目的は、必要としている電圧を発生しているトラ
ンジスタのコレクタに、トランジスタと抵抗よりなるク
ランプ回路を付加することで達成される。
ンジスタのコレクタに、トランジスタと抵抗よりなるク
ランプ回路を付加することで達成される。
クランプ回路は、α線によるノイズ電流が発生して、
対象の所望の電圧が引き下げられようとするとき、その
電流がクランプ回路を流れる。これによつてその対象と
なる電圧の変化を阻止することで、上記問題が解決され
る。
対象の所望の電圧が引き下げられようとするとき、その
電流がクランプ回路を流れる。これによつてその対象と
なる電圧の変化を阻止することで、上記問題が解決され
る。
以下、本発明の一実施例を図面を参照しながら説明す
る。
る。
第１図は、第６図の回路構成に対して本発明を実施し
たものである。トランジスタ11と抵抗12が付加されて本
発明が構成される。正常な動作中では、電圧VOUTは回路
15によつてきまるため、抵抗12があつても本来の動作に
は影響はない。また、トランジスタ11は、電流がほとん
ど流れないようにバイアスVB2が設定される。
たものである。トランジスタ11と抵抗12が付加されて本
発明が構成される。正常な動作中では、電圧VOUTは回路
15によつてきまるため、抵抗12があつても本来の動作に
は影響はない。また、トランジスタ11は、電流がほとん
ど流れないようにバイアスVB2が設定される。
α線がトランジスタ13のコレクタに入ると、回路15と
抵抗12からトランジスタ13のコレクタを通つて基板にノ
イズ電流が流れる。その結果、抵抗12の両端に電圧降下
が生じ、トランジスタ11に電流が流れるようになる。回
路15のインピーダスンに比較し抵抗12の値を大きくとれ
ば、抵抗12の下端の電位が変化してトランジスタ11が導
通しても抵抗12の上端の電位、つまりVOUTの変化は非常
に小さくすることができる。
抵抗12からトランジスタ13のコレクタを通つて基板にノ
イズ電流が流れる。その結果、抵抗12の両端に電圧降下
が生じ、トランジスタ11に電流が流れるようになる。回
路15のインピーダスンに比較し抵抗12の値を大きくとれ
ば、抵抗12の下端の電位が変化してトランジスタ11が導
通しても抵抗12の上端の電位、つまりVOUTの変化は非常
に小さくすることができる。
第２図は、より具体的な回路について本発明の実施例
を示したものである。第７図においてα線の影響を受け
るのはトランジスタ13と13Aである。トランジスタ13に
対してはトランジスタ11と抵抗12が、トランジスタ13A
に対してはトランジスタ11Aと抵抗12Aが本発明を構成す
る。α線がトランジスタ13または13Aに入射しても第１
図と同様にVOUTの変化は非常に小さくすることができ
る。
を示したものである。第７図においてα線の影響を受け
るのはトランジスタ13と13Aである。トランジスタ13に
対してはトランジスタ11と抵抗12が、トランジスタ13A
に対してはトランジスタ11Aと抵抗12Aが本発明を構成す
る。α線がトランジスタ13または13Aに入射しても第１
図と同様にVOUTの変化は非常に小さくすることができ
る。
第３図は、エミツタフオロワ回路で構成されるレベル
シフト回路に本発明を適用した場合を示している。本来
レベルシフトは、トランジスタ31と抵抗32によつて、V
INに対しVOUTが得られる。つまり、トランジスタ31のベ
ースとエミツタ間の電圧はほぼ一定であり、また抵抗32
の電圧降下もトランジスタ13による定電流のため一定と
なり、レベルシフト回路が実現される。しかしながら、
トランジスタ13がα線に対し弱いため、本発明によつ
て、トランジスタ11と抵抗12が付加される。この結果、
第1,2図と同様にトランジスタ13へのα線の入射によつ
てもVOUTはほとんど影響を受けないようにすることがで
きる。
シフト回路に本発明を適用した場合を示している。本来
レベルシフトは、トランジスタ31と抵抗32によつて、V
INに対しVOUTが得られる。つまり、トランジスタ31のベ
ースとエミツタ間の電圧はほぼ一定であり、また抵抗32
の電圧降下もトランジスタ13による定電流のため一定と
なり、レベルシフト回路が実現される。しかしながら、
トランジスタ13がα線に対し弱いため、本発明によつ
て、トランジスタ11と抵抗12が付加される。この結果、
第1,2図と同様にトランジスタ13へのα線の入射によつ
てもVOUTはほとんど影響を受けないようにすることがで
きる。
第４図に本発明の他の実施例を示す。これは特開昭60
−91721に記載されている論理回路に本発明を実施した
例である。この論理回路の動作は、トランジスタ42のベ
ースに与えられる電圧と入力信号VINを比較することに
よりORまたはNORの論理出力を得るようになっている。
トランジスタ42のベースの電圧は、トランジスタ41,13
と抵抗43などで構成される帰還回路で与えられる。この
回路でトランジスタ13にα線が入ると、これまで述べた
ようにノイズ電流が流れるため、トランジスタ42のベー
スに与えられる電圧が大きく変化し、論理回路は誤動作
を起こす。しかし、本発明によりトランジスタ11と抵抗
12を付加することにより、第１図乃至第３図と全く同様
の動作でα線の影響をほとんど回避できる。ただし、本
実施例ではトランジスタ11のベース電圧は、これまでの
実施例とは異なり、バイアスVB2を与えるのではなくト
ランジスタ41のエミツタに接続しその電圧を与えてい
る。これは、クランプすべきトランジスタ42のベースの
電位が論理動作によつて変化するため、VB2を固定の電
圧とすることができないためである。しかし、抵抗43に
流れる電流は定電流であるため、抵抗43の両端の電位差
をクランプすることができる。
−91721に記載されている論理回路に本発明を実施した
例である。この論理回路の動作は、トランジスタ42のベ
ースに与えられる電圧と入力信号VINを比較することに
よりORまたはNORの論理出力を得るようになっている。
トランジスタ42のベースの電圧は、トランジスタ41,13
と抵抗43などで構成される帰還回路で与えられる。この
回路でトランジスタ13にα線が入ると、これまで述べた
ようにノイズ電流が流れるため、トランジスタ42のベー
スに与えられる電圧が大きく変化し、論理回路は誤動作
を起こす。しかし、本発明によりトランジスタ11と抵抗
12を付加することにより、第１図乃至第３図と全く同様
の動作でα線の影響をほとんど回避できる。ただし、本
実施例ではトランジスタ11のベース電圧は、これまでの
実施例とは異なり、バイアスVB2を与えるのではなくト
ランジスタ41のエミツタに接続しその電圧を与えてい
る。これは、クランプすべきトランジスタ42のベースの
電位が論理動作によつて変化するため、VB2を固定の電
圧とすることができないためである。しかし、抵抗43に
流れる電流は定電流であるため、抵抗43の両端の電位差
をクランプすることができる。
第５図に本発明のさらに他の実施例を示す。第４図と
比較し、抵抗12Bが付加されている。第４図においてα
線による過渡的なノイズ電流が流れるのは、コンデンサ
44から抵抗12を通つてであるが、本来クランプしたいノ
ードは抵抗43と12の接続点ではなく、トランジスタ42の
ベースであるため、第５図のようにしてもよい。
比較し、抵抗12Bが付加されている。第４図においてα
線による過渡的なノイズ電流が流れるのは、コンデンサ
44から抵抗12を通つてであるが、本来クランプしたいノ
ードは抵抗43と12の接続点ではなく、トランジスタ42の
ベースであるため、第５図のようにしてもよい。
これまでの例では、トランジスタのベース，エミツタ
間でクランプすることを考えてきたが、明らかにダイオ
ードのアノードとカソードで置き換えることもできる。
間でクランプすることを考えてきたが、明らかにダイオ
ードのアノードとカソードで置き換えることもできる。
以上説明したように本発明によれば、α線による影響
を極めて少なくすることのできるトランジスタ回路を構
成できる。
を極めて少なくすることのできるトランジスタ回路を構
成できる。
第１図は本発明の基本構成図、第２図乃至第５図はそれ
ぞれ本発明の実施例を示す図、第６図及び第７図は従来
の回路図である。 VIN……入力電圧、VOUT……出力電圧、VB1,VB2……バイ
アス電圧、11,11A……トランジスタ、12,12A,12B……抵
抗。
ぞれ本発明の実施例を示す図、第６図及び第７図は従来
の回路図である。 VIN……入力電圧、VOUT……出力電圧、VB1,VB2……バイ
アス電圧、11,11A……トランジスタ、12,12A,12B……抵
抗。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 小林 徹 青梅市今井2326番地 株式会社日立製作 所コンピュータ事業部デバイス開発セン タ内
Claims (2)
- 【請求項１】第１のバイアスによつて決定される電流を
流す第１のトランジスタと、該第１のトランジスタのコ
レクタに接続された抵抗と、該第１のトランジスタと該
抵抗の接続点に接続されたクランプ回路により構成さ
れ、該抵抗の、該第１のトランジスタとの接続点とは反
対側の端子より所望の電圧を得るようにしたことを特徴
とするトランジスタ回路。 - 【請求項２】上記クランプ回路が第２のトランジスタで
構成され、該第２のトランジスタのエミツタが、上記第
１のトランジスタと抵抗の接続点に接続されることを特
徴とする特許請求の範囲第１項記載のトランジスタ回
路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62151115A JP2574798B2 (ja) | 1987-06-19 | 1987-06-19 | トランジスタ回路 |
| US07/208,118 US4942320A (en) | 1987-06-19 | 1988-06-17 | Transistor circuit with improved α ray resistant properties |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62151115A JP2574798B2 (ja) | 1987-06-19 | 1987-06-19 | トランジスタ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63316517A JPS63316517A (ja) | 1988-12-23 |
| JP2574798B2 true JP2574798B2 (ja) | 1997-01-22 |
Family
ID=15511685
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62151115A Expired - Fee Related JP2574798B2 (ja) | 1987-06-19 | 1987-06-19 | トランジスタ回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4942320A (ja) |
| JP (1) | JP2574798B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6433611B1 (en) | 2000-03-24 | 2002-08-13 | Sige Microsystems Inc. | Voltage level shifting circuit |
| CN111988029B (zh) * | 2020-08-24 | 2023-05-26 | 电子科技大学 | 一种高速高精度的电平位移电路 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4536665A (en) * | 1982-12-27 | 1985-08-20 | The Grass Valley Group, Inc. | Circuit for converting two balanced ECL level signals into an inverted TTL level signal |
| JPS60169216A (ja) * | 1984-02-13 | 1985-09-02 | Fujitsu Ltd | フリツプ・フロツプ回路 |
| JPH0787348B2 (ja) * | 1986-07-31 | 1995-09-20 | 三菱電機株式会社 | 半導体集積回路装置 |
| US4792706A (en) * | 1986-12-16 | 1988-12-20 | Texas Instruments Incorporated | ECL gates using diode-clamped loads and Schottky clamped reference bias |
| US4771191A (en) * | 1987-02-03 | 1988-09-13 | Julio Estrada | TTL to ECL translator |
| US4791325A (en) * | 1987-12-21 | 1988-12-13 | Motorola, Inc. | Class B clamp circuit |
-
1987
- 1987-06-19 JP JP62151115A patent/JP2574798B2/ja not_active Expired - Fee Related
-
1988
- 1988-06-17 US US07/208,118 patent/US4942320A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63316517A (ja) | 1988-12-23 |
| US4942320A (en) | 1990-07-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3080830B2 (ja) | 半導体集積回路 | |
| US3760200A (en) | Semiconductor integrated circuit | |
| JPH025453A (ja) | Ｍｉｓ容量の接続方法 | |
| JPS60225214A (ja) | 電流源 | |
| JP2574798B2 (ja) | トランジスタ回路 | |
| JPS6010815A (ja) | 論理回路 | |
| JP2760017B2 (ja) | 論理回路 | |
| JPH0659028B2 (ja) | 論理回路 | |
| EP0366294A2 (en) | TTL-ECL level converting circuit | |
| JPH0348522A (ja) | 光受信回路 | |
| JP2902277B2 (ja) | エミッタホロワ出力電流制限回路 | |
| JP2846330B2 (ja) | リセット回路 | |
| JP2908149B2 (ja) | 演算増幅器 | |
| JP2716159B2 (ja) | 過電圧保護回路 | |
| JPS61117613A (ja) | 電流制限付定電圧電源回路 | |
| JPH07147532A (ja) | 負サージクランプ回路 | |
| JPH0218772B2 (ja) | ||
| JPS6315526A (ja) | ドツト化回路 | |
| JPS59138123A (ja) | 半導体集積回路装置 | |
| JPH0834415B2 (ja) | コンパレ−タ回路 | |
| JPH061866B2 (ja) | 増幅回路 | |
| JPS6142706A (ja) | 磁気記憶装置の書込読出回路 | |
| JPH0389704A (ja) | 光集積回路 | |
| JPS62151020A (ja) | 論理回路 | |
| JPS595748A (ja) | 半導体集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |