JP2573972B2 - パターン整合装置 - Google Patents
パターン整合装置Info
- Publication number
- JP2573972B2 JP2573972B2 JP62319776A JP31977687A JP2573972B2 JP 2573972 B2 JP2573972 B2 JP 2573972B2 JP 62319776 A JP62319776 A JP 62319776A JP 31977687 A JP31977687 A JP 31977687A JP 2573972 B2 JP2573972 B2 JP 2573972B2
- Authority
- JP
- Japan
- Prior art keywords
- pixel data
- image
- pattern
- matching
- target
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Image Analysis (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はパターン整合装置に関し、特にIC等の組立製
造装置などに使用される位置認識用のパターン整合装置
に関するものである。
造装置などに使用される位置認識用のパターン整合装置
に関するものである。
従来、このパターン整合の１つの手法に差の絶対値法
（SSDA法）が提案されている。
（SSDA法）が提案されている。
この差の絶対値法として第４図に示す様なものが知ら
れている。即ち、基準パターンP0（例えば、図形Ｔ）の
画像を64ビット×64ビット構成のテンプレートメモリー
１に「１」または「０」の２値画素データで記憶し、他
方、対象パターンP1を含む対象画像は256ビット×256ビ
ット構成の画像メモリー２に「１」または「０」の２値
画素データで記憶する。
れている。即ち、基準パターンP0（例えば、図形Ｔ）の
画像を64ビット×64ビット構成のテンプレートメモリー
１に「１」または「０」の２値画素データで記憶し、他
方、対象パターンP1を含む対象画像は256ビット×256ビ
ット構成の画像メモリー２に「１」または「０」の２値
画素データで記憶する。
この状態で、対象画像中のどの位置に基準パターンに
対応する対象パターンが存在するかを認識する位置認識
が以下の如く行われる。即ち、まず画像メモリー２の左
上端画像2aの64×64個の画素とテンプレートメモリー１
の64×64個の画素に対して各画素毎の整合をとり、この
時の両者の差の絶対値をとる。即ち、この領域2aに基準
パターンP0の画素のマッチングをとり、次に整合動作を
64×64個の画素毎に逐次実行し画像メモリー２の全領域
についての整合動作を行い、その都度差の絶対値をと
り、この絶対値の最小となった位置を認識位置と検出し
ている。
対応する対象パターンが存在するかを認識する位置認識
が以下の如く行われる。即ち、まず画像メモリー２の左
上端画像2aの64×64個の画素とテンプレートメモリー１
の64×64個の画素に対して各画素毎の整合をとり、この
時の両者の差の絶対値をとる。即ち、この領域2aに基準
パターンP0の画素のマッチングをとり、次に整合動作を
64×64個の画素毎に逐次実行し画像メモリー２の全領域
についての整合動作を行い、その都度差の絶対値をと
り、この絶対値の最小となった位置を認識位置と検出し
ている。
しかしながら、上述の如く従来装置は基準パターンと
対象パターンとの整合を２値画素データでのみ行つてい
る。この為、対象パターンP1が基準パターンP0に対して
傾いている場合等には、第５図に示す様に整合動作にお
いて整合データとして整合がとられる範囲は基準パター
ンP0と対象パターンP1の重なった部分Ａ、即ち、基準パ
ターンP0と対象パターンP1の画素一致部分Ａのみであ
り、第４図に示した対象パターンP1では対象パターンP1
の領域が±３゜を越えると正確な位置認識が出来ないこ
という欠点が実験的に指摘されている。
対象パターンとの整合を２値画素データでのみ行つてい
る。この為、対象パターンP1が基準パターンP0に対して
傾いている場合等には、第５図に示す様に整合動作にお
いて整合データとして整合がとられる範囲は基準パター
ンP0と対象パターンP1の重なった部分Ａ、即ち、基準パ
ターンP0と対象パターンP1の画素一致部分Ａのみであ
り、第４図に示した対象パターンP1では対象パターンP1
の領域が±３゜を越えると正確な位置認識が出来ないこ
という欠点が実験的に指摘されている。
また、２値画素データを用いる場合には第６図に示す
様に、対象パターンP1が傾斜している場合には対象パタ
ーンP1の周囲が正確に入力できず位置認識の精度に悪影
響を与えている等の欠点がある。
様に、対象パターンP1が傾斜している場合には対象パタ
ーンP1の周囲が正確に入力できず位置認識の精度に悪影
響を与えている等の欠点がある。
本発明はこの点を改良するもので、対象パターンが傾
斜している場合であっても対象パターンをの位置認識を
正確に行うことができるパターン整合装置を提供するこ
とを目的とする。
斜している場合であっても対象パターンをの位置認識を
正確に行うことができるパターン整合装置を提供するこ
とを目的とする。
本発明は、基準パターンを含む基準画像データと、こ
の基準パターンに対応した対象パターンを含む対象画像
データとを整合し前記対象パターンの前記対象画像内の
位置を認識するパターン整合装置において、前記基準画
像データの階調画素データを記憶するテンプレートメモ
リーと、前記対象画像データの階調画素データを記憶す
る画像メモリーと、前記記憶された前記各画像データの
階調画素データを所定のしきい値を基準値として２値化
した２値画素データまたは前記階調画素データを選択的
に出力する第１の手段と、前記第１の手段の出力が接続
され所定範囲毎に前記基準画像と前記対象画像の各画素
データ整合を行う整合回路と、前記整合回路の整合結果
から前記対象画像に存在する前記対象パターンの位置を
検出する検出部と、前記第１の手段に２値画素データに
よる出力を指示し前記２値画素データによる前記位置を
認識させ、更にこの認識位置に基づいて新たな整合範囲
を設定し、前記第１の手段に階調画素データによる出力
を指示して、前記新たな整合範囲で前記基準画像の前記
基準パターンと前記対象画像の対象パターンとを階調画
素データを用いて整合させるように制御する制御手段と
を備えたことを特徴とする。
の基準パターンに対応した対象パターンを含む対象画像
データとを整合し前記対象パターンの前記対象画像内の
位置を認識するパターン整合装置において、前記基準画
像データの階調画素データを記憶するテンプレートメモ
リーと、前記対象画像データの階調画素データを記憶す
る画像メモリーと、前記記憶された前記各画像データの
階調画素データを所定のしきい値を基準値として２値化
した２値画素データまたは前記階調画素データを選択的
に出力する第１の手段と、前記第１の手段の出力が接続
され所定範囲毎に前記基準画像と前記対象画像の各画素
データ整合を行う整合回路と、前記整合回路の整合結果
から前記対象画像に存在する前記対象パターンの位置を
検出する検出部と、前記第１の手段に２値画素データに
よる出力を指示し前記２値画素データによる前記位置を
認識させ、更にこの認識位置に基づいて新たな整合範囲
を設定し、前記第１の手段に階調画素データによる出力
を指示して、前記新たな整合範囲で前記基準画像の前記
基準パターンと前記対象画像の対象パターンとを階調画
素データを用いて整合させるように制御する制御手段と
を備えたことを特徴とする。
本発明によれば、第１のステップでは制御手段の指令
に基づき、画素データ選択回路において基準パターンデ
ータと対象パターンデータを所定のしきい値を基準値と
して２値化しこの２値画素データを用いて位置認識が行
われ、第２のステップで前記第１のステップの位置認識
結果に基づいて新たな整合範囲を設定し階調画素データ
を用いて更に正確な位置認識を行い、対象パターンが傾
斜している場合でも位置認識を正確に行うことができる
ものである。
に基づき、画素データ選択回路において基準パターンデ
ータと対象パターンデータを所定のしきい値を基準値と
して２値化しこの２値画素データを用いて位置認識が行
われ、第２のステップで前記第１のステップの位置認識
結果に基づいて新たな整合範囲を設定し階調画素データ
を用いて更に正確な位置認識を行い、対象パターンが傾
斜している場合でも位置認識を正確に行うことができる
ものである。
本発明の一実施例を図面に基づいて説明する。第１図
は本発明一実施例の要部回路構成図を示す。第１図で５
はテレビカメラを示し、このテレビカメラ５の出力はA/
D変換回路６（アナログ・デジタル変換回路）に接続さ
れ、このA/D変換回路６の出力は画像メモリー７に接続
されている。この画像メモリーは例えば256×256×８ビ
ットで構成されている。また、第１図中８はテンプレー
トメモリであり、例えば64×64×８ビットで構成されて
いる。この画像メモリー７とテンプレートメモリ８の内
容は画素データ選択回路９に接続されている。この画素
データ選択回路９の出力は整合回路10に接続されて、こ
の整合回路10の出力は検出回路11に接続され、この出力
は認識位置出力回路12に接続されている。この認識位置
出力回路12の出力は制御回路13に接続されている。この
制御回路13の出力は画像メモリー７、テンプレートメモ
リ８、画素データ選択回路９、整合回路10、検出回路11
にそれぞれ接続されている。
は本発明一実施例の要部回路構成図を示す。第１図で５
はテレビカメラを示し、このテレビカメラ５の出力はA/
D変換回路６（アナログ・デジタル変換回路）に接続さ
れ、このA/D変換回路６の出力は画像メモリー７に接続
されている。この画像メモリーは例えば256×256×８ビ
ットで構成されている。また、第１図中８はテンプレー
トメモリであり、例えば64×64×８ビットで構成されて
いる。この画像メモリー７とテンプレートメモリ８の内
容は画素データ選択回路９に接続されている。この画素
データ選択回路９の出力は整合回路10に接続されて、こ
の整合回路10の出力は検出回路11に接続され、この出力
は認識位置出力回路12に接続されている。この認識位置
出力回路12の出力は制御回路13に接続されている。この
制御回路13の出力は画像メモリー７、テンプレートメモ
リ８、画素データ選択回路９、整合回路10、検出回路11
にそれぞれ接続されている。
第２図は本発明一実施例の動作フローを示す。
第３図は本発明一実施例の動作原理の説明図を示す。
このように構成した本実施例の特徴ある動作を説明す
る。
る。
テレビカメラ５からの対象物に対応する画像信号はA/
D変換回路６へ送られる。このA/D変換回路６は該画像信
号をカメラ画面上の走査に同期してデジタル化し、８ビ
ットの階調度ビットを有するデジタル信号として画面メ
モリー７に送る。これにより、前記画像メモリー７には
対象パターンP1を含む対象物の画像（以下、「対象画
像」と言う。）が各画素が８ビットの階調度を有してマ
トリックス状に（256×256）記憶される。また、テンプ
レートメモリー８には基準パターンP0を含む基準物の画
像（以下、「基準画像」と言う。）が同様に各画素が８
ビットの階調度を有して記憶される。
D変換回路６へ送られる。このA/D変換回路６は該画像信
号をカメラ画面上の走査に同期してデジタル化し、８ビ
ットの階調度ビットを有するデジタル信号として画面メ
モリー７に送る。これにより、前記画像メモリー７には
対象パターンP1を含む対象物の画像（以下、「対象画
像」と言う。）が各画素が８ビットの階調度を有してマ
トリックス状に（256×256）記憶される。また、テンプ
レートメモリー８には基準パターンP0を含む基準物の画
像（以下、「基準画像」と言う。）が同様に各画素が８
ビットの階調度を有して記憶される。
この状態で、まず２値画素データによる整合動作が行
われる。即ち、制御回路13は画素データ選択回路９に画
素データの２値化を指示する。これにより、画素データ
選択回路９は前記画像メモリー７及びテンプレートメモ
リー８から読出される内容を所定のしきい値（例えば、
100）を基準値として２値化する。この２値化された２
値画素データにより整合回路10により整合動作が行われ
る。
われる。即ち、制御回路13は画素データ選択回路９に画
素データの２値化を指示する。これにより、画素データ
選択回路９は前記画像メモリー７及びテンプレートメモ
リー８から読出される内容を所定のしきい値（例えば、
100）を基準値として２値化する。この２値化された２
値画素データにより整合回路10により整合動作が行われ
る。
この動作は公知の動作であり第３図および前述の第５
図とを用いて説明する。
図とを用いて説明する。
この整合動作は、前記テンプレートメモリー８に記憶
された基準画像の64×64個の画素と前記画像メモリー７
に記憶された対象画像内の64×64個の画素とを順次整合
させて行う。
された基準画像の64×64個の画素と前記画像メモリー７
に記憶された対象画像内の64×64個の画素とを順次整合
させて行う。
即ち、第３図に示す様に行列（1,1）の点を起点とす
る対象画像内の64×64個の画素P1,1と基準画像とが整合
され、次ぎに行列（1,2）の点を起点とする対象画像内
の64×64個の画素P1,2と基準画像とが整合され、この整
合動作が１列目について順次行われ行列（1,193）の点
を起点とする対象画像内の64×64個の画素P1,193と基準
画像とが整合され１行目が終了すると、２行目について
も行列（2,1）の点を起点とする対象画像内の64×64個
の画素2,1と基準画像とが整合され、同様な整合動作が
行列（193,193）の点を起点とする対象画像内の64×64
個の画素P193,193と基準画像との整合まで順次行われ
る。
る対象画像内の64×64個の画素P1,1と基準画像とが整合
され、次ぎに行列（1,2）の点を起点とする対象画像内
の64×64個の画素P1,2と基準画像とが整合され、この整
合動作が１列目について順次行われ行列（1,193）の点
を起点とする対象画像内の64×64個の画素P1,193と基準
画像とが整合され１行目が終了すると、２行目について
も行列（2,1）の点を起点とする対象画像内の64×64個
の画素2,1と基準画像とが整合され、同様な整合動作が
行列（193,193）の点を起点とする対象画像内の64×64
個の画素P193,193と基準画像との整合まで順次行われ
る。
ここで、この２値画素データを用いた整合動作に於い
ては第５図に示す様に基準パターンと対象パターンとの
画素が不一致の時のみ不一致画素数がカウントされ、第
５図に斜線で示した様な部分は整合データとして使用さ
れ位置認識精度が悪い欠点がある。
ては第５図に示す様に基準パターンと対象パターンとの
画素が不一致の時のみ不一致画素数がカウントされ、第
５図に斜線で示した様な部分は整合データとして使用さ
れ位置認識精度が悪い欠点がある。
上述の整合動作は64×64個の画素の不一致画素数がカ
ウントされ64×64個の画素毎の差の絶対値が上述の整合
動作毎に検出部11で検出され、この検出結果は認識位置
出力回路12に送られる。認識位置出力回路12は入力され
た検出結果の内の最小値の検出結果とこの時の上記起点
となる行列点を検出し、この最小値となつた行列点を認
識位置として制御回路13に出力する（ブロック20）。
ウントされ64×64個の画素毎の差の絶対値が上述の整合
動作毎に検出部11で検出され、この検出結果は認識位置
出力回路12に送られる。認識位置出力回路12は入力され
た検出結果の内の最小値の検出結果とこの時の上記起点
となる行列点を検出し、この最小値となつた行列点を認
識位置として制御回路13に出力する（ブロック20）。
いま、前記認識位置出力回路12から点（A,B）が制御
回路13に出力されたとすれば、制御回路13はこの位置を
２値画素データでの整合動作における認識位置と判断
し、これを中心に以下の本発明の特徴ある整合動作を行
う。
回路13に出力されたとすれば、制御回路13はこの位置を
２値画素データでの整合動作における認識位置と判断
し、これを中心に以下の本発明の特徴ある整合動作を行
う。
即ち、制御回路13は画像メモリー７、画素データ選択
回路９、整合回路10および検出回路11に階調画素データ
整合動作モードを指示し、前記行列点（A,B）を中心と
した階調画素データ整合動作範囲（ｎ×ｍ）、即ち行列
点（Ａ±α,B±β、但し、α＝n/2,β＝m/2）を起点と
する対象画素の64×64個の画素と前記基準画像の64×64
個の画素とを再度階調画素データで整合するように制御
する（ブロック21）。この状態を第３図の下方向に部分
的に例示する。
回路９、整合回路10および検出回路11に階調画素データ
整合動作モードを指示し、前記行列点（A,B）を中心と
した階調画素データ整合動作範囲（ｎ×ｍ）、即ち行列
点（Ａ±α,B±β、但し、α＝n/2,β＝m/2）を起点と
する対象画素の64×64個の画素と前記基準画像の64×64
個の画素とを再度階調画素データで整合するように制御
する（ブロック21）。この状態を第３図の下方向に部分
的に例示する。
この階調画素データを用いた整合動作では、第５図に
斜線で示した部分も整合データとして使用される。即
ち、基準パターンP0を含む基準画像と対象パターンP1を
含む対象画像との画素データは階調画素データの形式で
画素データ選択回路９から整合回路10に送出される。こ
れにより、基準画像と対象画像の64×64個の画素の各々
はその階調度に基づいて比較・演算されるので、第５図
の斜線で示した部分の画素も整合データとして使用さ
れ、２値画素データによる場合より正確な整合動作が行
われる（ブロック22）。この整合動作の結果はその都度
検出部11により検出される（ブロック23）。この検出結
果は認識位置出力回路12にその都度入力され、認識位置
出力回路12は差の絶対値が直前の検出結果より小さい時
は検出結果を書き換え、検出結果が最小となつた起点を
認識位置として制御回路13に出力する（ブロック24〜2
7）。
斜線で示した部分も整合データとして使用される。即
ち、基準パターンP0を含む基準画像と対象パターンP1を
含む対象画像との画素データは階調画素データの形式で
画素データ選択回路９から整合回路10に送出される。こ
れにより、基準画像と対象画像の64×64個の画素の各々
はその階調度に基づいて比較・演算されるので、第５図
の斜線で示した部分の画素も整合データとして使用さ
れ、２値画素データによる場合より正確な整合動作が行
われる（ブロック22）。この整合動作の結果はその都度
検出部11により検出される（ブロック23）。この検出結
果は認識位置出力回路12にその都度入力され、認識位置
出力回路12は差の絶対値が直前の検出結果より小さい時
は検出結果を書き換え、検出結果が最小となつた起点を
認識位置として制御回路13に出力する（ブロック24〜2
7）。
また、階調画素データによる場合は第６図に示す様な
傾斜した対象パターンの周囲がノコギリ状の画素データ
から略直線状に近い正確な画素データが入力される。
傾斜した対象パターンの周囲がノコギリ状の画素データ
から略直線状に近い正確な画素データが入力される。
以上説明したように本発明によれば、第１のステップ
では、制御手段の指令に基づき、画素データ選択回路に
おいて基準パターンデータと対象パターンデータを所定
のしきい値を基準値として２値化しこの２値画素データ
を用いた位置認識が行われ、第２のステップで前記第１
のステップの位置認識結果に基づいて新たな整合範囲を
設定し階調画素データを用いて更に正確な位置認識を行
う様に構成したので、対象パターンが傾斜している場合
でも位置認識を正確に行うことができる優れた効果を有
する。
では、制御手段の指令に基づき、画素データ選択回路に
おいて基準パターンデータと対象パターンデータを所定
のしきい値を基準値として２値化しこの２値画素データ
を用いた位置認識が行われ、第２のステップで前記第１
のステップの位置認識結果に基づいて新たな整合範囲を
設定し階調画素データを用いて更に正確な位置認識を行
う様に構成したので、対象パターンが傾斜している場合
でも位置認識を正確に行うことができる優れた効果を有
する。
第１図は本発明一実施例の要部回路構成図。 第２図は本発明一実施例の動作を示すフローチャート。 第３図は本発明一実施例の動作原理の説明図。 第４図は差の絶対値法の説明図。 第５図は整合動作の説明図。 第６図は対象パターンの説明図。 1,8……テンプレートメモリー 2,7……画像メモリー ５……テレビカメラ ６……A/D変換回路 ９……画素データ選択回路 10……整合回路 11……検出回路 12……認識位置出力回路 13……制御回路
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭62−202290（ＪＰ，Ａ) 特開 昭61−223991（ＪＰ，Ａ) 特開 昭61−181907（ＪＰ，Ａ)
Claims (1)
- 【請求項１】基準パターンを含む基準画像データと、こ
の基準パターンに対応した対象パターンを含む対象画像
データとを整合し前記対象パターンの前記対象画像内の
位置を認識するパターン整合装置において、 前記基準画像データの階調画素データを記憶するテンプ
レートメモリーと、 前記対象画像データの階調画素データを記憶する画像メ
モリーと、 前記記憶された前記各画像データの階調画素データを所
定のしきい値を基準値として２値化した２値画素データ
または前記階調画素データを選択的に出力する第１の手
段と、 前記第１の手段の出力が接続され所定範囲毎に前記基準
画像と前記対象画像の各画素データの整合を行う整合回
路と、 前記整合回路の整合結果から前記対象画像に存在する前
記対象パターンの位置を検出する検出部と、 前記第１の手段に２値画素データによる出力を指示し前
記２値画素データによる前記位置を認識させ、更にこの
認識位置に基づいて新たな整合範囲を設定し、前記第１
の手段に階調画素データによる出力を指示して、前記新
たな整合範囲で前記基準画像の前記基準パターンと前記
対象画像の対象パターンとを階調画素データを用いて整
合させるように制御する制御手段と、 を備えたことを特徴とするパターン整合装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62319776A JP2573972B2 (ja) | 1987-12-17 | 1987-12-17 | パターン整合装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62319776A JP2573972B2 (ja) | 1987-12-17 | 1987-12-17 | パターン整合装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01161486A JPH01161486A (ja) | 1989-06-26 |
| JP2573972B2 true JP2573972B2 (ja) | 1997-01-22 |
Family
ID=18114055
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62319776A Expired - Fee Related JP2573972B2 (ja) | 1987-12-17 | 1987-12-17 | パターン整合装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2573972B2 (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61181907A (ja) * | 1985-02-08 | 1986-08-14 | Hitachi Ltd | 画像認識装置 |
| GB2173026B (en) * | 1985-03-25 | 1988-07-13 | Mcdonald Richard Albert | Real time video pattern recognition |
| JPH0661105B2 (ja) * | 1986-03-03 | 1994-08-10 | 株式会社日立製作所 | 直線算出方法 |
-
1987
- 1987-12-17 JP JP62319776A patent/JP2573972B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01161486A (ja) | 1989-06-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4805224A (en) | Pattern matching method and apparatus | |
| US4204193A (en) | Adaptive alignment for pattern recognition system | |
| US6320977B1 (en) | Method and apparatus for positional detection using pattern matching process | |
| JP2573972B2 (ja) | パターン整合装置 | |
| JPS58222382A (ja) | 画像の傾き補正方式 | |
| JPH0664614B2 (ja) | 階層化構造的テンプレ−ト・マツチング方法 | |
| JPH02125375A (ja) | 位置検出装置 | |
| US5446803A (en) | Image signal processing apparatus | |
| JPS58189781A (ja) | パタ−ン認識装置 | |
| JP3084726B2 (ja) | 画像処理領域認識装置 | |
| JP2771045B2 (ja) | 文書画像の領域分割方法 | |
| JPS6249482A (ja) | 画像前処理装置 | |
| JPS61147379A (ja) | 光学式文字読取装置 | |
| JPS61292003A (ja) | 位置検出方法及び装置 | |
| JPS61161088A (ja) | 画像処理装置 | |
| JP2957740B2 (ja) | 行方向判定装置 | |
| JPS61128390A (ja) | 物体認識装置 | |
| JP2954218B2 (ja) | 画像処理方法及び装置 | |
| JPH0697788B2 (ja) | 位置合せ補助装置 | |
| JPH05143739A (ja) | 画像処理装置 | |
| JPS61115176A (ja) | ２値画像処理装置 | |
| JPS6250971A (ja) | パタ−ン判別装置 | |
| JPS6242287A (ja) | 濃淡画像処理装置 | |
| JPH0146912B2 (ja) | ||
| JPH03222074A (ja) | 画像処理用ラベル付け装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |