JP2573074B2 - 電圧制御型発振器 - Google Patents
電圧制御型発振器Info
- Publication number
- JP2573074B2 JP2573074B2 JP1340805A JP34080589A JP2573074B2 JP 2573074 B2 JP2573074 B2 JP 2573074B2 JP 1340805 A JP1340805 A JP 1340805A JP 34080589 A JP34080589 A JP 34080589A JP 2573074 B2 JP2573074 B2 JP 2573074B2
- Authority
- JP
- Japan
- Prior art keywords
- differential amplifier
- circuit
- phase shift
- output signal
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
Description
【発明の詳細な説明】 （イ）産業上の利用分野 本発明は、TV受像機の検波回路などに用いられるVCO
（電圧制御型発振器）の改良に関するもので、特に周波
数の変化幅が広いとともに発振周波数を変化させても安
定に発振が継続できる電圧制御型発振器に関する。
（電圧制御型発振器）の改良に関するもので、特に周波
数の変化幅が広いとともに発振周波数を変化させても安
定に発振が継続できる電圧制御型発振器に関する。
（ロ）従来の技術 TV受像機の映像検波器としてPLL回路を利用したもの
が知られている。該PLL回路は、VCOを内蔵しているが、
該VCOの周波数変化幅としては広いものが望まれてい
る。第２図は、その様なVCOを示すもので、第１及び第
２トランジスタ（１）及び（２）と、該第１及び第２ト
ランジスタ（１）及び（２）の共通エミッタに接続され
た可変電流源（３）と、前記第１及び第２トランジスタ
（１）及び（２）のコレクタに接続された抵抗（４）及
び（５）と、前記第１及び第２トランジスタ（１）及び
（２）のコレクタ間に接続されたＬ及びＣからなる共振
回路（６）とから構成されており、第１出力端子（７）
の出力信号が第２トランジスタ（２）のベースに、第２
出力端子（８）の出力信号が第１トランジスタ（１）の
ベースに帰還されるようになっている。第２図におい
て、可変電流源（３）の電流値を変化させると、第１及
び第２トランジスタ（１）及び（２）のベース・エミッ
タ間の寄生容量が変化し、発振ループ内の位相が変化す
る。
が知られている。該PLL回路は、VCOを内蔵しているが、
該VCOの周波数変化幅としては広いものが望まれてい
る。第２図は、その様なVCOを示すもので、第１及び第
２トランジスタ（１）及び（２）と、該第１及び第２ト
ランジスタ（１）及び（２）の共通エミッタに接続され
た可変電流源（３）と、前記第１及び第２トランジスタ
（１）及び（２）のコレクタに接続された抵抗（４）及
び（５）と、前記第１及び第２トランジスタ（１）及び
（２）のコレクタ間に接続されたＬ及びＣからなる共振
回路（６）とから構成されており、第１出力端子（７）
の出力信号が第２トランジスタ（２）のベースに、第２
出力端子（８）の出力信号が第１トランジスタ（１）の
ベースに帰還されるようになっている。第２図におい
て、可変電流源（３）の電流値を変化させると、第１及
び第２トランジスタ（１）及び（２）のベース・エミッ
タ間の寄生容量が変化し、発振ループ内の位相が変化す
る。
従って、第２図の回路によれば、可変電流源（３）の
電流値を変化させることによりVCOの発振周波数を変化
させることができる。
電流値を変化させることによりVCOの発振周波数を変化
させることができる。
（ハ）発明が解決しようとする問題点 しかしながら、第２図の回路において、発振周波数を
変化させるために可変電流源（３）の電流値を著しく低
下させると、第１及び第２トランジスタ（１）及び
（２）からなる差動増幅器の利得が低下し、発振が停止
する恐れがあった。
変化させるために可変電流源（３）の電流値を著しく低
下させると、第１及び第２トランジスタ（１）及び
（２）からなる差動増幅器の利得が低下し、発振が停止
する恐れがあった。
（ニ）問題点を解決するための手段 本発明は、上述の点に鑑みなされたもので、エミッタ
が共通接続されるとともに一方のトランジスタのコレク
タ出力信号が他方のトランジスタのベースに印加される
第１及び第２トランジスタを有し、該第１及び第２トラ
ンジスタのコレクタ間に共振子が接続された第１の差動
増幅器と、該第１の差動増幅器の出力信号が印加される
第２及び第３の差動増幅器を備える二重平衡型差動増幅
器と、該二重平衡型差動増幅器の出力信号の位相を変化
させるために前記第２及び第３の差動増幅器の動作電流
源を差動的に制御する第４の差動増幅器と、前記二重平
衡型差動増幅器の負荷として接続された移相手段と、前
記二重平衡型差動増幅器の互いに逆位相の２つの出力信
号を前記第１及び第２トランジスタのコレクタにそれぞ
れ印加する第５の差動増幅器とを備えることを特徴とす
る。
が共通接続されるとともに一方のトランジスタのコレク
タ出力信号が他方のトランジスタのベースに印加される
第１及び第２トランジスタを有し、該第１及び第２トラ
ンジスタのコレクタ間に共振子が接続された第１の差動
増幅器と、該第１の差動増幅器の出力信号が印加される
第２及び第３の差動増幅器を備える二重平衡型差動増幅
器と、該二重平衡型差動増幅器の出力信号の位相を変化
させるために前記第２及び第３の差動増幅器の動作電流
源を差動的に制御する第４の差動増幅器と、前記二重平
衡型差動増幅器の負荷として接続された移相手段と、前
記二重平衡型差動増幅器の互いに逆位相の２つの出力信
号を前記第１及び第２トランジスタのコレクタにそれぞ
れ印加する第５の差動増幅器とを備えることを特徴とす
る。
（ホ）作用 本発明によれば、共振回路、差動増幅器及び加算回路
で発振ループを形成し、前記差動増幅器の出力信号を移
相回路で移相した後、加算回路で前記発振ループに加え
ている。前記差動増幅器の利得は十分に高い値に設定さ
れており、発振ループのみであると共振回路の中心周波
数で安定に発振する。この際は、移相回路の出力信号が
零である。この状態から移相回路の出力信号を発生させ
ると、加算回路の出力信号の位相が変化し、発振周波数
が変化する。
で発振ループを形成し、前記差動増幅器の出力信号を移
相回路で移相した後、加算回路で前記発振ループに加え
ている。前記差動増幅器の利得は十分に高い値に設定さ
れており、発振ループのみであると共振回路の中心周波
数で安定に発振する。この際は、移相回路の出力信号が
零である。この状態から移相回路の出力信号を発生させ
ると、加算回路の出力信号の位相が変化し、発振周波数
が変化する。
（ヘ）実施例 第１図は、本発明の原理を示す回路図で、（９）は動
作電流源（10）を備える差動増幅器、（11）は差動増幅
器（９）の出力信号を＋90度移相した信号と−90度移相
した信号とを作成し、両信号を所望の比で加算した信号
を発生する移相回路、（12）は前記差動増幅器（９）の
出力信号と前記移相回路（11）の出力信号とをベクトル
的に加算し前記差動増幅器（９）の入力端に印加する加
算回路、及び（13）は共振回路である。
作電流源（10）を備える差動増幅器、（11）は差動増幅
器（９）の出力信号を＋90度移相した信号と−90度移相
した信号とを作成し、両信号を所望の比で加算した信号
を発生する移相回路、（12）は前記差動増幅器（９）の
出力信号と前記移相回路（11）の出力信号とをベクトル
的に加算し前記差動増幅器（９）の入力端に印加する加
算回路、及び（13）は共振回路である。
第１図において、共振回路（13）、差動増幅器（９）
及び加算回路（12）は、発振ループを形成しており、動
作電流源（10）の電流値を十分大きい値で固定とする。
そして、移相回路（11）の出力信号を制御電圧源（14）
からの制御電圧に応じて零にする。すると、前記発振ル
ープのみで発振がおこなわれ、共振回路（13）の中心周
波数の出力信号が出力端子（15）に得られる。この際、
差動増幅器（９）の利得は十分高く、尚且つその値が変
化しないので、発振ループは安定に発振を継続すること
ができる。
及び加算回路（12）は、発振ループを形成しており、動
作電流源（10）の電流値を十分大きい値で固定とする。
そして、移相回路（11）の出力信号を制御電圧源（14）
からの制御電圧に応じて零にする。すると、前記発振ル
ープのみで発振がおこなわれ、共振回路（13）の中心周
波数の出力信号が出力端子（15）に得られる。この際、
差動増幅器（９）の利得は十分高く、尚且つその値が変
化しないので、発振ループは安定に発振を継続すること
ができる。
次に、移相回路（11）及び加算回路（12）の動作につ
いて説明する。制御電圧源（14）からの制御電圧に応じ
て移相回路（11）は、入力信号の移相を行う。該移相回
路（11）の動作を第３図の具体例を用いて説明する。第
３図において、（16）は第１及び第２トランジスタ（1
7）及び（18）からなる第１差動増幅器、（19）は第３
及び第４トランジスタ（20）及び（21）からなる第２差
動増幅器、（22）及び（23）は差動的に制御される可変
電流源、及び（24）は90度移相回路である。信号源（2
5）からの入力信号V1に応じた第１及び第３トランジス
タ（17）及び（20）のコレクタ電流の変化は互いに逆相
であり、又可変電流源（22）及び（23）の電流値の比に
応じて加算される。その為、可変電流源（22）及び（2
3）の電流値を等しくすると、第１出力端子（26）に出
力信号は発生しない。又、その状態から可変電流源（2
2）及び（23）の電流比を変化させれば、その比に応じ
て第１出力端子（26）の出力信号は正負に変化する。第
１出力端子（26）に接続された90度移相回路（24）は、
第１出力端子（26）に流れる電流を90度移相する。従っ
て、第１出力端子（26）に得られる出力信号をベクトル
で示すと第４図のV2軸上の任意の点を取り得る。尚、第
２出力端子（27）に得られる出力信号は、第１出力端子
（26）に得られる出力信号の逆相となる。
いて説明する。制御電圧源（14）からの制御電圧に応じ
て移相回路（11）は、入力信号の移相を行う。該移相回
路（11）の動作を第３図の具体例を用いて説明する。第
３図において、（16）は第１及び第２トランジスタ（1
7）及び（18）からなる第１差動増幅器、（19）は第３
及び第４トランジスタ（20）及び（21）からなる第２差
動増幅器、（22）及び（23）は差動的に制御される可変
電流源、及び（24）は90度移相回路である。信号源（2
5）からの入力信号V1に応じた第１及び第３トランジス
タ（17）及び（20）のコレクタ電流の変化は互いに逆相
であり、又可変電流源（22）及び（23）の電流値の比に
応じて加算される。その為、可変電流源（22）及び（2
3）の電流値を等しくすると、第１出力端子（26）に出
力信号は発生しない。又、その状態から可変電流源（2
2）及び（23）の電流比を変化させれば、その比に応じ
て第１出力端子（26）の出力信号は正負に変化する。第
１出力端子（26）に接続された90度移相回路（24）は、
第１出力端子（26）に流れる電流を90度移相する。従っ
て、第１出力端子（26）に得られる出力信号をベクトル
で示すと第４図のV2軸上の任意の点を取り得る。尚、第
２出力端子（27）に得られる出力信号は、第１出力端子
（26）に得られる出力信号の逆相となる。
従って、第３図の回路によれば入力信号を±90度移相
すると共にレベルを変化することができる。
すると共にレベルを変化することができる。
そこで、差動増幅器（９）、移相回路（11）及び加算
回路（12）の出力信号を各々ベクトルV1、V2、及びV3と
し、その関係をベクトル表示すると第５図の如くなる。
第５図において、ベクトルV2は、V2軸上のベクトルV20
からベクトルV21の間の任意の点を取り得る。その為、
前記ベクトルV2と前記ベクトルV1とをベクトル加算した
出力ベクトルV0は、ベクトルV1に対称にしてベクトルV3
0からベクトルV31の間の位相の任意の点を取り得る。
回路（12）の出力信号を各々ベクトルV1、V2、及びV3と
し、その関係をベクトル表示すると第５図の如くなる。
第５図において、ベクトルV2は、V2軸上のベクトルV20
からベクトルV21の間の任意の点を取り得る。その為、
前記ベクトルV2と前記ベクトルV1とをベクトル加算した
出力ベクトルV0は、ベクトルV1に対称にしてベクトルV3
0からベクトルV31の間の位相の任意の点を取り得る。
その結果、加算回路（12）の出力信号の位相（ベクト
ルV0）は、第２の発振ループの移相回路（11）の移相量
に応じて変化することになり、前記出力信号の位相変化
に基ずいて出力端子（15）に発生する発振出力信号の周
波数が変化する。
ルV0）は、第２の発振ループの移相回路（11）の移相量
に応じて変化することになり、前記出力信号の位相変化
に基ずいて出力端子（15）に発生する発振出力信号の周
波数が変化する。
尚、第１図の実施例では、移相回路（11）内の移相前
の信号と移相後の信号とのレベル比を１としたので、前
記ベクトルV30の最大変化幅が90度となったが、前記レ
ベル比を１以上とすれば、最大180度近くまで変化させ
ることができ、発振周波数の変化幅を広くすることがで
きる。
の信号と移相後の信号とのレベル比を１としたので、前
記ベクトルV30の最大変化幅が90度となったが、前記レ
ベル比を１以上とすれば、最大180度近くまで変化させ
ることができ、発振周波数の変化幅を広くすることがで
きる。
従って、第１図の回路によれば、発振周波数を変化さ
せるのに発振ループ内のコンデンサの容量を変化させる
必要がなく、制御電圧に対する発振周波数の変化をリニ
アなものにすることができる。又、発振ループの利得は
差動増幅器ループのゲインを高くすることで十分に確保
することが出来、安定な発振を継続させることができ
る。
せるのに発振ループ内のコンデンサの容量を変化させる
必要がなく、制御電圧に対する発振周波数の変化をリニ
アなものにすることができる。又、発振ループの利得は
差動増幅器ループのゲインを高くすることで十分に確保
することが出来、安定な発振を継続させることができ
る。
第６図は、本発明の一実施例を示し、第１図と同一の
回路素子については同一の符号を付す。第６図の差動増
幅器（９）は、エミッタが共通接続されたトランジスタ
（28）及び（29）のベースがバッファトランジスタ（3
0）及び（31）を介して共振回路（13）に接続されてお
り、動作電流源（10）には十分大なる電流を流す。前記
差動増幅器（９）の出力信号は、バッファトランジスタ
（30）及び（31）のエミッタに互いに逆相で得られ、移
相回路（11）に印加される。移相回路（11）の動作は第
３図の回路と同じであり、制御電圧源（14）からの制御
電圧と電圧源（32）の電圧とが等しければ移相動作を行
わず、等しくなくなると移相動作を行う。移相回路（1
1）からの逆相の２つの信号は、バッファ回路（33）を
介して加算回路（12）のトランジスタ（34）及び（35）
のベースに印加される。該トランジスタ（34）及び（3
5）のコレクタは、前記差動増幅器（９）の入力端とな
るバッファトランジスタ（30）及び（31）のベースに接
続されているので、両信号の加算が行われる。
回路素子については同一の符号を付す。第６図の差動増
幅器（９）は、エミッタが共通接続されたトランジスタ
（28）及び（29）のベースがバッファトランジスタ（3
0）及び（31）を介して共振回路（13）に接続されてお
り、動作電流源（10）には十分大なる電流を流す。前記
差動増幅器（９）の出力信号は、バッファトランジスタ
（30）及び（31）のエミッタに互いに逆相で得られ、移
相回路（11）に印加される。移相回路（11）の動作は第
３図の回路と同じであり、制御電圧源（14）からの制御
電圧と電圧源（32）の電圧とが等しければ移相動作を行
わず、等しくなくなると移相動作を行う。移相回路（1
1）からの逆相の２つの信号は、バッファ回路（33）を
介して加算回路（12）のトランジスタ（34）及び（35）
のベースに印加される。該トランジスタ（34）及び（3
5）のコレクタは、前記差動増幅器（９）の入力端とな
るバッファトランジスタ（30）及び（31）のベースに接
続されているので、両信号の加算が行われる。
従って、発振ループが形成されることになり、移相回
路（11）の移相量に応じて発振周波数を変化させること
ができる。尚、第６図の移相回路（11）及び加算回路
（12）に含まれる直列接続されたダイオードは、両回路
の入力端のダイナミックレンジの拡大の目的で配置され
ている。
路（11）の移相量に応じて発振周波数を変化させること
ができる。尚、第６図の移相回路（11）及び加算回路
（12）に含まれる直列接続されたダイオードは、両回路
の入力端のダイナミックレンジの拡大の目的で配置され
ている。
（ト）発明の効果 以上述べた如く本発明によれば、発振周波数の変化幅
が広い電圧制御型発振器を提供することが出来る。又、
本発明によれば、発振周波数を変化させるのに発振ルー
プ内のコンデンサの容量を変化させる必要がなく、制御
電圧に対する発振周波数の変化をリニアなものにするこ
とができる。
が広い電圧制御型発振器を提供することが出来る。又、
本発明によれば、発振周波数を変化させるのに発振ルー
プ内のコンデンサの容量を変化させる必要がなく、制御
電圧に対する発振周波数の変化をリニアなものにするこ
とができる。
第１図は、本発明の原理を示す回路図、第２図は従来の
電圧制御型発振器を示す回路図、第３図は第１図の移相
回路（11）の具体例を示す回路図、第４図は第３図の説
明に供する為のベクトル図、第５図は第１図の説明に供
する為のベクトル図、及び第６図は本発明の一実施例を
示す回路図である。 （９）……差動増幅器、（11）……移相回路、 （12）……加算回路、（13）……共振回路。
電圧制御型発振器を示す回路図、第３図は第１図の移相
回路（11）の具体例を示す回路図、第４図は第３図の説
明に供する為のベクトル図、第５図は第１図の説明に供
する為のベクトル図、及び第６図は本発明の一実施例を
示す回路図である。 （９）……差動増幅器、（11）……移相回路、 （12）……加算回路、（13）……共振回路。
Claims (1)
- 【請求項１】エミッタが共通接続されるとともに一方の
トランジスタのコレクタ出力信号が他方のトランジスタ
のベースに印加される第１及び第２トランジスタを有
し、該第１及び第２トランジスタのコレクタ間に共振子
が接続された第１の差動増幅器と、 該第１の差動増幅器の出力信号が印加される第２及び第
３の差動増幅器を備える二重平衡型差動増幅器と、 該二重平衡型差動増幅器の出力信号の位相を変化させる
ために前記第２及び第３の差動増幅器の動作電流源を差
動的に制御する第４の差動増幅器と、 前記二重平衡型差動増幅器の負荷として接続された移相
手段と、 前記二重平衡型差動増幅器の互いに逆位相の２つの出力
信号を前記第１及び第２トランジスタのコレクタにそれ
ぞれ印加する第５の差動増幅器とを備えることを特徴と
する電圧制御型発振器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1340805A JP2573074B2 (ja) | 1989-12-28 | 1989-12-28 | 電圧制御型発振器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1340805A JP2573074B2 (ja) | 1989-12-28 | 1989-12-28 | 電圧制御型発振器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03201706A JPH03201706A (ja) | 1991-09-03 |
| JP2573074B2 true JP2573074B2 (ja) | 1997-01-16 |
Family
ID=18340455
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1340805A Expired - Fee Related JP2573074B2 (ja) | 1989-12-28 | 1989-12-28 | 電圧制御型発振器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2573074B2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5928083B2 (ja) * | 1975-01-16 | 1984-07-10 | ソニー株式会社 | 可変周波数発振回路 |
| JPS5544425U (ja) * | 1978-09-11 | 1980-03-22 |
-
1989
- 1989-12-28 JP JP1340805A patent/JP2573074B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03201706A (ja) | 1991-09-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3047913B2 (ja) | 電圧制御リング発振器 | |
| US5917383A (en) | Compact voltage controlled ring oscillator with quadrature outputs | |
| EP0436704B1 (en) | Modulator circuit | |
| JP2734380B2 (ja) | 電圧制御発振器およびフェーズロックドループ回路 | |
| US20020003444A1 (en) | Semiconductor integrated circuit | |
| JP2005505965A (ja) | 多相電圧制御発振器 | |
| US5343097A (en) | Phase comparator circuit and phase locked loop (PLL) circuit using the same | |
| KR20020040903A (ko) | π/2 이상기 | |
| JP2871560B2 (ja) | π／２移相器 | |
| US5357220A (en) | Emitter-coupled oscillator with differential switching control | |
| JP4083840B2 (ja) | 相互コンダクタンス増幅器および電圧制御発振器 | |
| JP2573074B2 (ja) | 電圧制御型発振器 | |
| US5343170A (en) | Voltage controlled oscillator provided with negative feedback biasing | |
| JPS6031282B2 (ja) | クリスタル同調電圧制御発振器 | |
| US4600899A (en) | Dual mode crystal phase shift transistor oscillator | |
| JPS6096001A (ja) | 電圧制御発振器 | |
| JP2600479B2 (ja) | 電圧制御発振器 | |
| US4517533A (en) | Integrated crystal VCO | |
| JPH03192904A (ja) | 可変周波数発振器回路 | |
| KR0138363B1 (ko) | 전압제어발진기 | |
| JPS62603B2 (ja) | ||
| JP3438951B2 (ja) | Ｆｍラジオ受信機 | |
| JP2786969B2 (ja) | 電圧制御発振回路 | |
| JPH0542846B2 (ja) | ||
| JP2818548B2 (ja) | 移相回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071024 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081024 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081024 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091024 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |