JP2571082B2 - 伝送線路長測定装置 - Google Patents
伝送線路長測定装置Info
- Publication number
- JP2571082B2 JP2571082B2 JP30932687A JP30932687A JP2571082B2 JP 2571082 B2 JP2571082 B2 JP 2571082B2 JP 30932687 A JP30932687 A JP 30932687A JP 30932687 A JP30932687 A JP 30932687A JP 2571082 B2 JP2571082 B2 JP 2571082B2
- Authority
- JP
- Japan
- Prior art keywords
- transmission line
- phase difference
- timing
- line length
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Locating Faults (AREA)
- Tests Of Electronic Circuits (AREA)
- Monitoring And Testing Of Transmission In General (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は、遠端開放の伝送線路にパルスを送出して得
られる反射波形から伝送線路長を測定する伝送線路長測
定装置に関し、特に複数の試験ピンを有する集積回路試
験装置等において、該試験ピンに対応して設置された試
験パタン出力／試験結果判定回路から、被試験回路の入
出力ピンに至る伝送線路長の高精度測定等に適した伝送
線路長測定装置に関する。
られる反射波形から伝送線路長を測定する伝送線路長測
定装置に関し、特に複数の試験ピンを有する集積回路試
験装置等において、該試験ピンに対応して設置された試
験パタン出力／試験結果判定回路から、被試験回路の入
出力ピンに至る伝送線路長の高精度測定等に適した伝送
線路長測定装置に関する。
（従来の技術） 集積回路試験装置の試験タイミング精度を維持するた
めに必要なタイミング補正においては、集積回路試験装
置の試験ピンに対応して設置された試験パタン出力／試
験結果判定回路から被試験回路の入出力ピンに至る伝送
線路長の、試験ピン間ばらつきによって生ずるタイミン
グ誤差を補正することが主要な処理項目の１つとなって
いる。従来においてはこのような伝送線路長の測定にお
いて、第４図に示す従来技術の一例の如く、出力タイミ
ングを高精度、高時間分解能で遅延制御できる基準タイ
ミング発生回路RTGを用意し、前記被試験回路１の入出
力ピン２を未接続として該伝送線路３の端点を開放した
状態で、試験パルス発生回路DRから試験パルスを送出す
ることによって得られる反射波形の第１の立上りエッジ
ａの中間レベルを試験結果判定回路SDのしきい値レベル
入力RVに設定し、該立上りエッジａの立上り予測タイミ
ングの近傍で基準タイミングを２分法等に従って移動さ
せ、移動の都度基準タイミングパルスと反射パルスの第
１の立上りエッジａとの位相差を試験結果判定回路SDで
検出し、位相差ゼロとなったときの基準タイミング発生
回路RTGの遅延設定値から該第１の立上りエッジａのタ
イミングTaを求め、続いて前記反射波形の第２の立上り
エッジｂの中間レベルを試験結果判定回路SDのしきい値
レベル入力RVに設定し、上述したのと同様の操作で該第
２の立上りエッジｂのタイミングTbを求め、（Tb−Ta）
/2を計算して該伝送線路長の伝搬遅延時間を計測してい
た。
めに必要なタイミング補正においては、集積回路試験装
置の試験ピンに対応して設置された試験パタン出力／試
験結果判定回路から被試験回路の入出力ピンに至る伝送
線路長の、試験ピン間ばらつきによって生ずるタイミン
グ誤差を補正することが主要な処理項目の１つとなって
いる。従来においてはこのような伝送線路長の測定にお
いて、第４図に示す従来技術の一例の如く、出力タイミ
ングを高精度、高時間分解能で遅延制御できる基準タイ
ミング発生回路RTGを用意し、前記被試験回路１の入出
力ピン２を未接続として該伝送線路３の端点を開放した
状態で、試験パルス発生回路DRから試験パルスを送出す
ることによって得られる反射波形の第１の立上りエッジ
ａの中間レベルを試験結果判定回路SDのしきい値レベル
入力RVに設定し、該立上りエッジａの立上り予測タイミ
ングの近傍で基準タイミングを２分法等に従って移動さ
せ、移動の都度基準タイミングパルスと反射パルスの第
１の立上りエッジａとの位相差を試験結果判定回路SDで
検出し、位相差ゼロとなったときの基準タイミング発生
回路RTGの遅延設定値から該第１の立上りエッジａのタ
イミングTaを求め、続いて前記反射波形の第２の立上り
エッジｂの中間レベルを試験結果判定回路SDのしきい値
レベル入力RVに設定し、上述したのと同様の操作で該第
２の立上りエッジｂのタイミングTbを求め、（Tb−Ta）
/2を計算して該伝送線路長の伝搬遅延時間を計測してい
た。
（発明が解決しようとする問題点） 前述の如く従来技術では、高精度な測定には、高精
度，高時間分解能で遅延制御ができる基準タイミング発
生回路が必要となり測定器が高価になること、２分法等
でのタイミング測定ゆえ一度の測定に複数回の基準タイ
ミング設定・スキュー検出動作が必要となり測定に時間
がかかる、などの問題を有していた。
度，高時間分解能で遅延制御ができる基準タイミング発
生回路が必要となり測定器が高価になること、２分法等
でのタイミング測定ゆえ一度の測定に複数回の基準タイ
ミング設定・スキュー検出動作が必要となり測定に時間
がかかる、などの問題を有していた。
（問題点を解決するための手段） 本発明は従来の問題点を解決し、短時間でかつ高精
度，高時間分解能の測定が可能で、しかも回路構成の単
純な伝送線路長測定装置を実現するもので、遠端開放の
伝送線路にパルスを送出して得られる反射波形なら伝送
線路長を測定する伝送線路長測定装置において、一定の
繰り返し周期を有する反射波、及び該反射波とは繰り返
し周期がわずかに異なるタイミング比較パルス信号を共
通の被測定入力信号とし、該被測定入力信号しきい値の
制御が可能で、かつ該被測定入力信号間の思想極性に応
じて論理レベルが変化する位相差情報信号を出力する、
独立した２つの位相差検出回路と、該２つの位相差検出
回路の位相差情報信号が一致していない間のみ、前記タ
イミング比較パルス信号の分岐信号を通過させるゲート
回路と、該ゲート回路の出力信号パルス数を計数するカ
ウントとを備えてなることを特徴とする伝送線路長測定
装置を要旨とする。
度，高時間分解能の測定が可能で、しかも回路構成の単
純な伝送線路長測定装置を実現するもので、遠端開放の
伝送線路にパルスを送出して得られる反射波形なら伝送
線路長を測定する伝送線路長測定装置において、一定の
繰り返し周期を有する反射波、及び該反射波とは繰り返
し周期がわずかに異なるタイミング比較パルス信号を共
通の被測定入力信号とし、該被測定入力信号しきい値の
制御が可能で、かつ該被測定入力信号間の思想極性に応
じて論理レベルが変化する位相差情報信号を出力する、
独立した２つの位相差検出回路と、該２つの位相差検出
回路の位相差情報信号が一致していない間のみ、前記タ
イミング比較パルス信号の分岐信号を通過させるゲート
回路と、該ゲート回路の出力信号パルス数を計数するカ
ウントとを備えてなることを特徴とする伝送線路長測定
装置を要旨とする。
（作用） 本発明の伝送線路長測定装置は反射で生ずる階段状の
立上りエッジの、第１の立上りエッジのタイミングと第
２の立上りエッジのタイミングを個々に、該反射波とは
わずかに異なる繰り返しレートを有するタイミング比較
パルスの立上りエッジのタイミングと、位相差検出回路
で直接比較し、両者の比較結果（位相差情報）の簡単な
ディジタル処理によって伝送線路長（伝搬遅延時間）を
高精度に測定することができる。測定精度は位相差検出
回路の時間分解能とタイミング比較の繰り返しレートの
安定度によってほとんど決まり、測定時間分解能は反射
波とタイミング比較パルス信号の繰り返しレート差で決
まるため、容易に高精度，高時間分解能化が実現でき、
高精度，高時間分解能な基準タイミング信号発生器や複
雑な発振制御回路を必要としない。
立上りエッジの、第１の立上りエッジのタイミングと第
２の立上りエッジのタイミングを個々に、該反射波とは
わずかに異なる繰り返しレートを有するタイミング比較
パルスの立上りエッジのタイミングと、位相差検出回路
で直接比較し、両者の比較結果（位相差情報）の簡単な
ディジタル処理によって伝送線路長（伝搬遅延時間）を
高精度に測定することができる。測定精度は位相差検出
回路の時間分解能とタイミング比較の繰り返しレートの
安定度によってほとんど決まり、測定時間分解能は反射
波とタイミング比較パルス信号の繰り返しレート差で決
まるため、容易に高精度，高時間分解能化が実現でき、
高精度，高時間分解能な基準タイミング信号発生器や複
雑な発振制御回路を必要としない。
（実施例） 以下図面に基づき、本発明の実施例について説明す
る。なお、実施例は一つの例示であって、本発明の精神
を逸脱しない範囲で種々の変更あるいは改良を行いうる
ことは言うまでもない。
る。なお、実施例は一つの例示であって、本発明の精神
を逸脱しない範囲で種々の変更あるいは改良を行いうる
ことは言うまでもない。
第１図に本発明の基本回路構成の一実施例を示す。伝
搬遅延時間Ｔの線路長を有する伝送線路３の遠端を開放
して得られる反射波RFの階段状の立上りエッジにおいて
第１の立上りエッジをａ、第２の立上りエッジをｂとす
る。前記第１及び第２の立上りエッジa,bには2Tだけタ
イミングのずれがある。入力信号のしきい値制御が可能
な位相差検出回路S1,S2が設置されており、位相差検出
回路S1は前記第１の立上りエッジａとタイミング比較パ
ルスPRの立上りエッジの位相差を比較すべく、両信号が
被測定入力信号として被測定信号入力端子T1,T1′に加
えられ、入力信号しきい値を決める基準レベル入力R11,
R12に各々第１の立上りエッジａの中間レベル、タイミ
ング比較パルスPRの中間レベルを設定する。同様に位相
差検出回路S2は前記第２の立上りエッジｂとタイミング
比較パルスPRの立上りエッジの位相差を比較すべく、両
信号が被測定入力信号として被測定信号入力端子T2,
T2′に加えられ、入力信号しきい値を決める基準レベル
入力R21,R22に各々第２の立上りエッジｂの中間レベ
ル，タイミング比較パルスPRの中間レベルを設定する。
位相差検出回路S1,S2は、タイミング比較パルスPRのタ
イミングが他方のタイミングに比べて遅れているとき
に、正の位相ずれ情報としてハイレベルを出力し、逆の
場合は負の位相ずれ情報としてローレベルを出力するNR
Z（Non−Return to Zero）の位相差情報信号OUT＋1,OUT
＋２をそれぞれ出力する。位相差情報信号OUT＋１とOUT
＋２はEX−ORゲート４によって排他論理和がとられ、更
にタイミング比較パルスPRとEX−ORゲート４の出力信号
EORはANDゲート５によって論理積がとられ、EX−ORゲー
ト４の出力EORがハイのときのみタイミング比較パルスP
RがANDゲート５から出力される。ANDゲート５の出力信
号ANDはカウンタ６のクロック端子CKに入力され、パル
ス数が計数される。
搬遅延時間Ｔの線路長を有する伝送線路３の遠端を開放
して得られる反射波RFの階段状の立上りエッジにおいて
第１の立上りエッジをａ、第２の立上りエッジをｂとす
る。前記第１及び第２の立上りエッジa,bには2Tだけタ
イミングのずれがある。入力信号のしきい値制御が可能
な位相差検出回路S1,S2が設置されており、位相差検出
回路S1は前記第１の立上りエッジａとタイミング比較パ
ルスPRの立上りエッジの位相差を比較すべく、両信号が
被測定入力信号として被測定信号入力端子T1,T1′に加
えられ、入力信号しきい値を決める基準レベル入力R11,
R12に各々第１の立上りエッジａの中間レベル、タイミ
ング比較パルスPRの中間レベルを設定する。同様に位相
差検出回路S2は前記第２の立上りエッジｂとタイミング
比較パルスPRの立上りエッジの位相差を比較すべく、両
信号が被測定入力信号として被測定信号入力端子T2,
T2′に加えられ、入力信号しきい値を決める基準レベル
入力R21,R22に各々第２の立上りエッジｂの中間レベ
ル，タイミング比較パルスPRの中間レベルを設定する。
位相差検出回路S1,S2は、タイミング比較パルスPRのタ
イミングが他方のタイミングに比べて遅れているとき
に、正の位相ずれ情報としてハイレベルを出力し、逆の
場合は負の位相ずれ情報としてローレベルを出力するNR
Z（Non−Return to Zero）の位相差情報信号OUT＋1,OUT
＋２をそれぞれ出力する。位相差情報信号OUT＋１とOUT
＋２はEX−ORゲート４によって排他論理和がとられ、更
にタイミング比較パルスPRとEX−ORゲート４の出力信号
EORはANDゲート５によって論理積がとられ、EX−ORゲー
ト４の出力EORがハイのときのみタイミング比較パルスP
RがANDゲート５から出力される。ANDゲート５の出力信
号ANDはカウンタ６のクロック端子CKに入力され、パル
ス数が計数される。
第２図は本発明の動作原理を説明するタイムチャート
である。反射波RFの繰り返しレートをf1,周期をT1と
し、反射波RFとわずかに異なる繰り返しレートf1−Δｆ
と周期T1＋ΔＴにタイミング比較パルスPRを設定する。
反射波RFの第１の立上りエッジａとタイミング比較パル
スPRの立上りエッジの位相差を、反射波RFの第１の立上
りエッジａ毎に位相差検出回路S1で、反射波RFの第２の
立上りエッジｂとタイミング比較パルスPRの立上りの位
相差を反射波PFの第２の立上りエッジｂ毎に位相差検出
回路S2で各々検出し、第１及び第２の立上りエッジa,b
がタイミング比較パルスPRの立上りエッジよりもタイミ
ングが早いときのみ、位相差情報信号OUT＋1,OUT＋２と
して正の位相差を示すNRZのハイレベルがそれぞれ連続
して出力される。例えば、タイミング比較パルスPRのデ
ィューティレシオが50％であれば、位相差情報信号OUT
＋１、及びOUT＋２としてNRZのハイレベル信号が、T1・
（T1＋ΔＴ）/2ΔＴを満す時間それぞれ連続して出力さ
れ、この時間内に出力されるタイミング比較パルスPRの
繰り返し回数Noは No＝T1/2ΔＴ となる。従ってNoを求めれば時間分解能ΔＴが次式のよ
うに求まる。
である。反射波RFの繰り返しレートをf1,周期をT1と
し、反射波RFとわずかに異なる繰り返しレートf1−Δｆ
と周期T1＋ΔＴにタイミング比較パルスPRを設定する。
反射波RFの第１の立上りエッジａとタイミング比較パル
スPRの立上りエッジの位相差を、反射波RFの第１の立上
りエッジａ毎に位相差検出回路S1で、反射波RFの第２の
立上りエッジｂとタイミング比較パルスPRの立上りの位
相差を反射波PFの第２の立上りエッジｂ毎に位相差検出
回路S2で各々検出し、第１及び第２の立上りエッジa,b
がタイミング比較パルスPRの立上りエッジよりもタイミ
ングが早いときのみ、位相差情報信号OUT＋1,OUT＋２と
して正の位相差を示すNRZのハイレベルがそれぞれ連続
して出力される。例えば、タイミング比較パルスPRのデ
ィューティレシオが50％であれば、位相差情報信号OUT
＋１、及びOUT＋２としてNRZのハイレベル信号が、T1・
（T1＋ΔＴ）/2ΔＴを満す時間それぞれ連続して出力さ
れ、この時間内に出力されるタイミング比較パルスPRの
繰り返し回数Noは No＝T1/2ΔＴ となる。従ってNoを求めれば時間分解能ΔＴが次式のよ
うに求まる。
ΔＴ＝T1/2No 第１図の基本回路構成において、第１及び第２の立上
りエッジa,bの入力しきい値を決める基準レベルR11,R21
のいずれかを反射波RFのハイレベル以上に設定すること
により、その位相差情報出力を常にローレベルに固定で
き、従って他方の位相差情報出力がハイレベルの間、タ
イミング比較パルスPRをカウンタで計数でき、繰り返し
回数Noが求まる。次に改めて基準レベレR11,R21を第１
及び第２の立上りエッジa,bの中間レベルに等しく設定
しなおすと、第１及び第２の立上りエッジa,bのタイミ
ングのずれに応じて位相差情報信号OUT＋１とOUT＋２の
出力タイミングにずれができる。位相差情報信号OUT＋
１とOUT＋２のいずれか一方だけがハイレベルのとき
に、カウンタ６はタイミング比較パルスPRを計数し、位
相差情報信号OUT＋1,OUT＋２の１周期内のタイミング比
較パルスPRの繰り返し計数回路Ｎと上式に示したΔＴか
ら第１及び第２の立上りエッジa,b間のタイミング差2T
は 2T＝Ｎ・ΔT/2 と計算でき、従って測定すべき伝送線路の伝搬遅延時間
Ｔは、 Ｔ＝Ｎ・ΔT/4 で求まる。
りエッジa,bの入力しきい値を決める基準レベルR11,R21
のいずれかを反射波RFのハイレベル以上に設定すること
により、その位相差情報出力を常にローレベルに固定で
き、従って他方の位相差情報出力がハイレベルの間、タ
イミング比較パルスPRをカウンタで計数でき、繰り返し
回数Noが求まる。次に改めて基準レベレR11,R21を第１
及び第２の立上りエッジa,bの中間レベルに等しく設定
しなおすと、第１及び第２の立上りエッジa,bのタイミ
ングのずれに応じて位相差情報信号OUT＋１とOUT＋２の
出力タイミングにずれができる。位相差情報信号OUT＋
１とOUT＋２のいずれか一方だけがハイレベルのとき
に、カウンタ６はタイミング比較パルスPRを計数し、位
相差情報信号OUT＋1,OUT＋２の１周期内のタイミング比
較パルスPRの繰り返し計数回路Ｎと上式に示したΔＴか
ら第１及び第２の立上りエッジa,b間のタイミング差2T
は 2T＝Ｎ・ΔT/2 と計算でき、従って測定すべき伝送線路の伝搬遅延時間
Ｔは、 Ｔ＝Ｎ・ΔT/4 で求まる。
繰り返しレートは周期の逆数に等しいことから、反射
波RFとタイミング比較パルスPRの繰り返しレートの差分
Δｆは以下のように表せる。
波RFとタイミング比較パルスPRの繰り返しレートの差分
Δｆは以下のように表せる。
Δｆ＝ΔＴ・f1 2/（ΔT.f1＋１） 上式より、例えば被測定パルスの繰り返しレートが50
MHzであるとき、測定時間分解能ΔＴとして1ps±0.001p
sを必要とする場合にはΔｆを2499.875±2.5Hz程度に設
定すればよい。繰り返しレートは信号源としてシンセサ
イザを用いれば容易に1Hz程度の分解能と１×10-11/分
程度の短期安定度が得られることから、容易に高時間分
解能化が実現できる。
MHzであるとき、測定時間分解能ΔＴとして1ps±0.001p
sを必要とする場合にはΔｆを2499.875±2.5Hz程度に設
定すればよい。繰り返しレートは信号源としてシンセサ
イザを用いれば容易に1Hz程度の分解能と１×10-11/分
程度の短期安定度が得られることから、容易に高時間分
解能化が実現できる。
測定精度を支配する要因としてはタイミング比較パル
スPRの繰り返しレートの安定度と位相え差検出回路S1,S
2の検出分解能が考えられる。繰り返しレートの安定度
は上述したようにシンセサイザを用いることにより十分
得られる。
スPRの繰り返しレートの安定度と位相え差検出回路S1,S
2の検出分解能が考えられる。繰り返しレートの安定度
は上述したようにシンセサイザを用いることにより十分
得られる。
位相差検出回路としては、第３図（ａ）に示すような
回路（特許出願中）を適用することにより、高分解能化
が実現できる。また、第３図（ｂ）は第３図（ａ）に示
した回路の動作原理を説明するタイムチャートである。
これは被測定パルスP1とタイミング比較パルスPRを別個
にレベル規格化回路LV1,LV2で論理レベルを規格化し、
規格化された両信号の差分を差動増幅回路D1で直接増幅
し、増幅信号Ｄ±をデータ入力として、被測定パルスP1
の立上りエッジをもとにストローブパルス生成回路SBG
で生成したストローブパルスSBでラッチ回路L1にデータ
を取り込むものである。増幅信号Ｄ±は被測定パルスP
1,タイミング比較パルスPRのタイミングずれが生じてい
る間だけ、論理レベルがローもしくはハイに遷移し、そ
れ以外は中間レベルとなるので、ラッチ回路L1に与える
データ入力の極性を適当に選べば、被測定パルスP1の立
上りタイミングがタイミング比較パルスPRのそれより早
いとき、即ち正の位相ずれのときだけ、ラッチ回路L1の
出力Ｑにハイレベルを出力させることができる。検出分
解能は差動増幅回路の過渡応答時の増幅率と全回路を構
成するトランジスタのスイッチング速度で決まり、高速
Siバイポーラプロセス技術を用いることにより数psの時
間分解能が容易に実現できる。従って、測定時間分解能
と時間精度がともにpsオーダの伝送線路長測定装置が本
発明によって実現できる。
回路（特許出願中）を適用することにより、高分解能化
が実現できる。また、第３図（ｂ）は第３図（ａ）に示
した回路の動作原理を説明するタイムチャートである。
これは被測定パルスP1とタイミング比較パルスPRを別個
にレベル規格化回路LV1,LV2で論理レベルを規格化し、
規格化された両信号の差分を差動増幅回路D1で直接増幅
し、増幅信号Ｄ±をデータ入力として、被測定パルスP1
の立上りエッジをもとにストローブパルス生成回路SBG
で生成したストローブパルスSBでラッチ回路L1にデータ
を取り込むものである。増幅信号Ｄ±は被測定パルスP
1,タイミング比較パルスPRのタイミングずれが生じてい
る間だけ、論理レベルがローもしくはハイに遷移し、そ
れ以外は中間レベルとなるので、ラッチ回路L1に与える
データ入力の極性を適当に選べば、被測定パルスP1の立
上りタイミングがタイミング比較パルスPRのそれより早
いとき、即ち正の位相ずれのときだけ、ラッチ回路L1の
出力Ｑにハイレベルを出力させることができる。検出分
解能は差動増幅回路の過渡応答時の増幅率と全回路を構
成するトランジスタのスイッチング速度で決まり、高速
Siバイポーラプロセス技術を用いることにより数psの時
間分解能が容易に実現できる。従って、測定時間分解能
と時間精度がともにpsオーダの伝送線路長測定装置が本
発明によって実現できる。
（発明の効果） 以上の説明から明らかな如く、本発明によれば、遠端
開放の伝送線路にパルスを送出して得られる反射波形か
ら伝送線路長を測定する伝送線路長測定装置において、
一定の繰り返し周期を有する反射波、及び該反射波とは
繰り返し周期がわずかに異なるタイミング比較パルス信
号を共通の被測定入力信号とし、該被測定入力信号しき
い値の制御が可能で、かつ該被測定入力信号間の位相極
性に応じて論理レベルが変化する位相差情報信号を出力
する、独立した２つの位相差検出回路と、該２つの位相
差検出回路の位相差情報信号が一致していない間のみ、
前記タイミング比較パルス信号の分岐信号を通過させる
ゲート回路と、該ゲート回路の出力信号パルス数を計数
するカウントとを備えることにより、従来のように高精
度，高時間分解能な基準タイミング信号発生器や複雑な
発振制御回路を必要とせず、短時間で高精度かつ高時間
分解能な伝送線路長（伝搬遅延時間）の測定を実現する
ことができる。
開放の伝送線路にパルスを送出して得られる反射波形か
ら伝送線路長を測定する伝送線路長測定装置において、
一定の繰り返し周期を有する反射波、及び該反射波とは
繰り返し周期がわずかに異なるタイミング比較パルス信
号を共通の被測定入力信号とし、該被測定入力信号しき
い値の制御が可能で、かつ該被測定入力信号間の位相極
性に応じて論理レベルが変化する位相差情報信号を出力
する、独立した２つの位相差検出回路と、該２つの位相
差検出回路の位相差情報信号が一致していない間のみ、
前記タイミング比較パルス信号の分岐信号を通過させる
ゲート回路と、該ゲート回路の出力信号パルス数を計数
するカウントとを備えることにより、従来のように高精
度，高時間分解能な基準タイミング信号発生器や複雑な
発振制御回路を必要とせず、短時間で高精度かつ高時間
分解能な伝送線路長（伝搬遅延時間）の測定を実現する
ことができる。
【図面の簡単な説明】 第１図は本発明における伝送線路長測定装置の基本回路
構成の一実施例を示す機能ブロック図、第２図は本発明
における伝送線路長測定装置の動作原理を示すタイムチ
ャート、第３図（ａ）及び（ｂ）は本発明の一構成要素
である位相差検出回路に適用可能な回路構成の一実施例
を示す回路ブロック図及び同回路のタイムチャート、第
４図は従来技術の一実施例を示す機能ブロック図であ
る。 １……被試験回路、２……入出力ピン、３……伝送線
路、４……EX−ORゲート、５……ANDゲート、６……カ
ウンタ、Ｔ……伝搬遅延時間、DR……試験パルス発生回
路、RF……反射波、ａ……第１の立上りエッジ、ｂ……
第２の立上りエッジ、PR……タイミング比較パルス、S
1,S2……位相差検出回路、R11,R12,R21,R22……入力信
号基準レベル、OUT＋1,OUT＋２……位相差情報信号、EO
R……EX−ORゲートの出力、AND……ANDゲートの出力、C
K……クロック入力端子、LV1,LV2……レベル規格化回
路、D1……差動増幅回路、Ｄ±……差動増幅信号、SBG
……ストローブパルス生成回路、SB……ストローブパル
ス、L1……ラッチ回路、Ｑ……ラッチ回路出力信号、RT
G……基準タイミング信号発生回路、SD……試験結果判
定回路、RV……しきい値レベル入力。
構成の一実施例を示す機能ブロック図、第２図は本発明
における伝送線路長測定装置の動作原理を示すタイムチ
ャート、第３図（ａ）及び（ｂ）は本発明の一構成要素
である位相差検出回路に適用可能な回路構成の一実施例
を示す回路ブロック図及び同回路のタイムチャート、第
４図は従来技術の一実施例を示す機能ブロック図であ
る。 １……被試験回路、２……入出力ピン、３……伝送線
路、４……EX−ORゲート、５……ANDゲート、６……カ
ウンタ、Ｔ……伝搬遅延時間、DR……試験パルス発生回
路、RF……反射波、ａ……第１の立上りエッジ、ｂ……
第２の立上りエッジ、PR……タイミング比較パルス、S
1,S2……位相差検出回路、R11,R12,R21,R22……入力信
号基準レベル、OUT＋1,OUT＋２……位相差情報信号、EO
R……EX−ORゲートの出力、AND……ANDゲートの出力、C
K……クロック入力端子、LV1,LV2……レベル規格化回
路、D1……差動増幅回路、Ｄ±……差動増幅信号、SBG
……ストローブパルス生成回路、SB……ストローブパル
ス、L1……ラッチ回路、Ｑ……ラッチ回路出力信号、RT
G……基準タイミング信号発生回路、SD……試験結果判
定回路、RV……しきい値レベル入力。
Claims (1)
- 【請求項１】遠端開放の伝送線路にパルスを送出して得
られる反射波形から伝送線路長を測定する伝送線路長測
定装置において、一定の繰り返し周期を有する反射波、
及び該反射波とは繰り返し周期がわずかに異なるタイミ
ング比較パルス信号を共通の被測定入力信号とし、該被
測定入力信号しきい値の制御が可能で、かつ該被測定入
力信号間の位相極性に応じて論理レベルが変化する位相
差情報信号を出力する、独立した２つの位相差検出回路
と、該２つの位相差検出回路の位相差情報信号が一致し
ていない間のみ、前記タイミング比較パルス信号の分岐
信号を通過させるゲート回路と、該ゲート回路の出力信
号パルス数を計数するカウントとを備えてなることを特
徴とする伝送線路長測定装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30932687A JP2571082B2 (ja) | 1987-12-07 | 1987-12-07 | 伝送線路長測定装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30932687A JP2571082B2 (ja) | 1987-12-07 | 1987-12-07 | 伝送線路長測定装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01150877A JPH01150877A (ja) | 1989-06-13 |
| JP2571082B2 true JP2571082B2 (ja) | 1997-01-16 |
Family
ID=17991669
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30932687A Expired - Lifetime JP2571082B2 (ja) | 1987-12-07 | 1987-12-07 | 伝送線路長測定装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2571082B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5321632A (en) * | 1991-02-26 | 1994-06-14 | Nippon Telegraph And Telephone Corporation | Method and apparatus for measuring the length of a transmission line in accordance with a reflected waveform |
| EP2194355B1 (en) * | 2008-12-03 | 2014-03-05 | ABB Research Ltd. | Method and system for powerline length measurement |
-
1987
- 1987-12-07 JP JP30932687A patent/JP2571082B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01150877A (ja) | 1989-06-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8988081B2 (en) | Determining propagation delay | |
| JPH04320982A (ja) | 半導体電子回路 | |
| JPH08297177A (ja) | 時間間隔測定回路 | |
| EP0909957A2 (en) | Measuring signals in a tester system | |
| EP1148340B1 (en) | All digital built-in self-test circuit for phase-locked loops | |
| JP2571082B2 (ja) | 伝送線路長測定装置 | |
| JPH0342810B2 (ja) | ||
| US6944099B1 (en) | Precise time period measurement | |
| JPS6199415A (ja) | 周波数カウンタ装置 | |
| US5754063A (en) | Method and apparatus to measure internal node timing | |
| US4423337A (en) | Gate circuit for a universal counter | |
| JP2853752B2 (ja) | 伝送線路長測定装置 | |
| KR101100756B1 (ko) | 스큐 일치 출력 회로 | |
| EP0053487B1 (en) | Test apparatus for signal timing measurement | |
| EP1226447A2 (en) | High resolution skew detection apparatus and method | |
| CN219799775U (zh) | 一种收发一体式测时电路 | |
| JP2591849B2 (ja) | テスト回路 | |
| JP2947178B2 (ja) | クロックスキュー判定回路 | |
| JPH01143978A (ja) | 遅延時間測定回路 | |
| JPH0210277A (ja) | 回路試験方法及びその装置 | |
| SU1709234A1 (ru) | Цифровой фазометр | |
| JPH09197024A (ja) | テスト回路及びこのテスト回路を内蔵したディジタルｉｃ | |
| JP2837451B2 (ja) | 電子ビームテスタの測定タイミング生成装置 | |
| JP2002221554A (ja) | 半導体装置 | |
| JP2631766B2 (ja) | 超音波測定装置のゲートパルス発生回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071024 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081024 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081024 Year of fee payment: 12 |