JP2570369B2 - Error correction decoding device - Google Patents
Error correction decoding deviceInfo
- Publication number
- JP2570369B2 JP2570369B2 JP63058442A JP5844288A JP2570369B2 JP 2570369 B2 JP2570369 B2 JP 2570369B2 JP 63058442 A JP63058442 A JP 63058442A JP 5844288 A JP5844288 A JP 5844288A JP 2570369 B2 JP2570369 B2 JP 2570369B2
- Authority
- JP
- Japan
- Prior art keywords
- symbol
- error correction
- information symbol
- state holding
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Error Detection And Correction (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は誤り訂正復号化装置に、特にディジタルデー
タの伝送あるいは蓄積などによってデータに生じた誤り
を自動的に訂正する誤り訂正復号化装置に関するもので
ある。Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an error correction decoding device, and more particularly to an error correction decoding device that automatically corrects an error in data caused by transmission or storage of digital data. Things.
ディジタルデータの伝送あるいは蓄積などによって生
じる誤りは、伝送路上の雑音あるいは蓄積媒体の物理的
な欠陥によるものが多いことが認められている。従来、
そのような雑音や欠陥の影響から逃れるために、データ
を送る側ではデータをいくつかの情報シンボルに区切
り、各シンボルに対して予め決められた順序でもって変
換を施し冗長度を付加してから、伝送路上あるいは蓄積
媒体に送り出し、データを受ける側では、伝送路あるい
は蓄積媒体から送られてきた受信信号系列に含まれる前
記冗長度をもとにして、各シンボルの誤りを検出し訂正
するという方式を採用している。It has been recognized that errors caused by transmission or storage of digital data are often caused by noise on a transmission path or a physical defect of a storage medium. Conventionally,
To avoid the effects of such noise and defects, the data sending side divides the data into several information symbols, converts each symbol in a predetermined order, and adds redundancy. On the transmission line or on the storage medium, the data receiving side detects and corrects errors in each symbol based on the redundancy included in the received signal sequence transmitted from the transmission line or the storage medium. The method is adopted.
情報シンボルに変換を施し冗長ビット列を付加する方
法および変換されて冗長ビット列の付加された受信信号
列からもとの情報シンボルを復元する方法として、従来
一般によく知られ利用されているものに、それぞれ、畳
み込み符号やトレリス符号などの木符号を用いる方法及
び逐次復号アルゴリズムを用いる方法がある。以下では
説明の都合上、木符号については畳み込み符号と呼ばれ
る符号に限定し、逐次復号アルゴリズムについてはファ
ノアルゴリズムと呼ばれるアルゴリズムに限定して説明
を行う。なお、木符号及び逐次復号アルゴリズムについ
ての詳細は例えば、昭晃堂から1973年に発行された刊行
物「符号理論」に詳しく述べられている。また、ファノ
アルゴリズムは米国人ファノ（R.M.Fano）が考案したも
ので、1963年における米国電気電子工学会の情報理論に
関する論文誌の第９巻64〜74頁（IEEE Transaction on
Information Theory,IT−9,pp.64−74）に「ア ヒュー
リスチック デスカッション オブ プロバビリスチッ
ク デコーディング（A Heuristic Discussion of Prob
abilistic Decoding）」という題名で掲載された論文の
中で述べられている。As a method of applying a conversion to an information symbol and adding a redundant bit string and a method of restoring an original information symbol from a converted reception signal string to which a redundant bit string has been added, those conventionally well-known and used, , A method using a tree code such as a convolutional code and a trellis code, and a method using a sequential decoding algorithm. Hereinafter, for convenience of explanation, the tree code is limited to a code called a convolutional code, and the sequential decoding algorithm is limited to an algorithm called a Fano algorithm. The details of the tree code and the sequential decoding algorithm are described in detail in, for example, the publication "Code Theory" published by Shokodo in 1973. The Fano algorithm was invented by the American Fano (RMFano), and was published in 1963 by the American Institute of Electrical and Electronics Engineers on Information Theory, Vol. 9, pages 64 to 74 (IEEE Transaction on
Information Theory, IT-9, pp.64-74), "A Heuristic Discussion of Prob.
abilistic Decoding).
これらの方法のうち情報シンボルに変換を施し冗長ビ
ット列を付加する方法について簡潔に述べれば、誤り訂
正符号化装置（以下では単に符号器ともいう）は、例え
ばシフトレジスタのような、内部状態を保持するための
回路を持ち、入力される情報シンボルに依存して、予め
決められた方法で内部状態を変更する。内部状態を保持
する回路としてシフトレジスタを用いている場合には、
情報シンボルをシフトレジスタに入力することによって
内部状態を変更する。一方、符号器は、内部状態を予め
決められた関数発生器に入力して冗長ビット列を発生
し、その冗長ビット列を符号シンボルに付加したものを
符号シンボルとする。符号器から出力された符号シンボ
ルは伝送路を通って、あるいは蓄積媒体に一旦記録・再
生された後、復号器に送られる。復号器の受け取ったア
ナログ受信信号をディジタル化して得られる受信信号
は、伝送路上の雑音あるいは蓄積媒体の物理的な欠陥に
よって生じた誤りにより、必ずしも送られた符号ビット
とは一致しない。Of these methods, a method for converting information symbols and adding a redundant bit string will be briefly described. An error correction encoding device (hereinafter, also simply referred to as an encoder) holds an internal state such as a shift register. And a circuit for changing the internal state by a predetermined method depending on the input information symbol. If a shift register is used as the circuit that holds the internal state,
The internal state is changed by inputting the information symbol to the shift register. On the other hand, the encoder inputs the internal state to a predetermined function generator to generate a redundant bit sequence, and sets a code symbol obtained by adding the redundant bit sequence to a code symbol. The code symbol output from the encoder is sent to a decoder after being recorded / reproduced once through a transmission path or in a storage medium. The received signal obtained by digitizing the analog received signal received by the decoder does not always match the transmitted code bit due to an error caused by noise on the transmission line or a physical defect of the storage medium.
受信信号列から情報を逐次復号アルゴリズムによって
復元する方法について簡単に述べれば、誤り訂正復号化
装置（以下では単に復号器ともいう）は、対応する符号
器と同一の機能を有する回路（以下では符号器複製とい
う）を内部に持っており、例えば情報シンボルの長さが
２ビットならば00,01,10,11の４通りのすべての可能な
ビット列を符号器複製にそれぞれ入力したときの符号器
複製の出力ビット列を受信信号列とそれぞれ比較して、
受信信号列に最も近い符号シンボルを与える情報シンボ
ルを、送られた情報シンボルだと推定する。近さの尺度
としては、一般に、次式で定義されるファノ尤度と呼ば
れる尤度が用いられる。To briefly describe a method of restoring information from a received signal sequence by a sequential decoding algorithm, an error correction decoding device (hereinafter, also simply referred to as a decoder) has a circuit (hereinafter, referred to as a code) having the same function as a corresponding encoder. For example, if the length of an information symbol is 2 bits, all four possible bit strings of 00, 01, 10, and 11 are input to the encoder duplication. Compare the output bit sequence of the duplicate with the received signal sequence,
The information symbol that gives the code symbol closest to the received signal sequence is estimated to be the transmitted information symbol. As a measure of the closeness, a likelihood called Fano likelihood defined by the following equation is generally used.
λ＝log2｛ｐ（y|x）/p（ｙ）｝−Ｂ ここでｐ（ｙ）は受信信号がｙである確率を、ｐ（y|
x）は符号ビットｘが送られた下で復号器が受信信号ｙ
を受け取る確率である。また、Ｂはバイアスと呼ばれる
固有な値で、予めシミュレーションなどによって最適な
値を決めておく。なお、ファノ尤度は実数値であるが、
実際には装置化の都合上ファノ尤度にほぼ比例した整数
値で近似したものを用いる。ファノアルゴリズムでは、
基本的には、ファノ尤度の累積尤度が最も大きくなる情
報シンボル列を送られた情報シンボル列だと判定して行
く。もっとも、伝送路上の雑音が強いときには、受信信
号に誤りが多発し、間違った情報シンボルを送られた情
報シンボルだと判定してしまう可能性があるのだが、も
し、復号器が一旦誤った判定をした場合には、それ以後
の符号器複製の内部状態が符号器の内部状態と食い違
い、それ以後は復号器がファノ尤度の大きな情報シンボ
ルを見つけようとしてもなかなか見つからなくなるの
で、過去において誤った判定を行ったことが検出でき
る。従って、逐次復号アルゴリズムでは、復号器がファ
ノ尤度の大きな情報シンボルを見つけにくくなると、過
去において誤った判定を行ったと判定して、符号器複製
の内部状態を過去の状態に戻した後、過去において選ん
だ情報シンボルの次にファノ尤度の大きな情報シンボル
を送られた情報シンボルだと判定して復号化をやり直
す。ただし、次に大きな情報シンボルを見つけ出そうと
しても、すでに探索済みで、見つけることができなけれ
ば、もう一つ過去の状態に戻って同様の操作を行う。復
号器が過去において誤った判定を行ったと判断する厳密
な基準については前記文献に述べられている。なお、逐
次復号アルゴリズムでは、そのような試行錯誤を繰り返
して復号化を行うために一旦出力した復号結果が後で変
更される可能性があるので、復号器の復号結果を装置の
外部に出力するときにはバッファを介して行う必要があ
る。λ = log 2 {p (y | x) / p (y)}-B where p (y) is the probability that the received signal is y, and p (y |
x) indicates that the decoder receives the received signal y after the code bit x is transmitted.
Is the probability of receiving B is a unique value called a bias, and an optimum value is determined in advance by simulation or the like. Although the Fano likelihood is a real value,
In practice, an approximation using an integer value that is almost proportional to the Fano likelihood is used for convenience of implementation of the apparatus. In the Fano algorithm,
Basically, the information symbol sequence in which the cumulative likelihood of the Fano likelihood is the largest is determined to be the transmitted information symbol sequence. However, if the noise on the transmission path is strong, errors may occur frequently in the received signal, and there is a possibility that the wrong information symbol is determined to be the transmitted information symbol. , The internal state of the subsequent coder copy conflicts with the internal state of the coder, and after that, it becomes difficult for the decoder to find information symbols with a large Fano likelihood. It can be detected that the judgment has been made. Therefore, in the sequential decoding algorithm, if it becomes difficult for the decoder to find an information symbol having a large Fano likelihood, it is determined that an erroneous determination has been made in the past, and after returning the internal state of the encoder copy to the past state, The information symbol having the largest Fano likelihood next to the information symbol selected in (2) is determined to be the transmitted information symbol, and decoding is performed again. However, even if an attempt is made to find the next largest information symbol, if the search has already been made and cannot be found, the operation returns to another state in the past and performs the same operation. The exact criteria for determining that a decoder has made an incorrect decision in the past is described in the above-mentioned document. In the sequential decoding algorithm, since the decoding result once output for performing decoding by repeating such trial and error may be changed later, the decoding result of the decoder is output to the outside of the apparatus. Sometimes it needs to be done through a buffer.
さて、上記のような情報シンボルの符号化及び復号化
を実行するための誤り訂正符号化装置及び誤り訂正復号
化装置は、例えば米国人ジョージ・デビット・フォーニ
ィ・ジュニア（George David Forney,Jr.）の米国特許
第3,665,396号明細書に記されているような回路で実現
できる。An error correction encoding device and an error correction decoding device for performing encoding and decoding of an information symbol as described above are, for example, George David Forney, Jr. of the United States. No. 3,665,396, the disclosure of which is hereby incorporated by reference.
しかし、従来方式にあっては、符号化率の変更に対応
する上で、以下のような難点がある。However, the conventional method has the following difficulties in coping with a change in the coding rate.
すなわち、衛星通信などの商用通信ではコスト上の問
題から１種類の集積回路で様々な符号化率に対応するこ
とが要求されるが、従来方式で複数個の符号器に対応す
るには、複数個の符号器複製を復号器内部に備える必要
がある。That is, in commercial communication such as satellite communication, it is required to cope with various coding rates with one type of integrated circuit due to cost problems. Encoder replicas must be provided inside the decoder.
符号化率の変更は、送信側に受信対象となる符号器が
複数個あって、これらが切り替えられるようなとき出現
するが、それら送信側の個々の符号器に対応でき、符号
化率の変更に対処し得るよう、従来は符号器複製も複数
個備えておかなければならない。A change in the coding rate appears when there are a plurality of encoders to be received on the transmitting side and these are switched.However, it is possible to cope with the individual encoders on the transmitting side and change the coding rate. Conventionally, a plurality of encoder replicas must be provided.
このため回路が大規模になり、１個の集積回路で実現
することは困難であるという欠点があった。また従来方
式で複数個の符号器複製の持つ状態保持回路すなわちシ
フトレジスタを共用して装置規模を節約した場合には、
各々の符号器複製が有するシフトレジスタの長さが異な
るために符号器複製での遅延時間が対応する符号器によ
って変動するので、符号化率を変更する際には遅延時間
の補正を必要とするという欠点があった。For this reason, there is a disadvantage that the circuit becomes large-scale and it is difficult to realize the circuit with one integrated circuit. Also, in the conventional method, when the state holding circuit of a plurality of encoder copies, that is, the shift register is shared to reduce the device scale,
Because the length of the shift register included in each encoder copy is different, the delay time in the encoder copy varies depending on the corresponding encoder. Therefore, when changing the coding rate, the delay time needs to be corrected. There was a disadvantage.
本発明の目的は従来の誤り訂正復号化装置の上記欠点
を取り除き、小規模な回路で符号器の切り替えに容易に
対応できるような誤り訂正復号化装置を提供することに
ある。SUMMARY OF THE INVENTION An object of the present invention is to eliminate the above-mentioned disadvantages of the conventional error correction decoding apparatus and to provide an error correction decoding apparatus which can easily cope with the switching of the encoder with a small circuit.
本発明の誤り訂正復号化装置は、 順に入力されてくる情報シンボルを状態保持回路に保
持し状態保持回路の内部状態を関数発生器に入力して得
られた冗長シンボルを情報シンボルに付加してこれを符
号シンボルとして出力する誤り訂正符号化装置に対応す
る誤り訂正復号化装置において、 ダミーのビットを発生するダミービット発生回路を具
備し、 このダミービット発生回路の出力を情報シンボルに付
加し、情報シンボルを符号シンボルと同じ長さにして復
号化を実行することを特徴としている。The error correction decoding apparatus of the present invention holds information symbols that are sequentially input in a state holding circuit, and adds redundant symbols obtained by inputting the internal state of the state holding circuit to a function generator to the information symbols. An error correction decoding device corresponding to the error correction encoding device outputting this as a code symbol, comprising a dummy bit generation circuit for generating a dummy bit, and adding an output of the dummy bit generation circuit to an information symbol, The decoding is performed with the information symbol having the same length as the code symbol.
本発明のように情報シンボルにダミービットを付け加
えて符号シンボルの長さと等しくしてやれば、符号化率
が変更されても状態保持回路の長さすなわち容量を変更
する必要がない。また、このようにすると、制御回路の
構成も容易となる。If a dummy bit is added to an information symbol to make it equal to the length of a code symbol as in the present invention, it is not necessary to change the length of the state holding circuit, that is, the capacity, even if the coding rate is changed. This also facilitates the configuration of the control circuit.
次に、本発明について図面を参照して説明する。 Next, the present invention will be described with reference to the drawings.
第１図は本発明の誤り訂正復号化装置の一実施例の構
成を示す。FIG. 1 shows the configuration of an embodiment of the error correction decoding apparatus according to the present invention.
第１図に示すように、この装置は、入力端子108と出
力端子109とを有し、更に選択信号が供給される入力端
子101を備えている。As shown in FIG. 1, the apparatus has an input terminal 108 and an output terminal 109, and further includes an input terminal 101 to which a selection signal is supplied.
入旅端子108は、送信側の対応する符号器からの送出
出力が伝送路等を介して送られて来る端子であり、ま
た、出力端子109は、復号結果を取り出すための端子で
ある。入力端子101に供給される信号は、情報シンボル
の長さ、符号シンボルの長さに関する選択信号である。The incoming / outgoing terminal 108 is a terminal to which a transmission output from the corresponding encoder on the transmitting side is sent via a transmission line or the like, and the output terminal 109 is a terminal for taking out a decoding result. The signal supplied to the input terminal 101 is a selection signal relating to the information symbol length and the code symbol length.
以下では情報シンボルの長さをｋビットとし、符号シ
ンボルの長さをｎビットとする。すなわち符号シンボル
のうちｎ−ｋビットが冗長ビットである。なお（k,n）
の組は入力端子101に供給される選択信号に応じて、
（1,2）、（3,4）、（7,8）と変更される。また従来の
復号器と同一部分については略記する。Hereinafter, the length of the information symbol is k bits, and the length of the code symbol is n bits. That is, nk bits of the code symbol are redundant bits. (K, n)
Is set according to the selection signal supplied to the input terminal 101.
(1,2), (3,4), (7,8). The same parts as those of the conventional decoder are abbreviated.
第１図において、符号器複製は状態保持回路102、関
数発生器103とで構成される。関数発生器103には入力端
子101の選択信号が供給されており、選択信号に応じて
関数を変更する。ただし関数はそれぞれの選択信号に対
して対応する符号器が具備しているものと同一機能のも
のである。状態保持回路102は例えば双方向シフトレジ
スタで構成される。状態保持回路102では各々の情報シ
ンボルに対してダミーのビットも保持するので、状態保
持回路102の保持するビット数は対応する符号器の状態
保持回路に比べて容量がn/k倍になる。In FIG. 1, the encoder copy is composed of a state holding circuit 102 and a function generator 103. A selection signal of the input terminal 101 is supplied to the function generator 103, and the function is changed according to the selection signal. However, the function has the same function as that provided in the encoder corresponding to each selection signal. The state holding circuit 102 is composed of, for example, a bidirectional shift register. Since the state holding circuit 102 also holds dummy bits for each information symbol, the number of bits held by the state holding circuit 102 is n / k times as large as that of the corresponding state holding circuit of the encoder.
ダミービットの上述の保持は、情報シンボルへのダミ
ービットの付加によって行われる。このため、図に示す
ように、ダミーのビットを発生するダミービット発生回
路104が設けられている。このダミービット発生回路104
には、入力端子101から選択信号が供給されるようにな
っており、その出力を情報シンボルに付加する。復号化
は、かかるダミービットの付加によって、情報シンボル
を符号シンボルと同じ長さにしてこれを実行する。The above-described holding of the dummy bit is performed by adding the dummy bit to the information symbol. Therefore, as shown in the figure, a dummy bit generation circuit 104 for generating a dummy bit is provided. This dummy bit generation circuit 104
, A selection signal is supplied from the input terminal 101, and its output is added to the information symbol. Decoding is performed by adding the dummy bits to make the information symbol the same length as the code symbol.
なお、図中、105は逐次復号制御回路、106はバッフ
ァ、107は入出力制御回路を示す。In the figure, 105 is a sequential decoding control circuit, 106 is a buffer, and 107 is an input / output control circuit.
このように、本実施例の装置は、順に入力されてくる
情報シンボルを状態保持回路に保持し状態保持回路の内
部状態を関数発生器に入力して得られた冗長シンボルを
情報シンボルに付加してこれを符号シンボルとして出力
する誤り訂正符号化装置に対応する誤り訂正復号化装置
であって、ダミーのビットを発生するダミービット発生
回路104を具備して、ダミービット発生回路の出力を情
報シンボルに付加し、情報シンボルを符号シンボルと同
じ長さにして復号化を実行する。As described above, the apparatus according to the present embodiment holds the information symbols that are sequentially input in the state holding circuit and adds the redundant symbols obtained by inputting the internal state of the state holding circuit to the function generator to the information symbols. An error correction decoding device corresponding to an error correction encoding device for outputting the same as a code symbol, comprising a dummy bit generation circuit 104 for generating dummy bits, and outputting an output of the dummy bit generation circuit as an information symbol. To make the information symbol the same length as the code symbol and perform decoding.
次に、動作について説明する。 Next, the operation will be described.
第１図における信号の動きは次の通りである。アナロ
グ受信信号をA/D変換して得られた受信信号は、入力端
子108から入力されて入出力制御回路107を介して一旦バ
ッファ106に蓄えられ、逐次復号制御回路105が必要とす
るときに読み出される。逐次復号制御回路105は状態保
持回路102に情報シンボルの推定値を保持し、それに対
応する関数発生器103の出力を得る。そしてバッファ106
から読み出した受信信号と関数発生器103の出力を比較
して情報シンボルの推定値の確からしさを判定する。も
し逐次復号制御回路105が推定値を正しいと判断すれ
ば、状態保持回路102の内容は右にシフトされて押し出
された情報シンボルの推定値が復号結果として、バッフ
ァ106に書き込まれる。また逐次復号制御回路105が推定
値を誤っていると判断した場合には、過去の推定値がバ
ッファ106から読み出されて状態保持回路102の右端に押
し込まれて、状態保持回路102の内容が左にシフトさ
れ、過去の状態に戻される。逐次復号制御回路から出力
されるｋビットの推定値には、ダミービット発生回路10
4が出力するｎ−ｋビットのダミービットが付け加えら
れる。The signal movement in FIG. 1 is as follows. A reception signal obtained by A / D conversion of an analog reception signal is input from an input terminal 108, temporarily stored in a buffer 106 via an input / output control circuit 107, and used when the sequential decoding control circuit 105 needs it. Is read. The successive decoding control circuit 105 holds the estimated value of the information symbol in the state holding circuit 102, and obtains the output of the function generator 103 corresponding thereto. And buffer 106
Is compared with the output of the function generator 103 to determine the likelihood of the estimated value of the information symbol. If the sequential decoding control circuit 105 determines that the estimated value is correct, the contents of the state holding circuit 102 are shifted to the right, and the estimated value of the pushed out information symbol is written to the buffer 106 as a decoding result. When the sequential decoding control circuit 105 determines that the estimated value is incorrect, the past estimated value is read from the buffer 106 and pushed into the right end of the state holding circuit 102, and the contents of the state holding circuit 102 are read. Shift to the left and return to the past. The k-bit estimated value output from the sequential decoding control circuit includes a dummy bit generation circuit 10.
The nk dummy bits output by 4 are added.
ここで、このようにｎ−ｋビットのダミービットの付
加を行うのは、次のような観点からである。Here, the addition of nk dummy bits is performed from the following viewpoint.
すなわち、従来方式では冗長シンボルの処理をする際
には符号器複製の内部状態を変更しなかったが、この装
置では冗長シンボルを調べる際にはダミービットを状態
保持回路102に保持させて内部状態を更新して行くこと
ができる。ところで、本来の状態保持回路の容量すなわ
ち長さは、例えば符号化率が1/2,3/4,7/8と大きくなる
につれてほぼ40,60,70ビットと、符号化率にほぼ比例す
る大きさに選ばれる。従って、この装置のようにｋビッ
トの情報シンボルにｎ−ｋビットのダミービットを付け
加えてｎビットの符号シンボルの長さと等しくしてやれ
ば、符号化率が変更されても状態保持回路の長さすなわ
ち容量を変更する必要がない。That is, in the conventional method, the internal state of the encoder duplication is not changed when processing the redundant symbol, but in this apparatus, when checking the redundant symbol, the dummy bit is held in the state holding circuit 102 so that the internal state is not changed. Can be updated. By the way, the capacity or length of the original state holding circuit is approximately 40, 60, and 70 bits, for example, as the coding rate increases to 1/2, 3/4, 7/8, and is almost proportional to the coding rate. The size is chosen. Therefore, if the length of the n-bit code symbol is made equal to the length of the n-bit code symbol by adding nk dummy bits to the k-bit information symbol as in this device, even if the coding rate is changed, the length of the state holding circuit, that is, No need to change capacity.
換言すれば、符号化率が7/8のとき（前述の（k,n）の
組が（7,8）のとき）にはダミービットを小とし、3/4の
とき（同じく（3,4）のとき）にはそれよりも大とし、1
/2のとき（同じく（1,2）のとき）には更にそれよりも
大とすれば、符号化率の変更にかかわらず、状態保持回
路としては、一定の容量のものを備えておけば足りる。
つまり、従来のように、長さすなわち容量の異なる状態
保持回路を複数個使用しないでも済む。In other words, when the coding rate is 7/8 (when the above (k, n) pair is (7,8)), the dummy bit is made small, and when the coding rate is 3/4 (also (3, In the case of 4), it is larger than that, and 1
In the case of / 2 (also in the case of (1,2)), if it is larger than that, regardless of the change of the coding rate, if the state holding circuit has a certain capacity, Is enough.
That is, unlike the related art, it is not necessary to use a plurality of state holding circuits having different lengths, that is, different capacitances.
またこのようにすると、従来は情報シンボルに対して
は状態保持回路の内部状態を変更し、冗長ビットに対し
ては内部状態は変更しないというように、符号シンボル
のビットが情報シンボルと冗長シンボルのどちらに属す
るかで制御のやり方を変える必要があったが、この装置
ではどちらもシンボルに対しても内部状態を変更するの
で復号器の制御回路の構成が容易になる。In addition, in this case, the bits of the code symbol are changed between the information symbol and the redundant symbol so that the internal state of the state holding circuit is changed for the information symbol and the internal state is not changed for the redundant bit. Although it was necessary to change the control method depending on which group the device belongs to, this device changes the internal state of each symbol, so that the configuration of the control circuit of the decoder is simplified.
すなわち、既述したような遅延時間の補正などの処理
も必要としないで済む。That is, the processing such as the correction of the delay time as described above is not required.
さて、前述の逐次復号制御回路105の動作に戻り、こ
の逐次復号制御回路105が以上の操作を行って行けは、
次第にバッファ106に情報シンボルの推定値すなわち復
号結果が蓄えられて行き、復号結果は最終的に入出力制
御回路107を介して出力端子109から出力されて行く。Now, returning to the operation of the sequential decoding control circuit 105 described above, if the sequential decoding control circuit 105 performs the above operation,
The estimated value of the information symbol, that is, the decoding result is gradually stored in the buffer 106, and the decoding result is finally output from the output terminal 109 via the input / output control circuit 107.
なお、本発明は、既述したような畳み込み符号による
符号化、ファノアルゴリズムによる復号化の符号化復号
化系における誤り訂正に限定されるものではなく、一般
的な木符号と逐次復号アルゴリズムの場合に広く適用で
きる。It should be noted that the present invention is not limited to the error correction in the decoding system using the convolutional coding as described above and the decoding using the Fano algorithm. Widely applicable to.
また、ダミービット付加に関しては、符号化率と本来
の状態保持回路の容量は性格に比例しないので、厳密に
は符号化率によって数ビット程度の調整が必要となる
が、更に、この問題をも解決しようとするときには状態
保持回路の長さを一番長いものに合わせておき、本来の
状態保持回路の長さが短い符号化率に対しては、状態保
持回路の内部状態のうち本来の長さを越える分について
状態保持回路から関数発生器への結線を省略すればよ
い。Also, regarding the addition of dummy bits, since the coding rate and the capacity of the original state holding circuit are not proportional to the characteristics, it is necessary to strictly adjust about several bits depending on the coding rate. When trying to solve the problem, the length of the state holding circuit is set to the longest one, and for an encoding rate where the original length of the state holding circuit is short, the original length of the internal state of the state holding circuit is long. The connection from the state holding circuit to the function generator may be omitted for the excess.
以上説明したように、本発明に従えば、回路を大きく
することなく符号化率の変更に対応できるような誤り訂
正復号化装置が容易に構成できる。As described above, according to the present invention, an error correction decoding device that can cope with a change in the coding rate without increasing the size of the circuit can be easily configured.
従って本発明がコンピュータと通信とが融合したシス
テムによって構成される今後の情報化社会において、伝
送あるいは蓄積などによって生じる誤りからデータを保
護する目的で効果を発揮できることは明らかである。Therefore, it is apparent that the present invention can be effectively used for the purpose of protecting data from errors caused by transmission or storage in the future information society constituted by a system in which computer and communication are integrated.
第１図は本発明の一実施例を示す図である。 101,108……入力端子 102……状態保持回路 103……関数発生器 104……ダミービット発生回路 105……逐次復号制御回路 106……バッファ 107……入出力制御回路 109……出力端子 FIG. 1 shows an embodiment of the present invention. 101, 108 input terminals 102 state holding circuit 103 function generator 104 dummy bit generation circuit 105 sequential decoding control circuit 106 buffer 107 input / output control circuit 109 output terminal
Claims (1)
持回路に保持し状態保持回路の内部状態を関数発生器に
入力して得られた冗長シンボルを情報シンボルに付加し
てこれを符号シンボルとして出力する誤り訂正符号化装
置に対応する誤り訂正復号化装置において、 ダミーのビットを発生するダミービット発生回路を具備
し、 このダミービット発生回路の出力を情報シンボルに付加
し、情報シンボルを符号シンボルと同じ長さにして復号
化を実行することを特徴とする誤り訂正復号化装置。An information symbol which is sequentially input is held in a state holding circuit, and a redundant symbol obtained by inputting an internal state of the state holding circuit to a function generator is added to the information symbol to be used as a code symbol. An error correction decoding device corresponding to an error correction encoding device for outputting, comprising a dummy bit generation circuit for generating dummy bits, adding an output of the dummy bit generation circuit to an information symbol, and converting the information symbol to a code symbol. An error correction decoding device, wherein decoding is executed with the same length as that of the error correction decoding device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63058442A JP2570369B2 (en) | 1988-03-14 | 1988-03-14 | Error correction decoding device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63058442A JP2570369B2 (en) | 1988-03-14 | 1988-03-14 | Error correction decoding device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01232830A JPH01232830A (en) | 1989-09-18 |
| JP2570369B2 true JP2570369B2 (en) | 1997-01-08 |
Family
ID=13084511
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63058442A Expired - Lifetime JP2570369B2 (en) | 1988-03-14 | 1988-03-14 | Error correction decoding device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2570369B2 (en) |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57155857A (en) * | 1981-03-23 | 1982-09-27 | Kokusai Denshin Denwa Co Ltd <Kdd> | Maximum likelihood method and apparatus for error |
| JPS57207960A (en) * | 1981-06-17 | 1982-12-20 | Toshiba Corp | Method for adding error correcting code to variable length data |
| JPS62159922A (en) * | 1986-01-09 | 1987-07-15 | Nec Corp | Error correction coding and decoding device |
| JPS63299412A (en) * | 1987-05-29 | 1988-12-06 | Fujitsu Ltd | Sequential decoder |
| JP2551027B2 (en) * | 1987-09-25 | 1996-11-06 | 国際電信電話株式会社 | Sequential decoding method and device |
-
1988
- 1988-03-14 JP JP63058442A patent/JP2570369B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01232830A (en) | 1989-09-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3737204B2 (en) | Error correction method and apparatus | |
| US4276646A (en) | Method and apparatus for detecting errors in a data set | |
| KR100508613B1 (en) | Encoding/decoding device and encoding/decoding method | |
| US20020075715A1 (en) | Memory device, method of accessing the memory device, and Reed-Solomon decoder including the memory device | |
| EP0127984B1 (en) | Improvements to apparatus for decoding error-correcting codes | |
| US5537424A (en) | Matched spectral null codes with partitioned systolic trellis structures | |
| US4896353A (en) | Apparatus for fast decoding of a non-linear code | |
| EP0753942A2 (en) | Word-wise processing for reed-solomon codes | |
| GB2124806A (en) | Method of correcting errors in binary data | |
| EP1282237A2 (en) | Decoding method and decoding apparatus of product code | |
| JPS63161731A (en) | Sequential error correction decoding device | |
| JPS5846741A (en) | Decoder | |
| JP2570369B2 (en) | Error correction decoding device | |
| JP2715398B2 (en) | Error correction codec | |
| JPH0353815B2 (en) | ||
| JPS6029068A (en) | Transmission error detection system | |
| JPH05175852A (en) | Error correction encoding/decording device | |
| JPH0365698B2 (en) | ||
| JP2621582B2 (en) | Successive decoding device | |
| JPS62159922A (en) | Error correction coding and decoding device | |
| KR100275605B1 (en) | Decoding method and decoding apparatus | |
| GB2252702A (en) | Channel coding for speech | |
| AU610987B2 (en) | Method and apparatus for decoding error correction code | |
| JPS63161732A (en) | Reset signal generator for sequential error correction decoding device | |
| JPH0740672B2 (en) | Bit serial error correction decoding device |