JP2564859B2 - バッファ装置 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、伝送速度が異なる伝送路間で情報の伝達を
行う場合に、到着側の伝送速度が高くなったときに到着
した情報を一時記憶し、送信側の伝送路の伝送速度に合
わせて出力するいわゆるバッファ装置に関し、特に通信
網等において運ばれるパケットの一時記憶を行ういわゆ
るパケットバッファのうち、映像，音声，計算データ等
の待合わせ時間や廃棄される確率に対する許容限度の異
なる情報を混在させて扱うことの可能な、バッファ装置
に関する。

〔従来の技術〕

従来も、第３図に示す如き、幾つかの先入れ先出し記
憶装置に対し、順次、記憶状態を走査し、パケットを一
時記憶した先入れ先出し記憶装置を見つけるいわゆるポ
ーリング回路を用い、ポーリング回路において走査の順
序を周期的に変更するものは知られていた。しかし、実
用上は、走査の開始からパケットを一時記憶した先入れ
先出し記憶装置に行き当たるまでの何回かの走査に長時
間を要するため、映像等の高速な情報を扱うバッファ装
置には適さないという問題があった。

〔発明が解決しようとする問題点〕

高速な情報を扱うバッファ装置としては、ポーリング
回路に代えて、固定的な優先順次でパケットを一時記憶
中の先入れ先出し記憶装置を選択する、通常のプライオ
リティエンコーダ回路を用いたものがあったが、第二以
降の優先順位の先入れ先出し記憶装置からの出力は、第
一の優先順位の先入れ先出し記憶装置が空のときしか行
われないため、第二以降で扱われるパケット種別では、
バッファ装置におけるパケットの待合わせ時間や、先入
れ先出し記憶装置の溢れによるパケットの廃棄の発生す
る確率（いわゆる廃棄率）といったパケット転送の特性
が不利になり過ぎる。

このため、例えば、音声情報の如く、廃棄率はやや高
くても良いが待合わせ時間を小さくすべきパケット種別
を第二以降の優先順次で扱うと仮定すると、待合わせ時
間の制限を守るには廃棄率が極度に高くなり、しかも、
待合わせ時間の制限値は確率的にしか保証できず、結
局、このような種別のパケットまで第一の優先順位でし
か扱えないことになる。ところが、第一の優先順位すな
わち最優先で扱うパケットの割合をむやみに多くできな
いのは自明のことであり、伝送路の効率が低下してしま
うという問題があった。

本発明は上記事情に鑑みてなされたもので、その目的
とするところは、従来のバッファ装置における上述の如
き問題を解消し、出力を行う先入れ先出し記憶装置の選
択に保持メモリの出力に従って優先順位を変更できる可
変プライオリティエンコーダ回路を用いることにより、
高速なものを含む多様な性質の情報を、高い伝送路使用
能率で扱えるバッファ装置を提供することにある。

〔問題点を解決するための手段〕

本発明の上記目的は、運ばれる情報の性質が異なる複
数の種類のパケットを混在させて伝送するための、伝送
速度が異なる第一，第二の伝送路間に速度整合のために
挿入されるバッファ装置であって、複数の先入れ先出し
記憶装置と、該先入れ先出し記憶装置に、前記第一の伝
送路から到着したパケットを種類別に振分ける分離回路
とを備えたものにおいて、出力を行う前記先入れ先出し
記憶装置の選択に、前記保持メモリの出力に従って優先
順位を変更可能な可変プライオリティエンコーダ回路を
用い、該可変プライオリティエンコーダ回路の発生する
信号に従う多重化回路により、前記先入れ先出し記憶装
置から前記第二の伝送路へ出力を行う際の、出力を行う
前記先入れ先出し記憶装置の優先順位を、外部から前記
保持メモリに書込む内容に従って周期的に変更する如く
構成したことを特徴とするバッファ装置によって達成さ
れる。

〔作用〕

本発明に係わるバッファ装置においては、基本構成と
して、複数の先入れ先出し記憶装置と分離回路，保持メ
モリ，可変プライオリティエンコーダ回路および多重化
回路を備えており、前記第一の伝送路から到着したパケ
ットを前記分離回路によって各先入れ先出し記憶装置に
振分け、ここからの出力を行う際には、前記保持メモリ
の出力に従って優先順位を変更可能な可変プライオリテ
ィエンコーダ回路の発生する信号に従う多重化回路によ
り、出力を行う前記先入れ先出し記憶装置の優先順位
を、外部から前記保持メモリに書込む内容に従って周期
的に変更する如く構成したことを特徴とするものであ
る。

〔実施例〕

以下、本発明の実施例を図面に基づいて詳細に説明す
る。

第１図は、本発明の一実施例であるバッファ装置のブ
ロック構成図である。図において、２は分離回路、３は
保持メモリ、４は後述する可変プライオリティエンコー
ダ回路、５は多重化回路、10〜13は先入れ先出し記憶装
置を示している。

上記分離回路２は、到着するパケットの振分けを行う
機能を有するものである。また、保持メモリ３は、第二
の伝送路101が１個のパケットを伝送する時間毎にその
記憶内容から順次周期的に出力する機能を有するもので
あり、これによって毎回新たな先入れ先出し記憶装置間
の優先順位を指示する信号が、信号線130に出力され
る。

前記可変プライオリティエンコーダ回路４は、上記信
号線130の信号に従って、パケットを一時記憶中の先入
れ先出し記憶装置の一つを選択し、その番号を信号線14
0に出力する機能を有する。例えば、先入れ先出し記憶
装置10および12がパケットを一時記憶しているときに、
保持メモリ３が10,11,12,13なる優先順序を指示すれ
ば、信号線140への出力は、10を示す信号となる。

前記多重化回路５は、上記信号線140からの入力に従
い、選択された先入れ先出し記憶装置から１個のパケッ
トを読出し、第二の伝送路101に出力する機能を有す
る。

なお、保持メモリ３の記憶内容は、予め制御プロセッ
サ等の外部の制御手段によって書込まれるが、上記外部
の制御手段が書込む１周期分の優先順序は、本バッファ
装置とは独立な手段によって伝達された伝送路の使用状
況、あるいは、前記各先入れ先出し記憶装置が一時記憶
中のパケット数等の記憶状況を出力する信号線114から1
17によって伝達される記憶状況、またはそれらを合わせ
た状況に基づいて決定される。前者のみに基づく場合
は、信号線114〜117は不要である。

本実施例で用いる、保持メモリ３の記憶内容および可
変プライオリティエンコーダ回路４の具体的構成として
は、例えば、保持メモリ３の記憶内容は、最も優先的に
出力すべき先入れ先出し記憶装置の番号とし、可変プラ
イオリティエンコーダ回路４を、信号を巡回させて切替
えるシフトマトリクス回路41と、通常のプライオリティ
エンコーダ回路42と、先入れ先出し記憶装置の数のモジ
ューロ、すなわち、通常の数式での加算結果が先入れ先
出し記憶装置の数以上のときは加算結果を先入れ先出し
記憶装置の数で除した余りを結果とするという規則のも
とで、加算する加算回路43で構成することが考えられ
る。第２図に、前述の基本的構成の説明と同様に、先入
れ先出し記憶装置が４個のときの、このような可変プラ
イオリティエンコーダ回路４の構成を示す。

例えば、保持メモリ３の出力が３のとき、シフトマト
リクス回路41は、信号線110の信号を信号線411に、同11
1の信号を同412に、同112の信号を同413に、同113の信
号を同410に、それぞれ伝達する。このとき、通常のプ
ライオリティエンコーダ回路42は、信号線113,110,111
および112の優先順序で動作し、信号線113にパケット一
時記憶中を表わす信号が入力すると“0"を、また、信号
線113が空きを表わし、信号線110が一時記憶中を表わす
とき“1"を、信号線113と110が空きを表わし、信号線11
1が一時記憶中ならば“2"を、信号線113,110,111が空き
で、信号線112が一時記憶中ならば“3"を出力する。

先入れ先出し記憶装置の数が４のときは、加算回路43
は、モジュロ４の加算器、すなわち、通常の２進加算器
の下位２ビットのみを有効出力とするものである。すな
わち、保持メモリ３の出力が３のときは、通常のプライ
オリティエンコーダ回路42の出力が０なら０＋３＝３、
１なら１＋３＝０、２なら２＋３＝１、３なら３＋３＝
２を出力する。

以上のシフトマトリクス回路41、通常のプライオリテ
ィエンコーダ回路42、加算回路43の動作の結果、信号線
113,110,111および112からの信号の優先順序で出力を行
う先入り先出し記憶装置の選択が行われる。保持メモリ
３の出力が0,1,2のときも、それぞれ同様に、信号線11
0,111,112からの信号を最優先として出力を行う先入り
先出し記憶装置が選択される。

上述の如く構成された本実施例のバッファ装置の動作
の概要は、以下の通りである。

保持メモリ３には、前にも述べた如く、予め制御プロ
セッサ等の外部の制御手段によって、上記先入れ先出し
記憶装置10〜13の優先順序が書込まれるものとし、本実
施例においては、保持メモリ３の記憶内容を、最も優先
的に出力すべき先入れ先出し記憶装置の番号としてい
る。

第一の伝送路100から到着したパケットは、分離回路
２において振分けられ、種別ごとに先入れ先出し記憶装
置10〜13に一時記憶される。

保持メモリ３は、第二の伝送路101が１個のパケット
を伝送する時間毎に、その記憶内容から順次周期的に出
力し、これによって毎回新たな先入れ先出し記憶装置10
〜13間の優先順位を指示する信号を、信号線130に出力
する。

可変プライオリティエンコーダ回路４は、信号線130
の信号に従ってパケットを一時記憶中の先入れ先出し記
憶装置10〜13の一つを選択し、その番号を信号線140に
出力する。

多重化回路５は、信号線140からの入力に従って選択
された先入れ先出し記憶装置から１個のパケットを読出
し、第二の伝送路101に出力する。

この際、本実施例では、従来技術のうち、ポーリング
回路を用いるものとの比較においては、高速な情報を扱
うのに適するという効果を有し、また、通常のプライオ
リティエンコーダを用いるものとの比較においては、パ
ケットの種別間の転送特性の格差を調節できるという効
果を有する。

上記実施例においては、可変プライオリティエンコー
ダ４を、信号線110〜113の順序を周回させるようにした
例を示したが、従来技術の項にも述べた如く、優先的な
出力がパケットの転送特性に与える影響は、最優先とす
るか否かが支配的であるため、保持メモリ３の一出力周
期内に占める出力値０〜３の割合を制御することによっ
て、各種別のパケットの転送特性を制御できる。

また、実用上のパケットの転送特性は、単なる優先順
位で規定されるものではなく、バッファ装置における待
ち合わせ時間と廃棄率の二つの値で規定される。従っ
て、実用的なバッファ装置としては、待ち合わせ時間の
最大値と廃棄率とを、独立に制御できることが有効であ
る。

本発明のバッファ装置では、各先入れ先出し記憶装置
に、一時記憶するパケットの長さの合計を制限する機能
を持たせることにより、待ち合わせ時間の最大値と廃棄
率とを独立に制御できる。以下、これについて説明す
る。

前述の如く構成された本実施例のバッファ装置におい
ては、最悪の場合でも、各先入れ先出し記憶装置は、割
当てられた最優先で出力が行われる時間だけは、出力が
可能である。従って、本発明のバッファ装置の待ち合わ
せ時間および廃棄率は最悪の場合でも、一時記憶するパ
ケット長さの合計の制限が等しく、出力伝送路の伝送速
度が（第二の伝送路101の伝送速度）×（各先入れ先出
し記憶装置が最優先で出力される時間の割合）に等しい
単独の先入れ先出し記憶装置の値を越えないことが保証
できる。単独の先入れ先出し記憶装置は、一時記憶する
パケット長さの合計の制限と出力伝送路の伝送速度を外
部から制御できるときには、待ち合わせ時間の最大値と
廃棄率を独立に制御できるから、本発明のバッファ装置
は、パケットの種別毎に待ち合わせ時間の最大値と廃棄
率を独立に制御できる。なお、扱うパケットの長さが一
定ならば、一時記憶の制限はパケット数で規定できる。

上記構成によれば、前述の効果の他に、全パケット種
別について、待ち合わせ時間の最大値が確定値で制御時
間できるため、待ち合わせ時間の最大値と廃棄率を独立
に制御でき、伝送路を有効利用する上で大きな効果があ
る。

〔発明の効果〕

以上述べた如く、本発明によれば、運ばれる情報の性
質が異なる複数の種類のパケットを混在させて伝送する
ための、伝送速度が異なる第一，第二の伝送路間に速度
整合のために挿入されるバッファ装置であって、複数の
先入れ先出し記憶装置と、該先入れ先出し記憶装置に、
前記第一の伝送路から到着したパケットを種類別に振分
ける分離回路とを備えたものにおいて、出力を行う前記
先入れ先出し記憶装置の選択に、前記保持メモリの出力
に従って優先順位を変更可能な可変プライオリティエン
コーダ回路を用い、該可変プライオリティエンコーダ回
路の発生する信号に従う多重化回路により、前記先入れ
先出し記憶装置から前記第二の伝送路へ出力を行う際
の、出力を行う前記先入れ先出し記憶装置の優先順位
を、外部から前記保持メモリに書込む内容に従って周期
的に変更する如く構成したので、高速なものを含む多様
な性質の情報を、高い伝送路使用能率で扱えるバッファ
装置を実現できるという顕著な効果を奏するものであ
る。

【図面の簡単な説明】

第１図は本発明の一実施例であるバッファ装置のブロッ
ク構成図、第２図は可変プライオリティエンコーダ回路
の構成例を示す図、第３図は従来のバッファ装置の一例
を示す構成図である。 2:分離回路、3:保持メモリ、4:可変プライオリティエン
コーダ回路、5:多重化回路、10〜13:先入れ先出し記憶
装置、41:シフトマトリクス回路、42:通常のプライオリ
ティエンコーダ回路、43:加算回路、100:第一の伝送
路、101:第二の伝送路、110〜113:先入れ先出し記憶装
置10〜13がパケットを一時記憶中であることを示す信号
線、114〜117:記憶状況を伝達する信号線、130:優先順
位を伝達する信号線、140:選択された先入れ先出し記憶
装置番号を伝達する信号線。

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】運ばれる情報の性質が異なる複数の種類の
   パケットを混在させて伝送するための、伝送速度が異な
   る第一，第二の伝送路間に速度整合のために挿入される
   バッファ装置であって、前記パケットの種類別に設けら
   れた、パケットを一時記憶する機能およびパケット出力
   用の信号線とは独立な信号線からその記憶状態を常時出
   力する機能を有する複数の先入れ先出し記憶装置と、前
   記先入れ先出し記憶装置に、前記第一の伝送路から到着
   したパケットを種類別に振分ける分離回路と、前記先入
   れ先出し記憶装置内のパケットの記憶状態を含む信号に
   基づいて、選択された先入れ先出し記憶装置からパケッ
   トを取出し、前記第二の伝送路に送り出す多重化回路を
   備えたものにおいて、外部から予め書込まれた記憶内容
   を先頭から順次出力する動作を、ある一定の周期で繰り
   返す保持メモリと、該保持メモリの出力に従って、前記
   先入れ先出し記憶装置のうち、パケットが一時記憶され
   ている状態になっているものの中から、出力を行う先入
   れ先出し記憶装置を選択する信号を発生する可変プライ
   オリティエンコーダ回路を設けるとともに、前記多重化
   回路を、前記可変プライオリティエンコーダ回路の発生
   する信号に従う如く構成することにより、前記先入れ先
   出し記憶装置から前記第二の伝送路へ出力を行う際、出
   力を行う前記先入れ先出し記憶装置の優先順位を、外部
   から前記保持メモリに書込む内容に従って周期的に変更
   する如く構成したことを特徴とするバッファ装置。
2. 【請求項２】前記保持メモリに予め書込まれる内容は、
   各時点において最も優先的に出力を行う前記先入れ先出
   し記憶装置の番号を指定する情報になっており、前記可
   変プライオリティエンコーダ回路は、前記各先入れ先出
   し記憶装置からの記憶状態を示す入力信号のうち、前記
   保持メモリの指定する先入れ先出し記憶装置からの信号
   が先頭になる如く巡回した位置の出力端子に出力を行う
   シフトマトリクス回路と、該シフトマトリクス回路の各
   出力を入力とし、固定された優先順位で信号が入力して
   いる位置を選択し、その番号を発生する通常のプライオ
   リティエンコーダ回路、および、該プライオリティエン
   コーダ回路の出力に前記保持メモリの出力を前記先入れ
   先出し記憶装置の数のモジュロで加算する加算回路とで
   構成されていることを特徴とする、特許請求の範囲第１
   項記載のバッファ装置。
3. 【請求項３】前記各先入れ先出し記憶装置が、外部から
   の制御信号によって、一時記憶するパケットの数あるい
   はパケットの長さの合計を制限でき、新たに到着したパ
   ケットを入力すると前記制限を超過する場合は、該新た
   に到着したパケットを廃棄する如く構成されていること
   を特徴とする、特許請求の範囲第１項または第２項記載
   のバッファ装置。