JP2562837B2 - Communication control method - Google Patents
Communication control methodInfo
- Publication number
- JP2562837B2 JP2562837B2 JP63332659A JP33265988A JP2562837B2 JP 2562837 B2 JP2562837 B2 JP 2562837B2 JP 63332659 A JP63332659 A JP 63332659A JP 33265988 A JP33265988 A JP 33265988A JP 2562837 B2 JP2562837 B2 JP 2562837B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- modem
- transmitted
- communication control
- transmission
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Communication Control (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Error Detection And Correction (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Description
【発明の詳細な説明】 〔概 要〕 ビタビアルゴリズムによって復号を行なうビタビ復号
器を具える受信モデムとこの受信モデムに対する信号モ
デムを含み、送信モデム側から受信モデム側へのデータ
送信を制御する通信制御方式に関し、 トレーニング信号のとき、ビタビ遅延によるスクラン
ブラとデスクランブラの値不一致によって生ずる受信側
出力データの誤り発生を防止することを目的とし、 送信モデムは、データソースから入力される信号をス
クランブルするスクランブル手段と、通信開始において
トレーニング信号を受信モデムに送信し、受信モデムと
の間の通信手順を制御する通信制御手段と、通信制御手
段が制御する通信手順において、スクランブルされた２
進の“1"の信号列の送信であれば、スクランブルされた
２進の“1"が送信される前にスクランブル手段が格納す
る少なくともビタビ遅延時間に相当する信号列を所定の
信号列に書き換える書換手段とを具えるように構成す
る。DETAILED DESCRIPTION [Outline] Communication for controlling data transmission from a transmitting modem side to a receiving modem side, which includes a receiving modem including a Viterbi decoder for decoding by a Viterbi algorithm and a signal modem for the receiving modem. Regarding the control method, in the case of a training signal, the transmission modem scrambles the signal input from the data source in order to prevent the occurrence of errors in the output data on the receiving side caused by the discrepancy between the scrambler and the descrambler due to Viterbi delay. Scrambling means for transmitting the training signal to the receiving modem at the start of communication and controlling the communication procedure with the receiving modem; and the communication procedure controlled by the communication controlling means
In the case of transmission of a binary "1" signal sequence, the signal sequence corresponding to at least the Viterbi delay time stored in the scramble means is rewritten into a predetermined signal sequence before the scrambled binary "1" is transmitted. And a rewriting means.
本発明は、通信制御方式に関し、特に、ビタビアルゴ
リズムによって復号を行なうビタビ復号器を具える受信
モデムと、この受信モデムに対する送信モデムを含み、
送信モデム側から受信モデム側へのデータ送信を制御す
る通信制御方式に関するものである。The present invention relates to a communication control system, and in particular, includes a receiving modem including a Viterbi decoder that performs decoding according to the Viterbi algorithm, and a transmitting modem for the receiving modem.
The present invention relates to a communication control method for controlling data transmission from the transmitting modem side to the receiving modem side.
通信速度の向上の要求に伴って、モデムにおける処理
速度の高速化が行なわれている。この高速化において通
信品質を保つために誤り訂正が行なえる畳み込み符号法
および最尤復号法が使用され始めている。With the demand for higher communication speed, the processing speed of modems has been increased. In this speed-up, the convolutional coding method and the maximum likelihood decoding method, which can perform error correction in order to maintain communication quality, have begun to be used.
第３図は、従来使用されているモデムの構成を示す。 FIG. 3 shows the configuration of a conventionally used modem.
図において、端末201から出力されるデジタル信号
（原信号）はモデム350において変調され、アナログ信
号に変換された後アナログ回線を介して送信される。こ
の信号はモデム270に受信され、デジタル信号に変換さ
れると復調されてホストコンピュータ290に供給され
る。In the figure, a digital signal (original signal) output from the terminal 201 is modulated in a modem 350, converted into an analog signal, and then transmitted via an analog line. This signal is received by the modem 270, converted into a digital signal, demodulated, and supplied to the host computer 290.
モデム270は復調を行なうために受信信号からクロッ
クの抽出を行なっている。モデム350はモデム270への送
信を高速で処理するために送信信号を直列信号から並列
信号に変換する。また、送信信号が“1"あるいは“0"の
連続になるとモデム270におけるクロックの抽出を正確
に行なうことができないので、スクランプ251に供給し
スクランブルする。この信号は畳み込み符号器253によ
って送信用に符号化されてから送信される。Modem 270 extracts a clock from the received signal for demodulation. Modem 350 converts the transmitted signals from serial signals to parallel signals for fast processing of transmissions to modem 270. If the transmission signal is a sequence of "1" or "0", the clock cannot be accurately extracted in the modem 270, and therefore the signal is supplied to the scrumpt 251 and scrambled. This signal is encoded for transmission by the convolutional encoder 253 and then transmitted.
ここで、例えばCCITTのV33に則って端末201からホス
トコンピュータ290への通信を行なうものとする。第５
図は、CCITTのV33に規定されているトレーニング手順を
示す。Here, it is assumed that communication is performed from the terminal 201 to the host computer 290 in accordance with CCITT V33, for example. Fifth
The figure shows the training procedure specified in CCITT V33.
端末201およびホストコンピュータ290間では通信開始
にあたって回線とトレーニングが行なわれる。まずセグ
メント１においてＡ信号およびＢ信号が交互に出力され
る。ここで信号を位相および振幅で表現した場合に第３
象限に入る信号をA,第４象限をB,第１象限をC,第２象限
をＤと称する。次にセグメント２に移行し、等化器調整
のためにA,B,CおよびＤ信号をランダムに送信する。こ
のセグメント２の開始において、ランダムな信号を送信
するためにスクランブラ251を構成するシフトレジスタ
は“0"にイニシャライズされる。セグメント３では速度
情報を送信し、セグメント４でモデム350を続いてユー
ザデータの送信を行なうためにスクランブルされた２進
の“1"を暫くの間送信する。このスクランブルされた２
進の“1"に続いてユーザデータの送信が行なわれる。A line and training are performed between the terminal 201 and the host computer 290 to start communication. First, in the segment 1, the A signal and the B signal are alternately output. If the signal is expressed here in terms of phase and amplitude, the third
The signal that enters the quadrant is called A, the fourth quadrant is called B, the first quadrant is called C, and the second quadrant is called D. Next, in the segment 2, the A, B, C and D signals are randomly transmitted for equalizer adjustment. At the start of this segment 2, the shift register constituting the scrambler 251 for transmitting a random signal is initialized to "0". In segment 3, speed information is transmitted, and in segment 4, modem 350 transmits a scrambled binary "1" for a while for subsequent transmission of user data. This scrambled 2
Transmission of user data is performed following the "1" in the base.
モデム270では、回線のトレーニングがセグメント４
に移行するとデータ伝送の開始と判定され、ビタビ復号
器271によってビタビ復号を開始する。復号された信号
はデスクランプラ273においてデスクランブルされ、原
信号に変換される。デスクランブルされた信号は並列信
号から直列信号に変換されてホストコンピュータ290に
供給されていた。In modem 270, line training is segment 4
When it shifts to, it is determined that the data transmission is started, and the Viterbi decoder 271 starts the Viterbi decoding. The decoded signal is descrambled in the descrambler 273 and converted into the original signal. The descrambled signal was converted from the parallel signal to the serial signal and supplied to the host computer 290.
ところで、上述した従来の通信制御方式にあっては、
受信側のモデム270にビタビ復号法を用いている。ビタ
ビ復号法は入力される時系列をおった信号を観測し、複
数の信号パスの中から入力されている信号に尤なるパス
を選出する方法である。従って、受信開始から尤なるパ
スを選択し、復号を開始するまで時間差（ビタビ遅延）
が生じる。スクランブルされた２進の“1"の送信（セグ
メント４）が短い場合、スクランブラ251内にはトレー
ニングに使用したABCD信号，スクランブルされた２進の
“1"および送信信号が存在する（尤なるパスの検索範囲
にユーザデータ以外の信号が含まれる）。この状態でビ
タビ復号が開始されると受信側において復号開始の初期
に誤り信号が生成され引き込み特性が劣化するという問
題点があった。By the way, in the above-mentioned conventional communication control system,
The Viterbi decoding method is used for the modem 270 on the receiving side. The Viterbi decoding method is a method of observing an input time-series signal and selecting a path that is likely to be an input signal from a plurality of signal paths. Therefore, there is a time lag (Viterbi delay) from the start of reception until the likelihood path is selected and decoding starts.
Occurs. When the transmission of the scrambled binary "1" (segment 4) is short, the ABCD signal used for training, the scrambled binary "1" and the transmission signal are present in the scrambler 251 (likely Signals other than user data are included in the path search range). If Viterbi decoding is started in this state, there is a problem that an error signal is generated at the beginning of decoding on the receiving side and the pull-in characteristic is deteriorated.
本発明は、このような点にかんがみて創作されたもの
であり、トレーニング信号のとき、ビタビ遅延によるス
クランブラとデスクランブラの値不一致による受信側出
力データの誤り発生を防止するようにした通信制御方式
を提供することを目的としている。The present invention was created in view of such a point, and in the case of a training signal, communication control for preventing the occurrence of an error in the output data of the receiving side due to the value mismatch between the scrambler and the descrambler due to Viterbi delay. It is intended to provide a scheme.
第１図は、本発明の通信制御方式の原理ブロック図で
ある。FIG. 1 is a block diagram of the principle of the communication control system of the present invention.
図において、送信モデム101は、ビタビアルゴリズム
によって復号を行なうビタビ復号手段151を具える受信
モデム150へのデータ送信を制御し、スクランブル手段1
11,通信制御手段113,書換手段115を具える。In the figure, a transmitting modem 101 controls data transmission to a receiving modem 150 including a Viterbi decoding means 151 for performing decoding by a Viterbi algorithm, and scrambling means 1
11, communication control means 113, rewriting means 115.
スクランブル手段111は、データソースから入力され
る信号をスクランブルする。The scramble means 111 scrambles the signal input from the data source.
通信制御手段113は、通信開始においてトレーニング
信号を受信モデム150に送信し、受信モデム150との通信
手順を制御する。The communication control means 113 transmits a training signal to the reception modem 150 at the start of communication and controls the communication procedure with the reception modem 150.
書換手段115は、通信制御手段113が制御する通信手順
において、スクランブルされた２進の“1"の送信であれ
ばスクランブルされた２進の“1"が送信される前にスク
ランブル手段111が格納する少なくともビタビ遅延時間
に相当する信号列を所定の信号列に書き換える。In the communication procedure controlled by the communication control means 113, the rewriting means 115 stores the scramble means 111 before the scrambled binary "1" is transmitted if the scrambled binary "1" is transmitted. The signal sequence corresponding to at least the Viterbi delay time is rewritten to a predetermined signal sequence.
従って、全体として、スクランブルされた２進の“1"
が送信される前にスクランブル手段111が格納する信号
列を所定の信号列に書き換えるように構成される。So overall, the scrambled binary "1"
Before being transmitted, the signal sequence stored in the scramble means 111 is rewritten to a predetermined signal sequence.
送信側は送信モデム101を介して信号を送信し、受信
側は受信モデム150を介して受信する。The transmitting side transmits a signal via the transmitting modem 101, and the receiving side receives via the receiving modem 150.
通信を行なうにあたって、通信制御手段113は送信モ
デム101と受信モデム150間の通信手順を制御する。まず
トレーニング信号が通信制御手段113を介して受信モデ
ム150に送信される。このトレーニング信号が終了する
と送信される信号の供給に先立ってスクランブルされた
２進の“1"を送信する段階に移行する。書換手段115は
通信制御手段113からこのスクランブルされた２進の
“1"の送信の通知を受けるとスクランブルされた２進の
“1"の送信を行なう前にスクランブル手段111に残って
いるトレーニング信号を所定の信号に書き換える。この
後スクランブルされた２進の“1"が送信される。スクラ
ンブルされた２進の“1"が通信制御手段113を介して受
信モデム150に送信される。この後送信信号がモデム101
から受信モデム150に送信される。In performing communication, the communication control means 113 controls the communication procedure between the transmitting modem 101 and the receiving modem 150. First, the training signal is transmitted to the reception modem 150 via the communication control means 113. When this training signal ends, the process moves to the stage of transmitting the scrambled binary "1" prior to the supply of the transmitted signal. When the rewriting means 115 receives the notification of the transmission of the scrambled binary "1" from the communication control means 113, the training signal remaining in the scramble means 111 before transmitting the scrambled binary "1". Is rewritten to a predetermined signal. After this, a scrambled binary "1" is transmitted. The scrambled binary “1” is transmitted to the reception modem 150 via the communication control means 113. After this, the transmission signal is modem 101
From the receiving modem 150.
受信モデム150は、書き換えられた信号を先頭として
送信されてくる信号をビタビ複合手段151において復号
し出力する。The reception modem 150 decodes the signal transmitted with the rewritten signal at the head as the head, and outputs the decoded signal.
本発明にあっては、スクランブルされた２進の“1"の
送信に先立ってスクランブル手段111が格納する信号を
所定の信号に書き換えるので、トレーニング信号のと
き、ビタビ遅延による送受の値不一致によって生ずる受
信側出力データの誤り発生を防止することができる。In the present invention, the signal stored in the scramble means 111 is rewritten to a predetermined signal prior to the transmission of the scrambled binary "1". Therefore, when the training signal is used, the transmission / reception value mismatch due to the Viterbi delay occurs. It is possible to prevent the occurrence of an error in the output data on the receiving side.
以下、図面に基づいて本発明の実施例について詳細に
説明する。Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
第２図は、本発明の一実施例における通信制御方式の
構成を示す。FIG. 2 shows the configuration of the communication control system in one embodiment of the present invention.
I.実施例と第１図との対応関係 ここで、本発明の実施例と第１図との対応関係を示し
ておく。I. Correspondence between Embodiment and FIG. 1 Here, the correspondence between the embodiment of the present invention and FIG. 1 will be described.
送信モデム101は、モデム250に相当する。 The transmitting modem 101 corresponds to the modem 250.
スクランブル手段111は、スクランブル251に相当す
る。The scramble means 111 corresponds to the scramble 251.
通信制御手段113は、制御部255に相当する。 The communication control means 113 corresponds to the control unit 255.
書換手段115は、マイクロプロセッサユニット（MPU）
260に相当する。The rewriting means 115 is a microprocessor unit (MPU).
Equivalent to 260.
受信モデム150は、モデム270に相当する。 Receiving modem 150 corresponds to modem 270.
ビダビ復号手段151は、ビタビ復号器271に相当する。 The Viterbi decoding means 151 corresponds to the Viterbi decoder 271.
以上のような対応関係があるものとして、以下本発明
の実施例について説明する。An embodiment of the present invention will be described below on the basis of the above correspondence.
II.実施例の全体の構成および動作 第２図（ａ）において、本発明実施例の通信制御方式
を採用するモデム250は端末201,MPU260およびモデム270
に接続される。II. Overall Configuration and Operation of Embodiment In FIG. 2 (a), a modem 250 adopting the communication control system of the embodiment of the present invention is a terminal 201, MPU 260 and modem 270.
Connected to.
モデム250は、スクランブラ251,畳み込み符号器253,
制御部255を備える。スクランブラ251は図示しない複数
のシフトレジスタユニットによって構成されている（後
述する）。The modem 250 includes a scrambler 251, a convolutional encoder 253,
The control unit 255 is provided. The scrambler 251 is composed of a plurality of shift register units (not shown) (described later).
モデム270はビタビ復号器271,デスクランブラ273を備
え、ホストコンピュータ290に接続される。デスクラン
ブラ273は図示しない複数のシフトレジスタユニットに
よって構成されている（後述する）。The modem 270 includes a Viterbi decoder 271 and a descrambler 273, and is connected to the host computer 290. The descrambler 273 is composed of a plurality of shift register units (not shown) (described later).
端末201からホストコンピュータ290への通信をCCITT
のV33に則って行なう。CCITT communication from terminal 201 to host computer 290
According to V33 of.
端末201から直列に連結された所定ビット速度（例え
ば、１シンボル５ビットであれば12kbps）のデジタル信
号列をモデム250に供給される。モデム250において、送
信デジタル信号は５ビットの並列信号に変換される。こ
の５ビットの信号はスクランブラ251に供給される。ス
クランブラ251においてスクランブルされた信号は図示
しない変調器によって振幅位相変換がなされ、畳み込み
符号器253において畳み込み符号化（１ビットの冗長信
号が付加された６ビット信号の生成）が行なわれる。こ
の出力は64（26）シンボルのいずれかに割りつけられ
る。この後デジタル−アナログ変換されてアナログ回線
に送出される。A digital signal string of a predetermined bit rate (for example, 12 kbps for 5 bits per symbol) serially connected is supplied from the terminal 201 to the modem 250. In the modem 250, the transmission digital signal is converted into a 5-bit parallel signal. This 5-bit signal is supplied to the scrambler 251. The signal scrambled by the scrambler 251 is amplitude-phase converted by a modulator (not shown), and convolutional encoder 253 performs convolutional coding (generation of a 6-bit signal to which a 1-bit redundant signal is added). This output is assigned to any of the 64 (2 6 ) symbols. After this, digital-analog conversion is performed and the converted signal is sent to the analog line.
モデム270は信号を受信するとアナログ−デジタル変
換によってデジタル信号を得、６ビットの信号をビタビ
復号器271においてビタビ復号法によって復号し、５ビ
ットの信号を得る。この復号された信号はデスクランブ
ラ273に供給されデスクランブルされ原信号に変換され
るとホストコンピュータ290に送られる。Upon receiving the signal, the modem 270 obtains a digital signal by analog-digital conversion, decodes the 6-bit signal in the Viterbi decoder 271 by the Viterbi decoding method, and obtains the 5-bit signal. The decoded signal is supplied to the descrambler 273, descrambled, converted into the original signal, and sent to the host computer 290.
セグメント４（スクランブルされた２進の“1"の送
信）の開始において、MPU260はスクランブラ251を構成
するシフトレジスタに残っている信号を自身がシミュレ
ーションによって求める信号に書き換えるあるいはスク
ランブラ251の内容を全て２進の“1"に書き換えてしま
う。この後セグメント４を実行する。At the start of segment 4 (transmission of scrambled binary "1"), the MPU 260 rewrites the signal remaining in the shift register constituting the scrambler 251 into a signal that the MPU 260 desires by simulation, or changes the content of the scrambler 251. All are rewritten as binary "1". After this, segment 4 is executed.
第２図（ｂ）は本実施例によるトレーニングセグメン
トの関係を示す。受信されるセグメント４は送信される
セグメント４より少なくともビタビ遅延分の信号が付加
されて長くなっている。FIG. 2B shows the relationship between training segments according to this embodiment. The received segment 4 is longer than the transmitted segment 4 by adding at least a signal corresponding to the Viterbi delay.
このようにして、スクランブルされた２進の“1"が送
信される前にスクランブラ251の内容をビタビ遅延分の
シミュレーションによって求めた信号、あるいはビタビ
遅延分の２進の“1"に書き換えてイニシャライズするの
で、初期の引き込み特性を向上させ、トレーニング信号
のとき、ビタビ遅延によるスクランブラとデスクランブ
ラの値不一致によって生ずる受信側出力データの誤り発
生を防止することができる。In this way, before the scrambled binary "1" is transmitted, the contents of the scrambler 251 are rewritten to the signal obtained by the simulation of the Viterbi delay or the binary "1" for the Viterbi delay. Since the initialization is performed, it is possible to improve the initial pull-in characteristic and prevent the occurrence of an error in the output data of the receiving side caused by the discrepancy between the values of the scrambler and the descrambler due to the Viterbi delay in the case of the training signal.
III.スクランブラおよびデスクランブラの構成および動
作 第４図（ａ）は、本実施例に使用したスクランブラ，
第４図（ｂ）は、本実施例に使用したデスクランブラの
構成を示す。III. Configuration and operation of scrambler and descrambler FIG. 4 (a) shows the scrambler used in this embodiment,
FIG. 4B shows the structure of the descrambler used in this embodiment.
第４図（ａ）において、スクランブラは24段のシフト
レジスタユニット4010,…,40123と排他的論理和回路411
によって構成される。24段のシフトレジスタユニット40
1は順次接続されている。In FIG. 4 (a), the scrambler includes a shift register unit 401 0 , ..., 401 23 of 24 stages and an exclusive OR circuit 411.
Composed of 24-stage shift register unit 40
1 is connected in sequence.
排他的論理和回路411には端末201から供給される送信
信号が入力される。また24段のシフトレジスタユニット
4010,…,40123の中からシフトレジスタユニット401
18（18ビット前の信号）およびシフトレジスタユニット
40123（23ビット前の信号）の出力が入力され排他的論
理和がとられる。この排他的論理和回路411の出力はシ
フトレジスタユニット4010に供給されると共にモデル25
0から送出される。The transmission signal supplied from the terminal 201 is input to the exclusive OR circuit 411. 24-stage shift register unit
Shift register unit 401 out of 401 0 , ..., 401 23
18 (signal 18 bits before) and shift register unit
The output of 401 23 (23 bits previous signal) is input and the exclusive OR is taken. Model 25 with the output of the exclusive OR circuit 411 is supplied to the shift register unit 401 0
Dispatched from 0.
第４図（ｂ）において、デスクランブラは24段のシフ
トレジスタユニット4510,…,45123と排他的論理和回路4
61によって構成される。24段のシフトレジスタユニット
451は順次接続される。In FIG. 4 (b), the descrambler includes a shift register unit 451 0 , ..., 451 23 of 24 stages and an exclusive OR circuit 4
It consists of 61. 24-stage shift register unit
451 are connected in sequence.
モデム270に受信される信号はデジタル信号に変換さ
れてシフトレジスタユニット4510に入力される。シフト
レジスタユニット4510の出力は隣のシフトレジスタユニ
ット4511に供給されると共に排他的論理和回路461に供
給される。排他的論理和回路461にはシフトレジスタユ
ニット45118（18ビット前の信号）およびシフトレジス
タユニット45123（23ビット前の信号）の出力が入力さ
れ、排他的論理和がとられる。Signals received by the modem 270 is input is converted into a digital signal to the shift register unit 451 0. The output of the shift register unit 451 0 is supplied to the adjacent shift register unit 451 1 and the exclusive OR circuit 461. The exclusive OR circuit 461 output of the shift register unit 451 18 (18-bit signal before) and the shift register unit 451 23 (23-bit previous signal) is input, an exclusive OR is taken.
スクランブラによって攪拌された信号列は、デスクラ
ンブラによって元の信号列に変換される。The signal sequence mixed by the scrambler is converted into the original signal sequence by the descrambler.
排他的論理和回路461の出力は図示しない並列−直列
変換器に供給され、直列信号に変換されてからホストコ
ンピュータ290に供給される。The output of the exclusive OR circuit 461 is supplied to a parallel-serial converter (not shown), converted into a serial signal, and then supplied to the host computer 290.
IV.発明の変形態様 なお、上述した本発明の実施例にあっては、１シンボ
ル５ビット（伝送速度12kbps）の信号を伝送したが６ビ
ット（伝送速度14.4kbps）の信号であっても良い。IV. Modified Embodiment of the Invention In the above-described embodiment of the present invention, a signal of 5 bits per symbol (transmission rate of 12 kbps) is transmitted, but a signal of 6 bits (transmission rate of 14.4 kbps) may be used. .
また、「I.実施例と第１図との対応関係」において、
本発明と実施例との対応関係を説明しておいたが、本発
明はこれに限られることはなく、各種の変形態様がある
ことは当業者であれば容易に推考できるであろう。In addition, in “I. Correspondence between Example and FIG. 1”,
Although the correspondence between the present invention and the embodiments has been described, the present invention is not limited to this, and it will be easily understood by those skilled in the art that there are various modifications.
上述したように、本発明によれば、スクランブルされ
た２進の“1"の送信に先立ってスクランブル手段が格納
する信号を所定の信号に書き換えるので、トレーニング
信号のとき、ビタビ遅延による送受の値不一致によって
生ずる受信側出力データの誤り発生を防止することがで
き、実用的には極めて有用である。As described above, according to the present invention, the signal stored by the scramble means is rewritten to a predetermined signal prior to the transmission of the scrambled binary "1". Therefore, in the case of the training signal, the transmission / reception value due to the Viterbi delay is transmitted. It is possible to prevent the occurrence of an error in the output data on the receiving side caused by a mismatch, which is extremely useful in practice.
第１図は本発明の通信制御方式の原理ブロック図、 第２図は本発明の一実施例による通信制御方式の構成ブ
ロック図、 第３図は従来例の構成ブロック図、 第４図はスクランブラおよびデスクランブラの構成図、 第５図はCCITTのV33のトレーニング手順の説明図であ
る。 図において、 101は送信モデム、 111はスクランブル手段、 113は通信制御手段、 115は書換手段、 150は受信モデム、 151はビタビ復号手段、 201は端末、 250,350,270はモデム、 251はスクランブラ、 253は畳み込み符号器、 255は制御部、 260はMPU、 271はビタミ復号器、 273はデスクランブラ、 290はホストコンピュータ、 401,451はシフトレジスタユニット、 411,461は排他的論理和回路である。FIG. 1 is a block diagram showing the principle of the communication control system of the present invention, FIG. 2 is a block diagram of the communication control system according to an embodiment of the present invention, FIG. 3 is a block diagram of the conventional example, and FIG. Fig. 5 is a block diagram of the bra and descrambler, and Fig. 5 is an explanatory diagram of CCITT V33 training procedures. In the figure, 101 is a sending modem, 111 is a scrambling means, 113 is a communication control means, 115 is a rewriting means, 150 is a receiving modem, 151 is a Viterbi decoding means, 201 is a terminal, 250,350,270 are modems, 251 is a scrambler, and 253 is 253. A convolutional encoder, 255 is a control unit, 260 is an MPU, 271 is a bite decoder, 273 is a descrambler, 290 is a host computer, 401 and 451 are shift register units, and 411 and 461 are exclusive OR circuits.
Claims (1)
ビタビ復号手段（151）を具える受信モデル（150）と、
データソースに接続され該データソースからのデータを
ビタビアルゴリズムでコード化し、前記受信モデル（15
0）に対し、送信する送信モデル（101）とを含み、前記
送信モデム（101）側から前記受信モデム（150）側へ送
信するデータの先頭に、スクランブルされた所定値をト
レーニング信号として伝送し前記受信モデム（150）を
セットアップする通信制御方式において、 前記送信モデム（101）は、 前記データソースから入力される信号をスクランブルす
るスクランブル手段（111）と、 通信開始においてトレーニング信号を前記受信モデム
（150）に送信、前記受信モデム（150）との間に通信手
順を制御する通信制御手段（113）と、 前記通信制御手段（113）が制御する通信手順におい
て、スクランブルされた２進の“1"の信号列の送信であ
れば、前記スクランブルされた２進の“1"が送信される
前に前記スクランブル手段（111）が格納する少なくと
もビタビ遅延時間に相当する信号列と所定の信号列に書
き換える書換手段（115）と、 を具えるように構成したことを特徴とする通信制御方
式。1. A reception model (150) comprising Viterbi decoding means (151) for decoding by a Viterbi algorithm,
A data source is connected and data from the data source is encoded by a Viterbi algorithm, and the reception model (15
0), the transmission model (101) to be transmitted is transmitted, and a scrambled predetermined value is transmitted as a training signal at the beginning of the data to be transmitted from the transmission modem (101) side to the reception modem (150) side. In a communication control system for setting up the receiving modem (150), the transmitting modem (101) includes a scramble means (111) for scrambling a signal input from the data source, and a training signal for starting the communication at the receiving modem (111). 150) and a communication control means (113) for controlling a communication procedure with the receiving modem (150), and a scrambled binary "1" in the communication procedure controlled by the communication control means (113). In the case of transmission of a signal sequence of ", at least the bit stored in the scramble means (111) before the scrambled binary" 1 "is transmitted. Communication control method being characterized in that configured to comprise a rewriting means (115) for rewriting the signal sequence and a predetermined signal sequence corresponding to the delay time, the.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63332659A JP2562837B2 (en) | 1988-12-28 | 1988-12-28 | Communication control method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63332659A JP2562837B2 (en) | 1988-12-28 | 1988-12-28 | Communication control method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02179048A JPH02179048A (en) | 1990-07-12 |
| JP2562837B2 true JP2562837B2 (en) | 1996-12-11 |
Family
ID=18257437
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63332659A Expired - Fee Related JP2562837B2 (en) | 1988-12-28 | 1988-12-28 | Communication control method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2562837B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0823283A (en) * | 1994-07-07 | 1996-01-23 | Murata Mach Ltd | Communication method and modem |
| US6973579B2 (en) | 2002-05-07 | 2005-12-06 | Interdigital Technology Corporation | Generation of user equipment identification specific scrambling code for the high speed shared control channel |
-
1988
- 1988-12-28 JP JP63332659A patent/JP2562837B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02179048A (en) | 1990-07-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2157958C (en) | Trellis coded modulation employing lower dimensionality convolutional encoder | |
| US5398073A (en) | Concatenated coded vestigial sideband modulation for high definition television | |
| US4677625A (en) | Distributed trellis encoder | |
| AU646619B2 (en) | Method and apparatus for communicating digital data using trellis coded QAM | |
| US6643332B1 (en) | Method and apparatus for multi-level coding of digital signals | |
| JPH0630056A (en) | Apparatus and method for transmission and reception of data | |
| US4677626A (en) | Self-synchronizing interleaver for trellis encoder used in wireline modems | |
| JPH028503B2 (en) | ||
| US4489418A (en) | Differential encoding technique | |
| JPH11289259A (en) | Intermediate coding ratio application of punctured convolutional code to 8 psk trellis modulation over satellite channel | |
| JPH0376613B2 (en) | ||
| JPH04233347A (en) | Method and apparatus for generating signal | |
| JPH10150473A (en) | Method for generating transmission signal | |
| JPH06216958A (en) | Multi-level code communication equipment | |
| US5537430A (en) | Trellis-coded modulation system | |
| US4677624A (en) | Self-synchronizing de-interleaver for viterbi decoder used in wireline modems | |
| JPS61181240A (en) | Multilevel modulation signal transmitter/receiver | |
| US5841818A (en) | Decoding method for trellis codes employing a convolutional processor | |
| EP0827298B1 (en) | Data receiver | |
| JP2562837B2 (en) | Communication control method | |
| JP3676460B2 (en) | Decoding device for input modulation signal | |
| JP4407910B2 (en) | Data receiver | |
| US6591391B1 (en) | Method of generating an 8-VSB modulated signal | |
| JP3889516B2 (en) | Trellis decoder | |
| JPH08116341A (en) | Digital modulator and demodulator |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |